KR20040046168A - 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치를이용한 심볼 타이밍 동기 장치 및 그 방법 - Google Patents

다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치를이용한 심볼 타이밍 동기 장치 및 그 방법 Download PDF

Info

Publication number
KR20040046168A
KR20040046168A KR1020020074005A KR20020074005A KR20040046168A KR 20040046168 A KR20040046168 A KR 20040046168A KR 1020020074005 A KR1020020074005 A KR 1020020074005A KR 20020074005 A KR20020074005 A KR 20020074005A KR 20040046168 A KR20040046168 A KR 20040046168A
Authority
KR
South Korea
Prior art keywords
timing
timing error
error
converter
loop control
Prior art date
Application number
KR1020020074005A
Other languages
English (en)
Other versions
KR100519805B1 (ko
Inventor
김판수
김영완
김내수
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR10-2002-0074005A priority Critical patent/KR100519805B1/ko
Priority to US10/722,103 priority patent/US7263142B2/en
Priority to AT03026943T priority patent/ATE527773T1/de
Priority to EP03026943A priority patent/EP1424803B1/en
Publication of KR20040046168A publication Critical patent/KR20040046168A/ko
Application granted granted Critical
Publication of KR100519805B1 publication Critical patent/KR100519805B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치를 이용한 심볼 타이밍 동기 장치 및 그 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 입력 신호가 다중레벨이고 영점교차 천이가 불규칙적인 고차 변조방식의 특성을 극복하기 위하여, 신호대 잡음비에 따른 타이밍 오차값들의 분산을 줄이고 추적시 정상상태 지터량을 감소시킬수 있도록 하기 위한 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치를 이용한 심볼 타이밍 동기 장치 및 그 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은, 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치를 이용한 심볼 타이밍 동기 장치에 있어서, 순차적으로 입력되는 아날로그 신호를 디지털신호로 변환시키기 위한 A/D(Analog/Digital) 변환수단; 상기 A/D 변환수단으로부터 순차적으로 입력되는 디지털 신호의 입력 타이밍과 상기 A/D 변환수단의 샘플링 타이밍간의 타이밍 오차를 산출하고, 상기 디지털 신호의 부호변화를 검출하기 위한 타이밍 오차 검출수단; 상기 타이밍 오차 검출수단을 통해 산출된 타이밍 오차를 출력하고, 타이밍 오차 출력값을 제어하기 위한 타이밍 오차 출력 제어수단; 상기타이밍 오차 출력 제어수단을 통해 제어된 타이밍 오차 출력값의 잡음을 제거하고 오차의 평균값을 구하는 필터링 수단; 및 상기 타이밍 오차 검출수단에서 산출된 오차값에 대응하는 샘플링 타이밍을 천이시켜 상기 A/D 변환수단의 샘플링 타이밍의 타이밍 오차를 보정하기 위한 타이밍 오차 보정수단을 포함함.
4. 발명의 중요한 용도
본 발명은 심볼 타이밍 동기 장치 등에 이용됨.

Description

다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치를 이용한 심볼 타이밍 동기 장치 및 그 방법{Symbol timing synchronous apparatus and method, and symbol Timing recovery apparatus for multi-level modulation scheme}
본 발명은 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치를 이용한 심볼 타이밍 동기 장치 및 그 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체에 관한 것으로, 특히 다중레벨 신호 환경에서 자체 잡음 효과로 인한 기존의 알고리즘이 가지는 타이밍 에러 포착속도 지연과 추적시 정상상태 지터값이 커지는 문제를 개선하기 위하여, 다중레벨 신호의 심볼 타이밍 오차를 검출 및 보정하기 위한 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치를 이용한 심볼 타이밍 동기 장치 및 그 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체에 관한 것이다.
일반적으로, 입력 신호의 정확한 심볼 타이밍 오차를 검출하여 보정하는 알고리즘으로 가드너(Gardner) 방식이 이용된다. 이는 논문 "F. M. Gardner, "ABPSK/QPSK Timing-error Detector for Sample Data Receivers,"(IEEE Trans. Commun., vol. COM-34, pp. 423-429, May 1986)에 게시되어 있다.
도 1 은 종래의 타이밍 고정 루프 회로의 블록도로서, 타이밍 오차 검출 및 보정을 수행하여 입력 신호의 타이밍과 수신단 샘플링 타이밍을 동기화시키는 심볼타이밍 동기 회로를 나타낸 것이다.
도 1에 도시된 바와 같이, 종래의 타이밍 고정 루프 회로는, 아날로그 신호를 디지털 신호로 변환하기 위한 A/D 변환부(11)와, 타이밍 오차 검출을 위한 타이밍 오차 검출부, 잡음 제거를 위한 저역 통과 필터(13)와, 샘플링 타이밍의 타이밍 시점을 보정하기 위한 VCO(Voltage Controlled Oscillator)부(14)로 구성된다.
유무선 채널을 통과한 송신 데이터는 주파수 하향 변환을 거친 후, 수신단의 심볼 타이밍 동기회로의 A/D 변환부(11)로 순차적으로 입력된다. A/D 변환부(11)는 아날로그 신호를 디지털 신호로 변환시킨다. 타이밍 오차 검출부(12)는 A/D변환부(11)로부터 디지털 신호를 순차적으로 전달받아서 추출하는 방법으로 타이밍 오차를 계산한다. 타이밍 오차는 저역 통과 필터(13)로 전달된다. 저역 통과 필터(13)에 입력된 타이밍 오차의 값은 잡음을 제거하여 VCO부(14)에 입력된다. VCO부(14)에 입력된 타이밍 오차를 보정하기 위하여 오차값 만큼의 샘플링 타이밍을 천이하게 된다.
도 2 는 상기 도 1의 타이밍 오차 검출부(12)에서 타이밍 오차를 검출하는 회로의 블록도로서, 상기한 바와 같은 Gardner 방식에 따르면 타이밍 오차는 다음과 같은 식과 구조에 의해 검출된다.
도 2에 도시된 바와 같이, 타이밍 오차 검출부(12)는 동상(I:In-phase)/직교위상(Q:Quadrature-phase) 축에 각각 2개의 버퍼(21,22,25,26), 경판정기(23,24,27,28), 두개의 곱셈기와 세개의 합산기를 포함한다.
버퍼(21)은 A/D 변환기(11)로부터 입력된 디지털 신호를 저장한다. 디지털 신호 I2n-2, Q2n-2이 각각 입력된 후에, 새로운 디지털 신호 I2n-1, Q2n-1가 입력되고 마찬가지로 또 새로운 입력 데이터가 I2n, Q2n가 들어오면 버퍼(21,22,25,26)는 각각 I2n-1, I2n-2,Q2n-1, Q2n-2가 저장되게 된다. 경판정기(23,24,27,28)는 각각의 I2n, I2n-2,Q2n, Q2n-2신호를 신호 부호에 따라 경판정하여 1, -1의 값으로 결정한다.
따라서, 상기의 수식처럼 합산기와 곱셈기의 연산을 통해 최종적으로 타이밍 오차가 계산 및 산출된다.
그러나, 종래 기술에 따르는 타이밍 오차 검출장치는 매 샘플 클럭마다 타이밍 오차를 검출하는 방식으로 순차적으로 입력된 심볼당 2개의 디지털 신호를 이용하기 때문에 다중레벨 신호에서 영점을 교차하지 않는 경우에도 타이밍 오차를 계산하게 된다. 이는 영 근처의 값이 아닌 값을 타이밍 오차로 계산할 수 있기 때문에 타이밍 지터가 커지는 문제점을 가지게 된다. 또한, 타이밍 오차값이 매 샘플 클럭마다 나타나므로 영점교차가 불규칙적인 고차 QAM(Quadrature Amplitude Modulation) 신호에서는 데이터 샘플값들의 분산값이 신호대 잡음비의 영향에 따라 상당히 큰 변동값을 보이는 문제점을 가지게 된다.
본 발명은, 상기한 바와 같은 문제점을 해결하기 위하여 제안된 것으로, 입력 신호가 다중레벨이고 영점교차 천이가 불규칙적인 고차 변조방식의 특성을 극복하기 위하여, 신호대 잡음비에 따른 타이밍 오차값들의 분산을 줄이고 추적시 정상상태 지터량을 감소시킬수 있도록 하기 위한 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치를 이용한 심볼 타이밍 동기 장치 및 그 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하는데 그 목적이 있다.
도 1 은 종래의 타이밍 고정 루프 회로의 블록도.
도 2 는 상기 도 1의 타이밍 오차 검출부에서 타이밍 오차를 검출하는 회로의 블록도.
도 3 은 본 발명에 따른 타이밍 동기루프 제어 장치를 이용한 심볼 타이밍 동기 장치의 일실시예 구성도.
도 4 는 본 발명에 따른 타이밍 동기루프 제어 장치의 일실시예 구성도.
도 5a 내지 도 5c 는 본 발명의 타이밍 오차 출력값 제어 방식에 따른 타이밍 오차 출력 형태도.
도 6 은 본 발명에 따른 타이밍 동기루프 제어 장치를 이용한 심볼 타이밍 동기 방법의 일실시예 흐름도.
도 7 은 본 발명의 심볼 타이밍 동기 장치에 따른 타이밍 에러 검출기 평균 결과를 그래프로 나타낸 예시도.
도 8 은 본 발명의 심볼 타이밍 동기 장치에 따른 타이밍 에러 검출기 분산결과를 그래프로 나타낸 예시도.
* 도면의 주요 부분에 대한 부호의 설명
31 : A/D 변환부32 : 타이밍 오차 검출부
33 : 타이밍 오차 출력 제어부
34 : 저역 통과 필터(Low pass Filter)35 : VCO부
상기 목적을 달성하기 위한 본 발명은, 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치에 있어서, 외부로부터 순차적으로 입력되는 디지털 신호의 입력 타이밍과 샘플링 타이밍간의 타이밍 오차 연산을 위한 제1 내지 제4 연산수단; 상기 제1 내지 제4 연산수단을 통해 전달되는 타이밍 오차의 방향 및 오차값의 크기를 조정하는 제1 내지 제4 양자화수단; 상기 제1 내지 제4 양자화수단의 수행 결과에 따라, 부호변화를 검출하기 위한 제1 및 제2 부호 검출수단; 상기 제1 및 제2 부호 검출수단의 검출 결과에 따라, I(동상)와 Q(직교위상)축 모두 영점교차 검출을 확인하기 위한 영점교차 검출수단; 및 상기 제1 및 제2 부호 검출수단의 검출 결과에 따라, 부호 변화가 없을 경우 타이밍 오차 출력값을 제어하기 위한 타이밍 오차 제어수단을 포함하여 이루어진 것을 특징으로 한다.
또한, 본 발명은, 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치를 이용한 심볼 타이밍 동기 장치에 있어서, 순차적으로 입력되는 아날로그 신호를 디지털신호로 변환시키기 위한 A/D(Analog/Digital) 변환수단; 상기 A/D 변환수단으로부터 순차적으로 입력되는 디지털 신호의 입력 타이밍과 상기 A/D 변환수단의 샘플링 타이밍간의 타이밍 오차를 산출하고, 상기 디지털 신호의 부호변화를 검출하기 위한 타이밍 오차 검출수단; 상기 타이밍 오차 검출수단을 통해 산출된 타이밍 오차를 출력하고, 타이밍 오차 출력값을 제어하기 위한 타이밍 오차 출력 제어수단; 상기 타이밍 오차 출력 제어수단을 통해 제어된 타이밍 오차 출력값의 잡음을 제거하고 오차의 평균값을 구하는 필터링 수단; 및 상기 타이밍 오차 검출수단에서 산출된 오차값에 대응하는 샘플링 타이밍을 천이시켜 상기 A/D 변환수단의 샘플링 타이밍의 타이밍 오차를 보정하기 위한 타이밍 오차 보정수단을 포함하여 이루어진 것을 특징으로 한다.
또한, 본 발명은, 타이밍 동기루프 제어 장치를 이용한 심볼 타이밍 동기 장치에 적용되는 심볼 타이밍 동기 방법에 있어서, 순차적으로 입력되는 아날로그 신호를 A/D 변환부를 통해 디지털신호로 변환시키는 제 1 단계; 상기 A/D 변환부로부터 순차적으로 입력되는 디지털 신호의 입력 타이밍과 상기 A/D 변환부의 샘플링 타이밍간의 타이밍 오차를 산출하고, 상기 디지털 신호의 부호변화를 타이밍 오차 검출부를 통해 검출하는 제 2 단계; 상기 타이밍 오차 검출부를 통해 산출된 타이밍 오차를 출력하고, 타이밍 오차 출력값을 제어하는 제 3 단계; 상기 제어된 타이밍 오차 출력값의 잡음을 제거하고 오차의 평균값을 구하는 제 4 단계; 및 상기 타이밍 오차 검출부에서 산출된 오차값에 대응하는 샘플링 타이밍을 천이시켜 상기 A/D 변환부의 샘플링 타이밍의 타이밍 오차를 보정하는 제 5 단계를 포함하여 이루어진 것을 특징으로 한다.
또한, 본 발명은, 프로세서를 구비한 타이밍 동기루프 제어 장치에, 순차적으로 입력되는 아날로그 신호를 A/D 변환부를 통해 디지털신호로 변환시키는 제 1 기능; 상기 A/D 변환부로부터 순차적으로 입력되는 디지털 신호의 입력 타이밍과 상기 A/D 변환부의 샘플링 타이밍간의 타이밍 오차를 산출하고, 상기 디지털 신호의 부호변화를 타이밍 오차 검출부를 통해 검출하는 제 2 기능; 상기 타이밍 오차 검출부를 통해 산출된 타이밍 오차를 출력하고, 타이밍 오차 출력값을 제어하는 제 3 기능; 상기 제어된 타이밍 오차 출력값의 잡음을 제거하고 오차의 평균값을 구하는 제 4 기능; 및 상기 타이밍 오차 검출부에서 산출된 오차값에 대응하는 샘플링 타이밍을 천이시켜 상기 A/D 변환부의 샘플링 타이밍의 타이밍 오차를 보정하는 제 5 기능을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공한다.
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 3 은 본 발명에 따른 타이밍 동기루프 제어 장치를 이용한 심볼 타이밍 동기 장치의 일실시예 구성도이다.
도 3에 도시된 바와 같이, 본 발명에 따른 타이밍 동기루프 제어 장치를 이용한 심볼 타이밍 동기 장치는, 순차적으로 입력되는 아날로그 신호를 디지털신호로 변환시키기 위한 A/D(Analog/Digital) 변환부(31)와, A/D 변환부(31)로부터 순차적으로 입력되는 디지털 신호의 입력 타이밍과 A/D 변환부(31)의 샘플링 타이밍간의 타이밍 오차를 산출하고, 상기 디지털 신호의 부호변화를 검출하기 위한 타이밍 오차 검출부(32)와, 타이밍 오차 검출부(32)를 통해 산출된 타이밍 오차를 출력하고, 타이밍 오차 출력값을 제어하기 위한 타이밍 오차 출력 제어부(33)와, 타이밍 오차 출력 제어부(33)를 통해 제어된 타이밍 오차 출력값의 잡음을 제거하고 오차의 평균값을 구하는 저역 통과 필터(34)와, 타이밍 오차 검출부(32)에서 산출된 오차값에 대응하는 샘플링 타이밍을 천이시켜 A/D 변환부(31)의 샘플링 타이밍의 타이밍 오차를 보정하기 위한 VCO부(35)를 구비한다.
여기서, 타이밍 오차 검출부(32)는, 영점교차 검출부(AND 게이트)(411)를 이용하여 타이밍 에러를 출력시키고 영점교차가 발생이 적은 변조방식에서는 타이밍 오차 검출부(32)의 출력단 뒤에 이득 조정 루프를 따로 설치하여 타이밍 에러 출력 신호를 조정하여 타이밍 에러 포착 및 추적할 수 있도록 한다.
도 4 는 본 발명에 따른 타이밍 동기루프 제어 장치의 일실시예 구성도이다.
도 4에 도시된 바와 같이, 본 발명에 따른 타이밍 동기루프 제어 장치는, A/D 변환부(31)로부터 순차적으로 입력되는 디지털 신호의 입력 타이밍과 A/D 변환부(31)의 샘플링 타이밍간의 타이밍 오차 연산을 위한 버퍼(401,402,405,406)와, 버퍼(401,402,405,406)을 통해 전달되는 타이밍 오차의 방향 및 오차값의 크기를 조정하기 위한 양자화기(403,404,407,408)와, 양자화기(403,404,407,408)의 수행결과에 따라, 부호변화를 검출하기 위한 부호 검출부(Ex-OR 게이트)(409,410)와, 부호 검출부(409,410)의 검출 결과에 따라, I와 Q축 모두 영점교차 검출을 확인하기 위한 영점교차 검출부(AND 게이트)(411)와, 부호 검출부(409,410)의 검출 결과 따라, 부호 변화가 없을 경우 타이밍 오차 출력값을 제어하기 위한 타이밍 오차 출력 제어부(33)를 구비한다.
여기서, 타이밍 오차 출력값()을 수식으로 표현하면 다음의 [수학식 1]과 같다.
여기서, n 은 1이상의 자연수이다.
A/D 변환부(31)로부터 출력되는 디지털 신호를 샘플단위에 의해 k 비트로 표현하는 경우, 디지털 신호의 k비트 중에서 최상위 비트는 부호 비트이고 나머지 k-1비트는 데이터 비트이다. Ex-OR 게이트(409,410)가 모두 온(On) 상태가 되는 경우 AND 게이트(411)가 동작하여 타이밍 오차 출력값을 내는 스위치가 온(On) 상태가 되며, Ex-OR 게이트(409,410)가 모두 온(On) 상태가 되지 않는 경우에는 타이밍 오차 출력값을 제어하게 된다. 기존의 방식은 도 5a에서 처럼 영점 교차 검출지점에서 타이밍 오차 출력값을 유지하는 형태 또는 도 5b에서 처럼 영점 교차 지점에서만 타이밍 오차 출력값을 내는 형태였으나, 본 발명에서는 도 5c에서 처럼 영점 교차 지점에서 타이밍 오차 출력값을 내고 영점교차 지점이 발생하지 않는 경우에 한해서 타이밍 오차 출력값을 도 4의 타이밍 오차 출력 제어부(33)에서 이득값을 통해 오차값을 갱신해나가는 형태이다.
도 6 은 본 발명에 따른 타이밍 동기루프 제어 장치를 이용한 심볼 타이밍 동기 방법의 일실시예 흐름도이다.
도 6에 도시된 바와 같이, 먼저 순차적으로 입력되는 디지털 신호의 입력 타이밍과 디지털 신호의 샘플링 타이밍 오차를 산출하고, 순차적으로 입력되는 상기 디지털 신호의 부호변화를 검출하며, 부호 검출기에 의해 구동되어 상기 부호 변화 검출기가 동작한 경우에 연산기가 계산한 타이밍 오차를 출력하고 검출되지 않는 경우 타이밍 오차 출력값을 제어한다.
상기 타이밍 동기루프 제어 장치를 이용한 심볼 타이밍 동기 방법을 구체적으로 살펴보면, 먼저 수신단으로 입력되는 아날로그 신호를 A/D 변환부(31)를 통해 디지털 신호로 변환시킨다(601).
상기에서 설명한 검출 방법에 따라 타이밍 오차를 계산하고(602) 부호변화 검출부(409,410)를 통해 부호 변화를 확인한다(603).
확인결과, 부호가 변화했을 경우 타이밍 오차값을 출력하고(605), 부호가 변화하지 않았을 경우 타이밍 오차 값을 이득 조정기를 통해 제어한 후(604) 타이밍오차값을 출력한다(605).
이어서, 저역 통과 필터(34)를 통해 타이밍 오차 출력값의 잡음을 제거하고오차 평균값을 구하고(606), 저역 통과 필터(34)에서 산출된 타이밍 오차값에 따라 적절한 샘플링 타이밍 시점을 천이하게 되고, 샘플링 타이밍 복구 과정을 수행한다(607,608).
이어서, 샘플링 타이밍 복구 후에도 일정 시간내에 새로운 디지털 신호가 입력되면 입력되는 디지털 신호에 따라 순차적으로 지연되면서 타이밍 오차 검출 방법이 계속적으로 수행되며, 만약 일정 시간내에 새로운 디지털 신호가 입력되지 않으면 타이밍 오차 검출 장치는 타이밍 오차 검출과정이 종료된 것으로 판단하고 이러한 타이밍 오차 검출 방법을 종료시킨다(609).
한편, 상기의 도 5와 같이 양자화기와 타이밍 오차 출력 이득을 제어함으로써 신호대 잡음비의 분산값을 줄이고, 심볼 타이밍 동기회로 동작시 타이밍 오차에 의한 포착과 추적시 향상된 성능을 발휘할 수 있게 된다. 본 발명은 다중레벨로 송수신하는 유무선 통신시스템에서 어떤 형태에서도 적용이 가능하다.
또한, 본 발명에서는 부호 변화 검출부를 Ex-OR 게이트로 구현하였지만, Ex-NOR 회로로 구현하거나 AND와 OR 게이트의 조합으로도 구현할 수 있다. 또한, 샘플링 타이밍 조정부는 VCO로 구현하였지만 이에 한하지 않고 샘플링 타이밍을 조정할 수 있는 다른 장치로 구현될 수도 있으며, VCO 뒷단에 비이상적인 보간필터 형태로 구현할 수도 있다.
도 7 은 본 발명의 심볼 타이밍 동기 장치에 따른 타이밍 에러 검출기 평균결과를 그래프로 나타낸 예시도로서, 일반적인 [도 2]의 방법과 [도 2]+[수학식 1]방법이 적용된 것으로, [수학식 1]+[도 4](타이밍 에러 출력 제어회로 포함)가 적용된 방법의 타이밍 에러 검출기 평균 특성을 나타낸 것이다.
도 8 은 본 발명의 심볼 타이밍 동기 장치에 따른 타이밍 에러 검출기 분산 결과를 그래프로 나타낸 예시도로서, 일반적인 [도 2]의 방법과 [도 2]+[수학식 1] 방법이 적용된 것으로, [수학식 1]+[도 4](타이밍 에러 출력 제어회로 포함)가 적용된 방법의 타이밍 에러 검출기 분산 특성을 나타낸 것이다.
상술한 바와 같은 본 발명의 방법은 프로그램으로 구현되어 컴퓨터로 읽을 수 있는 기록매체(씨디롬, 램, 롬, 플로피 디스크, 하드 디스크, 광자기 디스크 등)에 저장될 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기한 바와 같은 본 발명은, 순차적인 디지털 신호를 이용하여 타이밍 오차를 검출하고 부호변화 검출부를 추가하여 부호 변화가 있는 경우에만 상기 타이밍 오차를 출력시키고 타이밍 오차 출력값을 제어함으로써, 신호대 잡음비에 따른 타이밍 오차에 대한 지터 성능을 향상시킬 수 있는 효과가 있다.

Claims (11)

  1. 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치에 있어서,
    외부로부터 순차적으로 입력되는 디지털 신호의 입력 타이밍과 샘플링 타이밍간의 타이밍 오차 연산을 위한 제1 내지 제4 연산수단;
    상기 제1 내지 제4 연산수단을 통해 전달되는 타이밍 오차의 방향 및 오차값의 크기를 조정하는 제1 내지 제4 양자화수단;
    상기 제1 내지 제4 양자화수단의 수행 결과에 따라, 부호변화를 검출하기 위한 제1 및 제2 부호 검출수단;
    상기 제1 및 제2 부호 검출수단의 검출 결과에 따라, I(동상)와 Q(직교위상)축 모두 영점교차 검출을 확인하기 위한 영점교차 검출수단; 및
    상기 제1 및 제2 부호 검출수단의 검출 결과에 따라, 부호 변화가 없을 경우 타이밍 오차 출력값을 제어하기 위한 타이밍 오차 제어수단
    을 포함하는 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치.
  2. 제 1 항에 있어서,
    상기 제1 내지 제4 연산수단은,
    하기의 수식에 의해 상기 타이밍 오차 출력값()을 구하는 것을 특징으로하는 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치.
    (여기서, n 은 1이상의 자연수임)
  3. 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치를 이용한 심볼 타이밍 동기 장치에 있어서,
    순차적으로 입력되는 아날로그 신호를 디지털신호로 변환시키기 위한 A/D(Analog/Digital) 변환수단;
    상기 A/D 변환수단으로부터 순차적으로 입력되는 디지털 신호의 입력 타이밍과 상기 A/D 변환수단의 샘플링 타이밍간의 타이밍 오차를 산출하고, 상기 디지털 신호의 부호변화를 검출하기 위한 타이밍 오차 검출수단;
    상기 타이밍 오차 검출수단을 통해 산출된 타이밍 오차를 출력하고, 타이밍 오차 출력값을 제어하기 위한 타이밍 오차 출력 제어수단;
    상기 타이밍 오차 출력 제어수단을 통해 제어된 타이밍 오차 출력값의 잡음을 제거하고 오차의 평균값을 구하는 필터링 수단; 및
    상기 타이밍 오차 검출수단에서 산출된 오차값에 대응하는 샘플링 타이밍을 천이시켜 상기 A/D 변환수단의 샘플링 타이밍의 타이밍 오차를 보정하기 위한 타이밍 오차 보정수단
    을 포함하는 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치를 이용한 심볼 타이밍 동기 장치.
  4. 제 3 항에 있어서,
    상기 타이밍 오차 검출수단은,
    A/D 변환부로부터 순차적으로 입력되는 디지털 신호의 입력 타이밍과 A/D 변환부의 샘플링 타이밍간의 타이밍 오차 연산을 위한 제1 내지 제4 연산부;
    상기 제1 내지 제4 연산부를 통해 전달되는 타이밍 오차의 방향 및 오차값의 크기를 조정하는 제1 내지 제4 양자화부;
    상기 제1 내지 제4 양자화부의 수행 결과에 따라, 부호변화를 검출하기 위한 제1 및 제2 부호 검출부; 및
    상기 제1 및 제2 부호 검출부의 검출 결과에 따라, I(동상)와 Q(직교위상)축 모두 영점교차 검출을 확인하기 위한 영점교차 검출부
    를 포함하는 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치를 이용한 심볼 타이밍 동기 장치.
  5. 제 4 항에 있어서,
    상기 제1 내지 제4 연산부는,
    하기의 수식에 의해 상기 타이밍 오차 출력값()을 구하는 것을 특징으로 하는 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치를 이용한 심볼 타이밍 동기 장치.
    (여기서, n 은 1이상의 자연수임)
  6. 제 3 항 또는 제 4 항에 있어서,
    상기 타이밍 오차 검출수단은,
    상기 영점교차 검출부를 이용하여 타이밍 에러를 출력시키고 영점교차가 발생이 적은 변조방식에서는 상기 타이밍 오차 검출수단의 출력단 뒤에 이득 조정 루프를 따로 설치하여 타이밍 에러 출력 신호를 조정하여 타이밍 에러 포착 및 추적할 수 있도록 하는 것을 특징으로 하는 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치를 이용한 심볼 타이밍 동기 장치.
  7. 제 3 항 또는 제 4 항에 있어서,
    상기 타이밍 오차 출력 제어수단은,
    상기 제1 및 제2 부호 검출부의 검출 결과에 따라, 부호 변화가 없을 경우 타이밍 오차 출력값을 제어하는 것을 특징으로 하는 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치를 이용한 심볼 타이밍 동기 장치.
  8. 타이밍 동기루프 제어 장치를 이용한 심볼 타이밍 동기 장치에 적용되는 심볼 타이밍 동기 방법에 있어서,
    순차적으로 입력되는 아날로그 신호를 A/D 변환부를 통해 디지털신호로 변환시키는 제 1 단계;
    상기 A/D 변환부로부터 순차적으로 입력되는 디지털 신호의 입력 타이밍과 상기 A/D 변환부의 샘플링 타이밍간의 타이밍 오차를 산출하고, 상기 디지털 신호의 부호변화를 타이밍 오차 검출부를 통해 검출하는 제 2 단계;
    상기 타이밍 오차 검출부를 통해 산출된 타이밍 오차를 출력하고, 타이밍 오차 출력값을 제어하는 제 3 단계;
    상기 제어된 타이밍 오차 출력값의 잡음을 제거하고 오차의 평균값을 구하는 제 4 단계; 및
    상기 타이밍 오차 검출부에서 산출된 오차값에 대응하는 샘플링 타이밍을 천이시켜 상기 A/D 변환부의 샘플링 타이밍의 타이밍 오차를 보정하는 제 5 단계
    를 포함하는 타이밍 동기루프 제어 장치를 이용한 심볼 타이밍 동기 방법.
  9. 제 8 항에 있어서,
    상기 제 2 단계는,
    상기 A/D 변환부로부터 순차적으로 입력되는 디지털 신호의 입력 타이밍과 A/D 변환부의 샘플링 타이밍간의 타이밍 오차 연산을 수행하는 제 6 단계;
    상기 연산 과정을 통해 전달되는 타이밍 오차의 방향 및 오차값의 크기를 조정하는 제 7 단계;
    상기 제 7 단계의 수행 결과에 따라, 부호변화를 검출하는 제 8 단계; 및
    상기 부호변화 검출 결과에 따라, I(동상)와 Q(직교위상)축 모두 영점교차 검출을 확인하는 제 9 단계
    를 포함하는 타이밍 동기루프 제어 장치를 이용한 심볼 타이밍 동기 방법.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 제 3 단계는,
    상기 부호변화 검출 결과에 따라, 부호 변화가 없을 경우 타이밍 오차 출력값을 제어하는 것을 특징으로 하는 타이밍 동기루프 제어 장치를 이용한 심볼 타이밍 동기 방법.
  11. 프로세서를 구비한 타이밍 동기루프 제어 장치에,
    순차적으로 입력되는 아날로그 신호를 A/D 변환부를 통해 디지털신호로 변환시키는 제 1 기능;
    상기 A/D 변환부로부터 순차적으로 입력되는 디지털 신호의 입력 타이밍과 상기 A/D 변환부의 샘플링 타이밍간의 타이밍 오차를 산출하고, 상기 디지털 신호의 부호변화를 타이밍 오차 검출부를 통해 검출하는 제 2 기능;
    상기 타이밍 오차 검출부를 통해 산출된 타이밍 오차를 출력하고, 타이밍 오차 출력값을 제어하는 제 3 기능;
    상기 제어된 타이밍 오차 출력값의 잡음을 제거하고 오차의 평균값을 구하는 제 4 기능; 및
    상기 타이밍 오차 검출부에서 산출된 오차값에 대응하는 샘플링 타이밍을 천이시켜 상기 A/D 변환부의 샘플링 타이밍의 타이밍 오차를 보정하는 제 5 기능
    을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
KR10-2002-0074005A 2002-11-26 2002-11-26 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치를이용한 심볼 타이밍 동기 장치 및 그 방법 KR100519805B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2002-0074005A KR100519805B1 (ko) 2002-11-26 2002-11-26 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치를이용한 심볼 타이밍 동기 장치 및 그 방법
US10/722,103 US7263142B2 (en) 2002-11-26 2003-11-24 Apparatus and method for synchronizing symbol timing using timing loop controller
AT03026943T ATE527773T1 (de) 2002-11-26 2003-11-25 Phasenfehlerdetektor zur symbolsynchronisation in einer phasenregelschleife sowie entsprechendes verfahren
EP03026943A EP1424803B1 (en) 2002-11-26 2003-11-25 Timing error detector for symbol synchronization within a phase locked loop and corresponding method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0074005A KR100519805B1 (ko) 2002-11-26 2002-11-26 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치를이용한 심볼 타이밍 동기 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20040046168A true KR20040046168A (ko) 2004-06-05
KR100519805B1 KR100519805B1 (ko) 2005-10-11

Family

ID=32291812

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0074005A KR100519805B1 (ko) 2002-11-26 2002-11-26 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치를이용한 심볼 타이밍 동기 장치 및 그 방법

Country Status (4)

Country Link
US (1) US7263142B2 (ko)
EP (1) EP1424803B1 (ko)
KR (1) KR100519805B1 (ko)
AT (1) ATE527773T1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7769084B1 (en) 2002-07-15 2010-08-03 Apple Inc. Method for implementing a quantizer in a multimedia compression and encoding system
KR100519362B1 (ko) * 2003-12-01 2005-10-07 엘지전자 주식회사 타이밍 복원 장치
US8542778B2 (en) * 2005-10-26 2013-09-24 Zenith Electronics Llc Closed loop power normalized timing recovery for 8 VSB modulated signals
US8189724B1 (en) * 2005-10-26 2012-05-29 Zenith Electronics Llc Closed loop power normalized timing recovery for 8 VSB modulated signals
US8374234B2 (en) * 2006-09-29 2013-02-12 Francis S. J. Munoz Digital scaling
US8175192B2 (en) * 2007-04-02 2012-05-08 Broadcom Corporation Method and system for determining and removing DC offset in communication signals
US9294766B2 (en) * 2013-09-09 2016-03-22 Apple Inc. Chroma quantization in video coding

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1228877B (it) * 1989-03-24 1991-07-05 Sits Soc It Telecom Siemens Procedimento e dispositivo di ricupero della temporizzazione per la ricezione di segnali numerici di banda base.
US5774508A (en) * 1996-01-02 1998-06-30 Motorola, Inc. Data synchronizer phase detector and method of operation thereof
KR0178750B1 (ko) * 1996-02-13 1999-05-15 김광호 전-디지탈 심볼타이밍 복구장치
JP2848320B2 (ja) 1996-03-07 1999-01-20 日本電気株式会社 クロック同期回路
US5878088A (en) 1997-04-10 1999-03-02 Thomson Consumer Electronics, Inc. Digital variable symbol timing recovery system for QAM
US5991348A (en) * 1997-08-12 1999-11-23 3Com Corporation Method and apparatus for regenerating symbol timing from a probing signal in a system having non-linear network and codec distortion
JPH11243432A (ja) * 1998-02-25 1999-09-07 New Japan Radio Co Ltd タイミング同期回路
US6278746B1 (en) 1998-05-12 2001-08-21 Montreal Networks Limited Timing recovery loop circuit in a receiver of a modem
US6266377B1 (en) 1998-05-12 2001-07-24 Nortel Networks Limited Method of timing recovery convergence monitoring in modems
JP2000049882A (ja) 1998-07-30 2000-02-18 Nec Corp クロック同期回路
KR100287867B1 (ko) * 1998-12-31 2001-05-02 구자홍 디지털 텔레비전의 타이밍 복원 장치
KR100301669B1 (ko) 1999-02-03 2001-09-26 구자홍 광디스크 재생장치의 위상동기루프 제어 장치
EP1258099A1 (en) * 2000-01-14 2002-11-20 Silicon Image, Inc. Baud-rate timing recovery
KR20020064849A (ko) 2001-02-03 2002-08-10 삼성전자 주식회사 입력신호의 위상오차 검출장치와 그 방법, 및 이를 이용한위상고정루프회로
JP2003022625A (ja) * 2001-07-10 2003-01-24 Hitachi Ltd 磁気記録用プリアンブルパターン及び磁気記録装置
US20040095863A1 (en) * 2002-11-12 2004-05-20 Verboom Johannes J. Phase lock loop for optical disc drive and optical media with wobbled grooves

Also Published As

Publication number Publication date
ATE527773T1 (de) 2011-10-15
US20040105508A1 (en) 2004-06-03
EP1424803A1 (en) 2004-06-02
KR100519805B1 (ko) 2005-10-11
US7263142B2 (en) 2007-08-28
EP1424803B1 (en) 2011-10-05

Similar Documents

Publication Publication Date Title
CN114175567B (zh) 用于时钟发射的嵌入式时刻接收器
US5535252A (en) Clock synchronization circuit and clock synchronizing method in baseband demodulator of digital modulation type
CN102164031B (zh) 一种链路时钟恢复方法及装置
KR0178750B1 (ko) 전-디지탈 심볼타이밍 복구장치
JP2634319B2 (ja) コヒーレント無線受信機の周波数制御方法及びその方法を実施する装置
WO2011125964A1 (ja) 光送受信システムおよび光送受信システムにおけるタイミング抽出方法
CN108989260A (zh) 基于Gardner的改进型全数字定时同步方法及装置
US5524126A (en) Symbol timing recovery using fir data interpolators
JP4782575B2 (ja) データ周波数によって位相オフセットを調節するクロック復元装置及び方法
US20060109940A1 (en) Timing bias compensation for a data receiver with decision-feedback equalizer
CN110247751B (zh) 正交幅度调制qam信号位同步的方法、装置及存储介质
JP3669796B2 (ja) ディジタルｐｌｌ回路
US8861648B2 (en) Receiving device and demodulation device
KR100519805B1 (ko) 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치를이용한 심볼 타이밍 동기 장치 및 그 방법
US5463664A (en) DQPSK delay detection circuit that produces stable clock signal in response to both I and Q signals
KR20060015982A (ko) 타이밍 복구 장치 및 방법
KR100466589B1 (ko) 디지털 심볼 동기 장치 및 그 방법
JP3592489B2 (ja) クロックタイミング再生方法および回路
JP3489493B2 (ja) シンボル同期装置および周波数ホッピング受信装置
KR20030097203A (ko) 디지털 통신 시스템의 수신 장치 및 그 방법
US20050018792A1 (en) Timing error detection for a digital receiver
JP2000049763A (ja) 受信装置、自動周波数補正装置、及び通信装置
KR100247349B1 (ko) 심볼타이밍복구장치
JP3518429B2 (ja) デジタルｐｌｌ装置およびシンボル同期装置
Gunnam et al. New optimizations for carrier synchronization in single carrier systems

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20021126

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20050525

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050921

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050929

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050930

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20080905

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20090901

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20100901

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20100901

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee