KR100519362B1 - 타이밍 복원 장치 - Google Patents

타이밍 복원 장치 Download PDF

Info

Publication number
KR100519362B1
KR100519362B1 KR10-2003-0086430A KR20030086430A KR100519362B1 KR 100519362 B1 KR100519362 B1 KR 100519362B1 KR 20030086430 A KR20030086430 A KR 20030086430A KR 100519362 B1 KR100519362 B1 KR 100519362B1
Authority
KR
South Korea
Prior art keywords
timing
signal
matched filter
output
timing offset
Prior art date
Application number
KR10-2003-0086430A
Other languages
English (en)
Other versions
KR20050052856A (ko
Inventor
김재형
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2003-0086430A priority Critical patent/KR100519362B1/ko
Priority to US11/002,873 priority patent/US7804924B2/en
Publication of KR20050052856A publication Critical patent/KR20050052856A/ko
Application granted granted Critical
Publication of KR100519362B1 publication Critical patent/KR100519362B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 수신된 데이터로부터 심볼 클럭을 복구하는 타이밍 복원 장치에 관한 것으로서, 수신 심벌들의 분산 계수를 최소화하는 방향으로 타이밍 옵셋을 추정하므로써 프리필터 없이 타이밍 에러를 추정이 가능하게 하는 기술로, 프리필터를 사용하지 않기 때문에 타이밍 복원 장치의 성능이 주파수의 특정 부분에 의존하지 않으므로 특정 주파수에서 타이밍 복원 성능이 열화되는 현상을 방지할 수 있는 효과가 있다.
특히, 다중 간섭 채널과 같은 주파수 선택적 감쇄 채널에서도 안정적으로 타이밍 오프셋을 포착할 수 있다.

Description

타이밍 복원 장치{Timing recovery Apparatus}
본 발명은 방송 수신기에 관한 것으로 특히, 수신된 데이터로부터 심볼 클럭을 복구하는 타이밍 복원 장치에 관한 것이다.
도 1은 일반적인 디지털 수신기의 블록 구성도로, 안테나(Antenna)(101), 튜너(102), 아날로그 처리부(103), A/D(Analog/Digital) 변환부(104), 위상 분리기(105), 반송파 복원기(Carrier Recovery)(106), 심벌 타이밍 복원기(107), 채널 등화기(Channel Equalizer)(108), 위상 추적기(Phase Tracer)(109), 채널 복호화기(FEC)(110), A/V(Audio/Video) 신호 처리부(111)로 구성된다.
안테나(101)를 통해 수신되는 공중파 신호는 튜너(102)에서 중간 주파수(Intermediate Frequency : IF)의 통과 대역(Passband) 신호로 변환되며, 이 신호는 인접 채널 간섭 및 튜너(102)에서 발생된 고주파 성분을 제거하기 위하여 SAW 필터, 이득 조절부(AGC : Automatic Gain Controller) 등으로 구성된 아날로그 처리부(103)를 통과한다.
그리고, A/D 변환부(104)에서는 고정 발진자를 사용할 경우 아날로그 신호를 고정 주파수를 갖는 디지털 신호로 변환한다. 디지털 신호로 변환된 통과대역 신호는 위상 분리부(105)를 거쳐 복소 신호로 변환되는데, 이 복소 신호는 반송파 복원기(106)를 거쳐 기저 대역(Baseband) 신호로 변환된다.
상기 반송파 복원기(106)를 통해 기저대역으로 내려온 신호는 심벌 클럭을 복원하기 위한 심벌 타이밍 복원기(107)의 입력으로 들어간다.
디지털 TV와 같은 수신측에서 수신된 데이터를 복원하기 위해서는 송신시에 사용된 것과 같은 클럭을 생성하여야 한다. 이 역할을 수행하는 부분이 심벌 타이밍 복원(Timing Recovery)기(107)이다.
즉, 심벌 타이밍 복원기(107)는 심볼 열의 클럭을 재생하는 것이며, 타이밍 복원의 목표는 수신된 데이터 열에 근거하여 수신기에서의 심볼 천이 시점을 올바르고 정확하게 추정하는데 있다.
이러한 심벌 타이밍 복원기(107)는 디지털 TV 수신기의 기저대역에 위치하여 후단의 채널 등화기에 동기된 심볼 데이터를 전달한다.
상기 심벌 타이밍 복원기(107)의 출력 신호는 채널 등화기(108)로 입력되는데, 채널 등화기(108)에서는 전송 채널에 의해 부가된 인접 심벌 간섭(Inter Symbol Interference)을 제거한다. 그리고, 상기 반송파 복원기(106)에서 제거하지 못한 반송파의 잔류 위상은 위상 추적기(109)를 통해서 복원한다.
이렇게 해서 위상 보정된 신호는 채널 복호화기(FEC)(110)를 통해 채널을 통과하면서 생긴 오류를 정정하고, 상기 채널 복호화기(110)를 통과한 신호는 A/V 신호 처리부(111)에 전달된다.
상기 A/V 신호 처리부(111)에서는 MPEG 2 및 Dolby AC-3 방식으로 처리된 영상 및 음성 신호를 풀어서 모니터 및 스피커(200)를 통해 출력될 수 있도록 한다.
이러한 디지털 방송 수신기의 구성 요소들 중 심벌 타이밍 복원기(107)의 기본적인 구조는 도 2와 같다.
도 2에 도시된 바와 같이, 심벌 타이밍 복원기(107)는 인터폴레이터(Interpolator)(201)와, 타이밍 에러 검출기(202)와, 루프 필터(203)로 구성된다.
A/D 변환부(104)에 의해 A/D 변환된 신호는 위상 분리기(105)와 반송파 복원기(106)를 거쳐 심벌 타이밍 복원기(107)의 인터폴레이터(201)에 입력되는데, 상기 인터폴레이터(201)는 A/D 변환부(104)에서 샘플링된 신호의 중간값을 생성하므로써 실제 심벌 타이밍 주파수와 위상에 가까운 샘플을 내보낸다.
상기 인터폴레이터(201)의 출력은 타이밍 에러 검출기(202)로 보내져 여러 가지 알고리즘에 의해 타이밍 에러를 추출하게 된다. 그리고, 인터폴레이터(201)의 제어 신호는 상기 타이밍 에러 검출기(202)의 출력 신호를 루프 필터(203)를 통과시켜 얻는다.
도 3은 DTV 수신기 및 기타 디지털 통신에 광범위하게 적용되고 있는 가드너(Gardner) 방식의 심벌 타이밍 복원기의 블록 구성도이다.
반송파 복원기로부터의 복소 신호는 재샘플기(Resampler)(301)의 입력으로 들어가서 심벌 주파수의 2배에 해당되는 샘플을 생성하게 된다.
이중 실수부만을 취하여 데이터에 의한 패턴 지터(pattern jitter)를 줄이기 위해서 심벌 주파수의 1/2되는 지점을 프리필터(302)를 이용하여 프리필터링(prefiltering)한다.
상기 프리필터(302)를 통해 프리필터링된 신호는 가드너 타이밍 에러 검출기(Gardner Timing Error Detector : Gardner TED)(303)로 입력되는데, 가드너 TED(303)는 입력되는 신호로부터 타이밍 에러를 검출하고 이를 후단의 루프 필터(304)로 출력한다.
루프 필터(304)는 가드너 TED(303)로부터 입력되는 타이밍 에러에 관한 정보 중 저대역 신호 성분만을 통과시켜 수치제어 발진기(Numerically Controlled Oscillator : NCO)(305)로 출력한다.
상기 수치제어 발진기(305)는 타이밍 에러의 저대역 성분에 따라 출력 주파수를 변환시켜 상기 재샘플부(301)의 샘플링 타이밍을 조절하기 위한 제어 신호를 생성하게 된다.
이때, 상기 재샘플부(301)의 출력은 채널 등화기로 출력된다.
즉, 타이밍 복원의 수렴 특성은 후단의 채널 등화기의 수렴 특성에 영향을 주게 된다. 그러므로, 타이밍 복원부의 수렴 특성은 초기 동작 포착과 수렴 후 적은 잡음 특성이 요구된다.
이때, 큰 타이밍 오프셋에 대한 빠른 동기 포착을 위해서는 타이밍 에러 검출기의 평균 이득(즉, S-커브)이 커야하며, 타이밍 복원 루프의 수렴 특성이 좋아야 한다.
특히, 0dB에 가까운 고스트에 대해서도 빠른 동기 포착을 위해서는 타이밍 에러 검출기의 평균 이득 특성이 매우 중요하다.
가드너 방식을 이용한 타이밍 에러 검출기는 심벌 타이밍 복원기는 주로 BPSK/QPSK 변조 방식을 위한 타이밍 에러 추출 알고리즘으로서, 포착과 추적의 어느 동작 모드에서도 유효하며, 의사 결정 궤환 방식(Decision Direct)이 아니므로 기본적으로 반송파 복구에 독립적으로 작용할 수 있다. 그리하여 반송파 복구가 완료되지 않은 상태 즉, 위상 에러가 존재하는 경우에도 타이밍 에러 검출 특성에 의하여 위상 에러가 소거된다. 즉, 반송파 복구부로부터의 효과가 무시됨으로써, 반송파 복구부와 병행하여 타이밍 포착이 진행되는 장점이 있다,
하지만, 이러한 가드너 방식은 도 4a 및 도 4b에 나타난 바와 같이, 심벌 주파수의 1/2에 해당하는 스펙트럼에 널(Null)을 가하는 1심볼 지연 0도(phase) 0dB 고스트 또는 2 심볼 지연 180도 0dB 크기의 고스트에 대해서 타이밍 에러 검출기의 평균이득(S-커브)이 거의 0에 가까워지므로 타이밍 복원부는 타이밍 오프셋을 포착하지 못하는 문제점을 갖는다.
그리고, 도 5a 및 도 5b는 반송파 복원에 의한 지터(Jitter)의 영향은 무시하고 샘플링 주파수의 약 0.0001배에 해당하는 초기 타이밍 옵셋(offset)을 강제로 주어 타이밍 복원 루프의 수렴 특성을 시뮬레이션한 결과를 나타낸 그래프이다.
도 5a 및 도 5b를 보면, 1심볼 지연 0도 0dB 고스트 또는 2 심볼 지연 180도 0dB 고스트가 존재하는 경우에는 초기 타이밍 옵셋값으로 수렴하지 않음을 확인할 수 있는데, 이는 타이밍 에러 검출기의 평균 이득(S-커브) 특성이 그대로 반영된 결과로 타이밍 복원기가 타이밍 오프셋을 포착하지 못하는 문제점을 다시 한번 확인 할 수 있다.
이러한 가드너 방식의 단점을 보완하기 위하여 프리필터부의 출력을 표준화(Normalization)하는 방법이 있는데, 이 방법은 수렴 시간은 단축시킬 수는 있으나 수렴후의 지터 성분을 증가시키고 심벌 주파수 성분이 심하게 감쇄한 경우에 대한 근본적인 해결책이 되지 못하는 실정이다.
본 발명은 상기한 문제점을 해결하기 위하여 안출한 것으로 타이밍 복원 장치의 성능이 주파수 특정 부분에 의존하지 않도록 하므로써 다중 간섭 채널(Multi-path channel)과 같은 주파수 선택적 감쇄 채널(Frequency Selective Fading channel)에서도 타이밍 에러를 안정적으로 포착할 수 있는 타이밍 복원 장치를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 타이밍 복원 장치는 수신 심볼들의 DC 성분을 제거하는 DC 제거기와, 현재 심볼들의 타이밍 옵셋을 피드백 받아 DC 성분이 제거된 신호와 신호 사이의 에러를 줄이는 방향으로 보간을 하는 재샘플기와, 기 전송 문자로 신호를 복구하기 위해 입력신호를 전송하는데 사용했던 전송 필터와 매치되는 매치형 필터와, 상기 매치형 필터에서 출력되는 심볼들의 분산 계수를 최소화하는 방향으로 타이밍 옵셋 정보를 추정하는 타이밍 에러 검출부와, 상기 타이밍 에러 검출부에서 출력되는 타이밍 옵셋 정보 중 저대역 신호 성분만을 필터링하는 루프 필터 그리고, 상기 타이밍 옵셋 정보의 저대역 성분에 따라 출력 주파수를 변환시켜 상기 재샘플부의 샘플링 타이밍을 조절하는 복소 발진기로 구성되는 것을 특징으로 한다.
바람직하게, 상기 타이밍 에러 검출부는 하기의 식을 적용하여 타이밍 오프셋 정보를 추정하는 것을 특징으로 한다.
여기서, : 스텝 크기
: Timing offset
: 매치형 필터의 출력
: 원 심벌들의 분산 계수
바람직하게, 상기 타이밍 에러 검출부는 상기 매치형 필터에서 출력되는 심벌들의 실수 성분과 허수 성분 모두를 이용하여 타이밍 옵셋 정보를 추정하는 것을 특징으로 한다.
바람직하게, 상기 타이밍 에러 검출부는 상기 매치형 필터에서 출력되는 심벌들의 실수 성분만을 이용하여 타이밍 옵셋 정보를 추정하는 것을 특징으로 한다.
바람직하게, 상기 매치형 필터는 제곱-근 누승 코사인 매치형 필터(square-root-cosine filter)인 것을 특징으로 한다.
바람직하게, 상기 타이밍 에러 검출기는 상기 스텝 크기()에 따라서 수렴 속도와 정상 상태의 MSE(Mean Square Error)가 결정되는 것을 특징으로 한다.
바람직하게, 상기 타이밍 에러 검출기는 상기 스텝 크기()가 커질수록 수렴 속도가 빨라지고 정상 상태에서의 잔류 MSE가 증가되며, 스텝 크기()가 작아질수록 잔류 MSE는 줄어들고 수렴 속도는 느려지는 것을 특징으로 한다.
본 발명의 다른 목적, 특징 및 이점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
본 발명에 따른 타이밍 복원 장치에 대해 설명하기에 앞서, 본 발명의 타이밍 에러 검출부에서 타이밍 에러를 추정하는 계산식을 산출하는 과정에 대해 알아보면 다음과 같다.
일정 계수 알고리즘(Constant Modulus Algorithm : CMA)은 90년대 중반부터 블라인드 등화 알고리즘(Blind Equalization Algorithm)으로써 고선명 디지털 티브이(HDTV) 수신기에 적용되어 왔으며, 활발하게 발전되고 잘 정립된 이론으로, C. Richard Johnson에 의한 "Blind Equalization Using the Constant Modulus Criterion : A View" 명칭의 Proc. IEEE, Vol.86, No.10 Oct. 1998년 문헌에 수록되어 있다.
이러한 일정 계수 알고리즘(CMA)은 일정 계수(Constant Modulus : CM) 비용 함수를 최소화하는 방향으로 수렴하게 되는데, 상기 일정 계수 비용 함수는 수신된 신호가 원신호의 크기 또는 분포에서 멀어지면 멀어질수록 큰 값을 가지게 된다.
본 발명은 블라인드 적응 알고리즘(Blind Adaptive Algorithm)을 타이밍 에러 검출부에 적용하여 타이밍 복원 장치의 성능을 향상시키고자 한다.
적응형 알고리즘(Adaptive Algorithm)과 동기부와의 관계는 Willian A Sethares에 의한 "An Adaptive View of Synchronization" 명칭의 IEEE Conf, Circuits and Systems MWSCAS2002, Tulsa, OK Aug. 2002년 문헌에 수록되어 있으며, 2차의 비용함수를 이용한 알고리즘은 이미 OEM(Output Energy Maximization) 방식 및 가드너 방식의 심벌 타이밍 복원기에 이미 적용되어 왔다고 할 수 있다.
본 발명에서는 분산 계수(Dispersion Constant : DC)라고 하는 4차의 비용함수를 적용하여 타이밍 복원 장치의 성능을 분석하고, 8-VSB 방식의 HDTV 수신기 및 다른 통신시스템에 적용 가능함을 확인한다.
먼저, 분산 계수의 의미를 살펴보면 다음과 같다.
송신부에서의 원신호들은 일정한 배열(constellation)을 갖는 심벌들로부터 만들어지고, 이 심벌들은 고유의 분산 계수( )를 갖는다.
원 심벌을 Sn이라고 하면, 송신부에서의 분산 계수()는 다음 수학식 1과 같이 표현할 수 있다.
,
여기서, E{˙}는 앙상블 기대값(ensemble expectation)을 나타낸다.
8-VSB 시스템은 송신 심볼이 ±1, ±3, ±5, ±7의 l8 레벨 신호로서, QAM방식과는 달리 1차원 성상을 갖는다.
8-VSB 송신 심볼값을 상기 수학식 1에 대입하여 송신부에서의 분산 계수()를 계산해 보면,
≒37의 값을 얻을 수 있다.
수신부에 수신되는 신호가 송신부에서의 원 신호와 같다면, 수신신호의 배열 (constellation)은 점으로 나타나고 수신부와 송신부에서의 분산 계수의 계산값은 서로 일치해야 한다.
그러나, 채널에 의한 영향으로 수신부에 수신 신호가 뿌옇게 되면 수신부에서의 분산 계수값은 송신부의 분산 계수값보다 커지게 된다.
도 6은 채널을 통과하여 수신부에 수신된 8-VSB 디지털 신호의 분산 계수()의 경향을 시뮬레이션 결과를 나타낸 도면이다.
채널상에 고스트가 없는 경우(no ghost)에 수신부에서의 분산 계수()의 값은 37 정도로, 원 신호의 분산 계수()값과 동일하다.
여기서, 은 수신부(Receiver)에서의 분산 계수이고, 는 송신부(Transmitter) 즉, 원 신호의 분산 계수를 나타낸다.
그러나, AWGN 및 시그널 고스트(signal ghost) 채널을 통과했을 때에는 수신부에서의 분산 계수()값이 송신부에서의 분산 계수()값보다 커짐을 알 수 있다.
즉, AWGN(SNR 15dB) 채널의 경우 분산 계수가 약 37.5로 약 0.5 정도 증가하고, 1 심벌 지연 0dB 고스트 채널인 경우 고스트 위상 0도, 90도, 180도, 270도에 대해서 각각 47, 45, 53, 43 정도의 값을 갖는 것을 확인할 수 있다.
그리고, 도 7은 타이밍 옵셋(Timing offset)에 의한 분산 계수의 변화 경향을 나타낸 그래프로, 타이밍 옵셋()이 있을 경우에 신호의 분포(constellation)가 뿌옇게 되면서 분산 계수( )값이 증가됨을 확인할 수 있다.
이러한 의미에서, 분산 계수를 비용 함수로 하고 이를 최소화하는 방향으로 수신부에 필요한 파라메터(parameter)들을 추정할 수 있다.
본 발명에서는 이러한 원리를 타이밍 복원 장치에 적용하여 타이밍 옵셋(Timing offset)을 변화시키면서 수신부에서의 분산 계수()를 최소화하는 방향으로 타이밍 옵셋을 추정해 나가고자 한다.
타이밍 옵셋(Timing offset)을 라하고, 타이밍 에러 검출기의 입력 신호를 yk()라 하면, 수신부에서의 분산 계수()를 최소화하기 위한 비용 함수(cost function), J()는 다음 수학식 2와 같다.
,
여기서, E{˙}는 앙상블 기대값(ensemble expectation)을 나타내고, 는 송신부에서의 분산 계수, Sn은 송신부에서의 원 신호를 나타낸다.
한편, 통계적 기울기 알고리즘(stochastic gradient algorithm)을 적용하면 다음 수학식 3과 같이 비용 함수(J())를 최소화하는 타이밍 옵셋()값을 구할 수 있다.
여기서, 는 스텝 크기(step size)로서, 수렴 속도와 정상 상태의 MSE(Mean Square Error)를 결정하는 값이다.
즉, 스텝 크기()가 클 경우 수렴 속도는 빨라지지만 정상 상태에서의 잔류 MSE가 커지게 되는 반면, 스텝 크기()가 작을 경우 잔류 MSE는 작아지지만 수렴 속도는 느려지게 된다.
본 발명은 상기 내용을 근거로 하여, 상기 수학식 3에 따라 타이밍 오프셋을 추정할 수 있도록 타이밍 에러 검출기를 구성하고자 한다.
이와 같이, 타이밍 에러 검출기를 구성할 경우 수신부에서의 분산 계수()를 최소화할 수 있으며, 이러한 의미에서 이하에서는 본 발명의 타이밍 에러 검출기를 분산 최소화 타이밍 에러 검출기(Dispersion Minimization Timing Error Detector : 이하, DMTED라 한다)라 명명할 것이다.
본 발명의 분산 최소화 타이밍 에러 검출기(DMTED)는 심벌의 배열(Constellation)로부터 비용 함수가 정의되기 때문에 신호에 DC 성분이 있을 경우에 전혀 다른 결과가 얻어지게 된다.
따라서, 타이밍 에러 검출기 전에 DC 제거기가 선행되어야 하고, 송신부에서의 정합 필터에 의한 영향을 줄이기 위해서는 전단에서 정합 필터를 통과한 다음에 타이밍 에러를 검출해야 보다 정확한 값을 구할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.
도 8은 본 발명에서 제안하는 타이밍 복원기의 블록 구성도로, DC 제거기(801)와, 재샘플기(802)와, 매치형 필터(MF)(803), 분산 최소화 타이밍 에러 검출기(DMTED)(804), 루프 필터(805), NCO(806)으로 구성된다.
반송파 복원기로부터의 복소 신호는 DC 신호 성분에 의해 후단의 분산 최소화 타이밍 에러 검출기(804)의 출력 특성이 달라지는 현상을 막기 위하여 DC 제거기(801)를 통해 DC 신호 성분이 제거되게 된다.
상기 DC 제거기(801)를 통해 DC 신호 성분이 제거된 신호는 재샘플기(Resampler)(802)의 입력으로 들어가서 심벌 주파수의 2배에 해당되는 샘플을 생성하게 된다.
그리고, 매치형 필터(803)는 기 전송 문자로 신호를 복구하기 위해 입력신호를 전송하는데 사용했던 전송 필터(도시하지 않음)와 매치(match)된다.
보통, DVB 사양에 맞도록 α=0.35의 초과 대역폭을 갖는 제곱-근 누승 코사인 매치형 필터(square-root-cosine filter)와 같이 실행된다.
그리고, 상기 분산 최소화 타이밍 에러 검출기(Dispersion Minimization Timing Error Detector : DMTED)(804)는 매치형 필터(803)를 통해 필터링된 신호를 이용하여 분산 계수를 최소화하는 방향으로 타이밍 오프셋을 추정하여 이를 후단의 루프 필터(805)로 출력한다.
이때, 상기 분산 최소화 타이밍 에러 검출기(804)는 상기 매치형 필터(803)를 통해 필터링된 신호의 실수 성분과 허수 성분을 모두 이용하여 타이밍 오프셋을 추정할 수도 있고, 허수 성분(Q)은 버리고 실수 성분(I)만을 이용하여 타이밍 오프셋을 추정할 수도 있다.
이때, 상기 분산 최소화 타이밍 에러 검출기(804)의 입력 신호가 바로 매치형 필터(803)의 출력 신호이므로 상기 수학식 2 및 3의 yk()는 매치형 필터(803)의 출력 신호에 해당되며, 분산 최소화 타이밍 에러 검출기는 매치형 필터(803)의 출력 신호, yk()를 수신하여 수학식 3을 만족하는 타이밍 옵셋값을 구한다.
그리고, 루프 필터(805)는 분산 최소화 타이밍 에러 검출기(804)로부터 입력되는 타이밍 옵셋값에 관한 정보 중 저대역 신호 성분만을 통과시켜 수치제어 발진기(Numerically Controlled Oscillator : NCO)(806)로 출력한다.
상기 수치제어 발진기(806)는 타이밍 에러의 저대역 성분에 따라 출력 주파수를 변환시켜 상기 재샘플부(802)의 샘플링 타이밍을 조절하기 위한 제어 신호를 생성하게 된다.
도 9a 및 도 9b는 본 발명에 따른 타이밍 복원 장치의 평균 이득(S-커브) 특성을 나타낸 그래프이다.
본 발명의 타이밍 복원 장치의 경우 프리필터를 사용하지 않아도 되기 때문에 특정 고스트에 대해서 평균 이득(S-커브)의 이득이 심하게 감쇄되지 않는다.
즉, 프리필터를 사용하지 않기 때문에 타이밍 복원 장치의 성능이 주파수 특정 부분에 의존하지 않으므로써, 다중 간섭 채널(Multi-path channel)과 같은 주파수 선택적 감쇄 채널(Frequency Selective Fading channel)에서도 안정된 성능을 나타낸다.
도 10a 및 도 10b는 반송파 복원에 의한 지터(Jitter)의 영향은 무시하고, 샘플링 주파수의 약 0.0001배에 해당하는 초기 타이밍 옵셋(offset)을 강제로 주어 타이밍 복원 루프의 수렴 특성을 시뮬레이션한 결과를 나타낸 도면이다.
도 10a 및 도 10b를 보면 1심볼 지연 0도 0dB 고스트 또는 2 심볼 지연 180도 0dB 고스트가 존재하는 경우에도 초기 타이밍 옵셋값으로 수렴됨을 확인할 수 있는데, 본 발명에 따른 타이밍 복원 장치가 모든 주파수 성분에 대해서 타이밍 에러를 안정적으로 포착할 수 있음을 확인할 수 있다.
상기와 같은 본 발명은 분산 계수를 최소화하는 방향으로 타이밍 옵셋을 추정하므로써 타이밍 옵셋 검출 이전에 프리필터를 사용하지 않아도 된다.
따라서, 타이밍 복원 장치의 성능이 주파수 특정 부분에 의존하지 않으므로 다중 간섭 채널(Multi-path channel)과 같은 주파수 선택적 감쇄 채널(Frequency Selective Fading channel)에서도 안정적인 타이밍 에러 포착 성능을 구현할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정하는 것이 아니라 특허 청구범위에 의해서 정해져야 한다.
도 1은 일반적인 디지털 수신기의 블록 구성도
도 2는 심벌 타이밍 복원기의 기본적인 블록 구성도
도 3은 가드너(Gardner) 방식의 심벌 타이밍 복원기의 블록 구성도
도 4a 및 도 4b는 가드너 방식의 타이밍 에러 검출기의 평균이득(S-커브) 특성을 나타낸 그래프
도 5a 및 도 5b는 가드너 방식의 타이밍 복원 루프의 수렴 특성을 시뮬레이션한 결과를 나타낸 그래프
도 6은 채널을 통과하여 수신부에 수신된 8-VSB 디지털 신호의 분산 계수()의 경향을 시뮬레이션 결과를 나타낸 그래프
도 7은 타이밍 옵셋(Timing offset)에 의한 분산 계수의 변화 경향을 나타낸 그래프
도 8은 본 발명에서 제안하는 타이밍 복원 장치의 블록 구성도
도 9a 및 도 9b는 본 발명에 따른 타이밍 복원 장치의 평균 이득(S-커브) 특성을 나타낸 그래프
도 10a 및 도 10b는 본 발명에 따른 타이밍 복원 루프의 수렴 특성을 시뮬레이션한 그래프
**도면의 주요 부분에 대한 부호 설명**
801 : DC 제거기 802 : 재샘플기
803 : 정합 필터 804 : 타이밍 에러 검출기
805 : 루프 필터 806 : NCO

Claims (7)

  1. 수신 심볼들의 DC 성분을 제거하는 DC 제거기;
    현재 심볼들의 타이밍 옵셋을 피드백 받아 DC 성분이 제거된 신호와 신호 사이의 에러를 줄이는 방향으로 보간을 하는 재샘플기;
    기 전송 문자로 신호를 복구하기 위해 입력신호를 전송하는데 사용했던 전송 필터와 매치되는 매치형 필터와,
    상기 매치형 필터에서 출력되는 심볼들의 분산 계수를 최소화하는 방향으로 타이밍 옵셋 정보를 추정하는 타이밍 에러 검출부;
    상기 타이밍 에러 검출부에서 출력되는 타이밍 옵셋 정보 중 저대역 신호 성분만을 필터링하는 루프 필터; 그리고
    상기 타이밍 옵셋 정보의 저대역 성분에 따라 출력 주파수를 변환시켜 상기 재샘플부의 샘플링 타이밍을 조절하는 복소 발진기로 구성되는 것을 특징으로 하는 타이밍 복원 장치.
  2. 제 1항에 있어서,
    상기 타이밍 에러 검출부는
    하기의 식을 적용하여 타이밍 오프셋 정보를 추정하는 것을 특징으로 하는 타이밍 복원 장치.
    여기서,: 스텝 크기
    : Timing offset
    : 매치형 필터의 출력
    : 원 심벌들의 분산 계수
  3. 제 1항에 있어서,
    상기 타이밍 에러 검출부는
    상기 매치형 필터에서 출력되는 심벌들의 실수 성분과 허수 성분 모두를 이용하여 타이밍 옵셋 정보를 추정하는 것을 특징으로 하는 타이밍 복원 장치.
  4. 제 1항에 있어서,
    상기 타이밍 에러 검출부는
    상기 매치형 필터에서 출력되는 심벌들의 실수 성분만을 이용하여 타이밍 옵셋 정보를 추정하는 것을 특징으로 하는 타이밍 복원 장치.
  5. 제 1항에 있어서,
    상기 매치형 필터는
    제곱-근 누승 코사인 매치형 필터(square-root-cosine filter)인 것을 특징으로 하는 타이밍 복원 장치.
  6. 제 2항에 있어서,
    상기 타이밍 에러 검출기는
    상기 스텝 크기()에 따라서 수렴 속도와 정상 상태의 MSE(Mean Square Error)가 결정되는 것을 특징으로 하는 타이밍 복원 장치.
  7. 제 6항에 있어서,
    상기 타이밍 에러 검출기는
    상기 스텝 크기()가 커질수록 수렴 속도가 빨라지고 정상 상태에서의 잔류 MSE가 증가되며, 스텝 크기()가 작아질수록 잔류 MSE는 줄어들고 수렴 속도는 느려지는 것을 특징으로 하는 타이밍 복원 장치.
KR10-2003-0086430A 2003-12-01 2003-12-01 타이밍 복원 장치 KR100519362B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2003-0086430A KR100519362B1 (ko) 2003-12-01 2003-12-01 타이밍 복원 장치
US11/002,873 US7804924B2 (en) 2003-12-01 2004-12-01 Symbol timing recovery and broadcast receiver using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0086430A KR100519362B1 (ko) 2003-12-01 2003-12-01 타이밍 복원 장치

Publications (2)

Publication Number Publication Date
KR20050052856A KR20050052856A (ko) 2005-06-07
KR100519362B1 true KR100519362B1 (ko) 2005-10-07

Family

ID=34698376

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0086430A KR100519362B1 (ko) 2003-12-01 2003-12-01 타이밍 복원 장치

Country Status (2)

Country Link
US (1) US7804924B2 (ko)
KR (1) KR100519362B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI294236B (en) * 2005-06-16 2008-03-01 Realtek Semiconductor Corp Method and apparatus for correcting symbol timing
US8542778B2 (en) * 2005-10-26 2013-09-24 Zenith Electronics Llc Closed loop power normalized timing recovery for 8 VSB modulated signals
US8189724B1 (en) 2005-10-26 2012-05-29 Zenith Electronics Llc Closed loop power normalized timing recovery for 8 VSB modulated signals
US8064542B1 (en) * 2006-03-16 2011-11-22 Marvell International Ltd. Systems and methods for I/Q imbalance correction and calibration of variable modulus signals
US8923705B2 (en) * 2012-03-06 2014-12-30 Northrop Grumman Systems Corporation Poisson-based communication system and methods
US8989596B2 (en) * 2012-03-06 2015-03-24 Northrop Grumman Systems Corporation Multiple sensor optical communication systems and methods
CN104836579B (zh) * 2014-02-11 2019-02-05 深圳市中兴微电子技术有限公司 一种防止环路振荡的控制装置或方法
EP2940916B1 (en) * 2014-05-02 2017-03-22 Nxp B.V. A symbol clock recovery circuit
CN108337011A (zh) * 2018-01-16 2018-07-27 上海富芮坤微电子有限公司 Gfsk接收机中的符号同步电路的构建方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100351833B1 (ko) * 2000-10-20 2002-09-11 엘지전자 주식회사 디지털 ｔｖ 수신기
KR100400752B1 (ko) * 2001-02-07 2003-10-08 엘지전자 주식회사 디지털 ｔｖ 수신기에서의 ｖｓｂ 복조 장치
US7349469B1 (en) * 2001-08-17 2008-03-25 Ati Research, Inc. DC offset correction for constant modulus equalization
KR100896275B1 (ko) * 2002-10-04 2009-05-07 엘지전자 주식회사 반송파 복구 장치 및 방법
KR100519805B1 (ko) * 2002-11-26 2005-10-11 한국전자통신연구원 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치를이용한 심볼 타이밍 동기 장치 및 그 방법
US7212583B2 (en) * 2002-11-27 2007-05-01 Nokia Corporation Transmission of signal

Also Published As

Publication number Publication date
KR20050052856A (ko) 2005-06-07
US20050141660A1 (en) 2005-06-30
US7804924B2 (en) 2010-09-28

Similar Documents

Publication Publication Date Title
US6490007B1 (en) Adaptive channel equalizer
US7342981B2 (en) Digital receiver having adaptive carrier recovery circuit
US7027500B1 (en) Linear prediction based initialization of a single-axis blind equalizer for VSB signals
EP2611088B1 (en) Digital communications receiver
US7418061B2 (en) Receiver having decisional feedback equalizer with remodulation and related methods
US20030219085A1 (en) Self-initializing decision feedback equalizer with automatic gain control
US20070286315A1 (en) Digital signal processor, receiver, corrector and methods for the same
EP1495537A1 (en) Equalizer status monitor
US7907691B2 (en) Dual-mode equalizer in an ATSC-DTV receiver
KR100446301B1 (ko) 전화선 상에서 패킷 데이터를 안정되게 수신할 수 있는버스트 모드 수신기 및 그 방법
KR100519362B1 (ko) 타이밍 복원 장치
KR100866867B1 (ko) 타이밍 복원 장치
US9882709B2 (en) Timing recovery with adaptive channel response estimation
US7106818B2 (en) Method and apparatus for timing recovery based on dispersion characterization and components therefor
US20070104263A1 (en) Method for adaptively tuning an equalizer
US8724759B2 (en) Coherent synchronization and framing in a digital television receiver
KR20060068831A (ko) 디지털 수신기의 동기 포착 장치 및 방법
KR100442255B1 (ko) 채널 등화 장치
US7194026B2 (en) Blind equalization method for a high definition television signal
KR100556377B1 (ko) 심벌 타이밍 복원기
KR100937404B1 (ko) 타이밍 복원 장치
KR101345016B1 (ko) 디지털 방송수신기의 반송파 복원 장치 및 그 방법
KR20040090645A (ko) 디지털 텔레비젼 타이밍 옵셋 보상 알고리즘
KR100650507B1 (ko) Ａｔｓｃ ｄｔｖ 시스템의 심볼 타이밍 동기 장치 및 방법
KR20040080221A (ko) 하이브리드 타이밍 복원 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120827

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130823

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140822

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150824

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160824

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170814

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180814

Year of fee payment: 14