KR20040080221A

KR20040080221A - 하이브리드 타이밍 복원 장치

Info

Publication number: KR20040080221A
Application number: KR1020030015117A
Authority: KR
Inventors: 안근희
Original assignee: 엘지전자 주식회사
Priority date: 2003-03-11
Filing date: 2003-03-11
Publication date: 2004-09-18

Abstract

본 발명은 디지털 TV 수신기에 수신된 데이터로부터 심볼 클럭을 복구하는 타이밍 복원 장치에 관한 것으로서, 특히 타이밍 오프셋의 포착 모드에서는 1/T의 스펙트럼으로부터 타이밍 에러 정보를 얻는 가드너 방식으로 타이밍 에러 정보를 검출하고, 잔류 지터의 추적 모드에서는 1/T의 스펙트럼의 크기와 독립적으로 타이밍 에러 정보를 얻는 결정 지향 방식으로 타이밍 에러 정보를 검출한 후 상기 타이밍 에러에 비례하는 심볼 클럭 주파수를 생성함으로써, 고스트의 크기와는 독립적으로 잔류 지터를 추적할 수 있게 된다.

Description

하이브리드 타이밍 복원 장치{Hybrid timing recovery apparatus for QAM/PSK/VSB}

본 발명은 디지털 TV 수신기에 관한 것으로서, 특히 수신된 데이터로부터 심볼 클럭을 복구하는 타이밍 복원 장치에 관한 것이다.

디지털 TV와 같은 수신측에서 수신된 데이터를 복원하기 위해서는 송신시에 사용된 것과 같은 클럭을 생성하여야 한다. 이 역할을 수행하는 부분이 타이밍 복원(Timing Recovery)부이다. 즉, 타이밍 복원부는 심볼 열의 클럭을 재생하는 것이므로 클럭 동기 또는, 클럭 재생이라고도 부르며, 타이밍 복원의 목표는 수신된 데이터 열에 근거하여 수신기에서의 심볼 천이 시점을 올바르고 정확하게 추정하는데 있다.

이러한 타이밍 복원부는 일반적으로 디지털 TV 수신기의 기저대역에 위치하여 후단의 반송파 복구부와 채널 등화기에 동기화된 심볼 데이터를 전달한다.

도 1은 이러한 타이밍 복원부의 일 예를 보인 일반적인 구성 블록도로서, 재샘플링부(10)의 출력에서 일정 대역만을 통과시키는 프리 필터(pre filter)(11a), 상기 프리 필터(11a)의 출력으로부터 타이밍 에러를 구하는 타이밍 에러 검출부(11b), 상기 타이밍 에러에 관한 정보중 저대역 신호 성분만을 통과시키는 루프 필터(11c), 및 상기 타이밍 에러의 저대역 성분에 따라 출력 주파수를 변환시켜 상기 재샘플링부(10)의 샘플링 타이밍을 조절하는 수치제어 발진기(Numerically Controlled Oscillator ; NCO)(11d)로 구성된다.

즉, 상기 재샘플링부(10)의 출력은 타이밍 복원부(11)의 프리 필터(11a)로 입력되고, 상기 프리 필터(11a)는 타이밍 정보를 구할 수 있는 스펙트럼의 에지 부분만을 통과시켜 타이밍 에러 검출부(11b)로 출력한다.

상기 타이밍 에러 검출부(11b)는 상기 프리 필터(11a)를 통과한 심볼 샘플들로부터 타이밍 에러에 관한 정보를 추출한다. 즉, 상기 타이밍 에러 검출부(11b)는 타이밍 오프셋의 포착 및 잔류 지터 추적에 사용된다.

도 2는 이러한 상기 타이밍 에러 검출부(11b)의 일 실시예를 보인 상세 블록도로서, 가드너(Gardner) 방식을 이용하여 타이밍 에러를 검출하는 경우이다.

도 2를 보면, 프리 필터(11a)에서 필터링된 심볼은 지연기(21)와 감산기(23)로 출력된다. 상기 지연기(21)는 입력 심볼을 1클럭 지연시켜 다음단의 지연기(22)로 출력함과 동시에 곱셈기(24)로 출력한다. 상기 지연기(22)는 1 클럭 지연된 심볼을 다시 1 클럭 지연시켜 감산기(23)로 출력한다. 상기 감산기(23)는 2클럭 지연된 심볼과 입력 심볼과의 차를 곱셈기(24)로 출력한다. 상기 곱셈기(24)는 상기 지연기(21)의 출력과 감산기(23)의 출력을 곱하여 루프 필터(11c)로 출력한다.

즉, 상기 '가드너 방식'은 타이밍 복원에 세그먼트 동기 신호를 이용하지 않고 일반 데이터 심볼을 이용하는 방법으로, 하기의 수학식 1은 상기된 도 2를 수식으로 표현한 것이다.

즉, 도 2의 가드너 방식은 두 개의 심볼 샘플과 하나의 중간 샘플을 이용하여 타이밍 에러를 구한다.

도 3은 상기 타이밍 에러 검출부(11b)의 다른 실시예를 보인 상세 블록도로서, 수정된 가드너(Modified Gardner) 방식을 이용하여 타이밍 에러를 검출하는 경우이다.

즉, 두 개의 심볼 샘플의 부호만을 추출한 후 상기 두 부호의 차 값에 중간 샘플을 곱하여 타이밍 에러를 검출하는 것이다.

도 3을 보면, 프리 필터(11a)에서 필터링된 심볼은 지연기(31)와 부호 추출기(34)로 출력된다. 상기 지연기(31)는 입력 심볼을 1클럭 지연시켜 다음단의 지연기(32)로 출력함과 동시에 곱셈기(36)로 출력한다. 상기 지연기(32)는 1 클럭 지연된 심볼을 다시 1 클럭 지연시켜 부호 추출기(33)로 출력한다. 상기 부호 추출기(33)는 지연기(33)에서 출력되는 심볼 샘플의 부호를 추출하여 감산기(35)로 출력하고, 상기 부호 추출기(34)는 상기 입력 심볼 샘플의 부호를 추출하여 감산기(35)로 출력한다. 상기 감산기(35)는 2클럭 지연된 심볼 샘플의 부호와 입력 심볼 샘플의 부호와의 차를 곱셈기(36)로 출력한다. 상기 곱셈기(36)는 상기 지연기(31)의 출력과 감산기(35)의 출력을 곱하여 루프 필터(11c)로 출력한다.

상기 수정된 가드너 방식은 두 개의 심볼 샘플의 부호를 구하여 타이밍 에러를 구하는 방식으로, 하기의 수학식 2는 상기된 도 3을 수식으로 표현한 것이다.

상기 루프 필터(11c)는 도 2 또는 도 3과 같은 타이밍 에러 검출부(11b)에서 추출된 타이밍 에러 정보 중 저대역 신호 성분만을 필터링하여 NCO(11d)로 출력한다. 상기 NCO(11d)는 상기 타이밍 에러 정보의 저대역 성분에 따라 출력 주파수를 변환시켜 상기 재샘플링부(10)의 샘플링 타이밍을 조절한다.

이때, 상기 재샘플링부(10)의 출력은 채널 등화기와 반송파 복구부로 출력된다.

즉, 'HDTV 전송 시스템'의 QAM/VSB 수신기에 장착되는 타이밍 복원 장치의 수렴 특성은 후단의 반송파 복구부와 채널 등화기의 수렴 특성에 영향을 주게 된다. 그러므로, 타이밍 복원부의 수렴 특성은 초기 동기 포착과 수렴 후 적은 잡음 특성이 요구된다.

이때, 큰 타이밍 오프셋(즉, 100ppm 이상)에 대한 빠른 동기 포착을 위해서는 타이밍 에러 검출기의 평균 이득(즉, S-커브)이 커야하며, 타이밍 복원 루프의 루프 대역폭(Loop Bandwidth)이 넓어야 한다. 특히, 0dB에 가까운 고스트에 대해서도 빠른 동기 포착을 위해서는 타이밍 에러 검출기의 평균 이득 특성이 매우 중요하다. 또한, 평균이득이 커지면, 상대적으로 잔류 지터가 커지는 반대급부가 발생하게 되므로, 잔류 지터 특성을 만족하면서, 평균 이득이 큰 타이밍 에러 검출기의 개발이 매우 중요하다.

따라서, 이러한 특성을 만족하는 타이밍 에러 검출기로는 지금까지 일반적으로 도 4와 같이 1/T의 스펙트럼을 이용하는 도 2, 도 3의 가드너 관련 타이밍 에러 검출기가 사용되었다. 도 4의 (a)는 타이밍 에러 검출기의 1/T 위치에 고스트 존재하기 전이고, 도 4의 (b)는 고스트가 존재하는 경우의 스펙트럼이다. 즉, 상기된 도 2, 도 3과 같은 가드너 관련 타이밍 에러 검출기들은 타이밍 오프셋의 포착 및 잔류 지터의 추적에 모두 이용되었다.

또한, 도 2의 가드너 타이밍 에러 검출기는 1/T 위치에 0dB 크기의 고스트가존재하면, S-커브의 크기가 거의 0에 가까워져 타이밍 오프셋을 포착하지 못하지만, 잔류 지터 추적 특성은 매우 우수하다. 따라서 주로 BPSK/QPSK 변조 방식을 위한 타이밍 추출 알고리즘에 사용되는 가드너 관련 타이밍 에러 검출기들은 1/T 위치에 스펙트럼이 존재하는 한, 타이밍 오프셋의 포착 및 잔류 지터 추적 모드 모두에도 유효하다고 할 수 있다.

하지만 이들 가드너 관련 타이밍 에러 검출기들은 타이밍 오프셋의 포착이 이루어진 후, 공통적으로 도 5와 같이 1/T 위치의 스펙트럼의 크기에 따라 잔류 지터의 포착 성능이 결정되며, 이러한 특성은 채널 등화기가 제거할 수 없는 심볼간 간섭(Inter-symbol interference ;ISI)을 생성하게 되며, 결과적으로 수신기의 신호대 잡음비(SNR)를 저하시키는 원인을 제공하게 된다. 이는 1/T의 위치에 도 4의 (b)와 같이 고스트가 존재하는 경우에 타이밍 오프셋의 포착에는 별 어려움이 없지만, 1/T 위치에 거의 스펙트럼이 존재하지 않기 때문에, 잔류 지터의 추적 성능이 떨어지게 된다. 이로 인해 채널 등화기가 복구할 수 없는 원치 않은 ISI를 발생시키는 원인을 제공하며, 결과적으로 도 5와 같이 수신 SNR의 성능 저하를 야기시킨다.

즉, 추적할 수 없는 잔류 지터는 1/T 위치에 존재하는 고스트에 의해 발생하며, 1/T 위치의 스펙트럼의 크기는 고스트의 크기에 비례해서 작아지므로, 결국 타이밍 복원을 위한 위상 정보가 사라지게 된다. 따라서 이러한 추적 불가능한 잔류 지터로 인해 발생된 원치 않은 ISI는 채널 등화기가 복구할 수 없는 잡음 인자이며, 이러한 현상은 전체 수신기 SNR 성능을 열화시키는 원인을 제공한다. 상기 1/T위치에 존재하는 고스트의 크기에 비례해서 수신기의 SNR이 저하된다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 QAM/PSK/VSB 수신기 설계시, 타이밍 오프셋에 대한 빠른 동기 포착과 잔류 지터 특성을 만족하는 하이브리드(Hybrid) 타이밍 복원 장치를 제공함에 있다.

본 발명의 다른 목적은 타이밍 오프셋의 포착 모드에서는 가드너 방식의 타이밍 에러 검출기를 사용하고, 추적 모드에서는 1/T 위치의 스펙트럼의 크기에 의존하지 않는 결정지향형 타이밍 에러 검출기(Decision-directed Timing Error Detector)를 사용하는 하이브리드 타이밍 복원 장치를 제공함에 있다.

도 1은 일반적인 타이밍 복원 장치의 구성 블록도

도 2는 도 1의 타이밍 에러 검출기의 일 실시예를 보인 구성 블록도

도 3은 도 1의 타이밍 에러 검출기의 다른 실시예를 보인 구성 블록도

도 4의 (a)는 도 2, 도 3의 가드너 관련 타이밍 에러 검출기의 1/T 위치에 고스트가 존재하지 않을 때의 스펙트럼도

도 4의 (b)는 도 2, 도 3의 가드너 관련 타이밍 에러 검출기의 1/T 위치에 고스트가 존재할 때의 스펙트럼도

도 5는 도 2, 도 3의 가드너 관련 타이밍 에러 검출기의 포착 모드에서 1/T 위치의 고스트에 따른 수신 SNR 상태를 보인 도면

도 6은 본 발명에 따른 타이밍 복원 장치의 구성 블록도

도 7은 도 6의 하이브리드 타이밍 에러 검출부의 상세 블록도

도 8은 도 6의 가드너 타이밍 에러 검출기의 상세 블록도

도 9는 도 6의 타이밍 에러 검출 다중화기의 상세 블록도

도 10은 본 발명과 가드너 타이밍 에러 검출기의 포착 모드에서 1/T 위치의 고스트에 따른 수신 SNR 상태의 비교 예를 보인 도면

도면의 주요부분에 대한 부호의 설명

200 : 타이밍 복원부 201 : 재샘플링부

202 : 결정 신호 발생부 203 : 하이브리드 타이밍 에러 검출부

204 : 루프 필터 205 : NCO

301 : 가드너 타이밍 에러 검출기

302: 결정 지향 타이밍 에러 검출기

303 : 타이밍 에러 검출 다중화기

304 : 락 검출기

상기와 같은 목적을 달성하기 위한 본 발명에 따른 타이밍 복원 장치는, 입력되는 기저대역 신호를 2배의 심볼 클럭의 주파수로 재샘플링하여 보간하는 재샘플링부와, 상기 재샘플링부에서 보간되어 출력되는 기저대역 심볼 신호 레벨을 기 정해진 신호 레벨들과 비교하여 상기 기저대역 심볼 신호 레벨과 가장 가까운 심볼 신호 레벨을 결정 심볼 신호로 출력하는 결정 신호 발생부와, 상기 재샘플링부에서 출력되는 입력 심볼 신호와 상기 결정 신호 발생부에서 출력되는 결정 심볼 신호를 입력받아 타이밍 오프셋의 포착 모드에서는 가드너 방식으로 현재 심볼들의 타이밍 에러 정보를 검출하고, 잔류 지터의 추적 모드에서는 결정 지향 방식으로 현재 심볼들의 타이밍 에러 정보를 검출하는 하이브리드 타이밍 에러 검출부와, 상기 하이브리드 타이밍 에러 검출부에서 출력되는 타이밍 에러 정보 중 저대역 신호 성분만을 필터링하고, 필터링된 타이밍 에러 정보의 저대역 성분에 따라 새로 보정된 2배의 심볼 클럭의 주파수를 생성하여 상기 재샘플링부로 출력하는 필터 및 발진부로 구성되는 것을 특징으로 한다.

상기 하이브리드 타이밍 에러 검출부는 상기 재샘플링부에서 출력되는 인접한 두 개의 기저대역 심볼 신호들의 차 값에 하나의 중간 심볼 값을 곱한 후 부호를 추출하여 타이밍 에러 정보를 검출하는 가드너 타이밍 에러 검출기와, 상기 재샘플링부에서 출력되는 기저대역 심볼 신호와 결정 신호 발생부에서 출력되는 결정 심볼 신호와의 차이를 계산하고, 상기 차 값에 상기 기저대역 심볼 신호의 미분 값을 곱하여 타이밍 에러 정보를 검출하는 결정 지향 타이밍 에러 검출기와, 현재 타이밍 오프셋의 포착 모드인지, 잔류 지터의 추적 모드인지를 판단하고 그에 따른 락 제어 신호를 출력하는 락 검출기와, 상기 락 제어부의 제어 신호에 따라 타이밍 오프셋의 포착 모드에서는 상기 가드너 타이밍 에러 검출기의 출력을 선택하고, 잔류 지터의 추적 모드에서는 상기 결정 지향 타이밍 에러 검출기의 출력을 선택하는 타이밍 에러 검출 다중화기로 구성되는 것을 특징으로 한다.

본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예의 구성과 그 작용을 설명하며, 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.

본 발명은 타이밍 오프셋의 포착 모드에서는 기존의 가드너 관련 타이밍 에러 검출기를 사용하여 타이밍 에러를 검출하고, 잔류 지터의 추적 모드에서는 결정 지향형 타이밍 에러 검출기를 사용하여 타이밍 에러를 검출하는데 그 특징이 있다.

도 6은 QAM/PSK/VSB 수신기에 적용되는 본 발명의 하이브리드 타이밍 복원 장치의 구성 블록도로서, 타이밍 복원부(200)는 전처리부(100)에서 출력되는 기저대역 신호(BB_data)와 상기 기저대역 신호(BB_data)로부터 결정한 결정 신호를 입력받아 타이밍 오프셋의 포착 모드에서는 가드너 관련 타이밍 에러 검출 방법으로 타이밍 에러를 검출하고, 잔류 지터의 추적 모드에서는 결정 지향형(Decision Directed ; DD) 타이밍 에러 검출 방법으로 현재 심볼들의 타이밍 에러를 검출한 후 상기 타이밍 에러에 비례하는 심볼 클럭 주파수를 생성한다.

즉, 도 6의 타이밍 복원부(200)는 전처리부(100)에서 출력되는 기저대역 신호(BB_data)를 2배의 심볼 클럭 주파수에 동기된 디지털 심볼 신호로 보간하는 재샘플링부(201), 상기 재샘플링부(201)에서 보간되어 출력되는 기저대역 심볼 신호(BB_I, BB_Q) 레벨을 기 정해진 신호 레벨들과 비교하여 상기 기저대역 심볼 신호 레벨과 가장 가까운 심볼 신호 레벨을 결정 심볼 신호로 출력하는 결정 신호 발생부(202), 상기 재샘플링부(201)에서 출력되는 입력 심볼 신호와 상기 결정 신호 발생부(202)에서 출력되는 결정 심볼 신호를 입력받아 타이밍 오프셋의 포착 모드에서는 가드너 관련 타이밍 에러 검출 방식으로 타이밍 에러를 검출하고, 잔류 지터의 추적 모드에서는 결정 지향형 타이밍 에러 검출 방식으로 현재 심볼들의 타이밍 에러를 검출하는 하이브리드 타이밍 에러 검출부(203), 상기 하이브리드 타이밍 에러 검출부(203)에서 검출된 타이밍 에러에 관한 정보 중 저대역 신호 성분만을 통과시키는 루프 필터(204), 및 상기 루프 필터(204)에서 출력되는 타이밍 에러의 저대역 성분에 따라 2배의 심볼 클럭 주파수를 보정하여 상기 재샘플링부(201)의 샘플링 타이밍을 조절하는 NCO(205)로 구성된다.

도 7은 상기 하이브리드 타이밍 에러 검출부(203)의 상세 구성 블록도로서, 상기 재샘플링부(201)에서 출력되는 인접한 두 개의 기저대역 심볼 신호들의 차 값에 하나의 중간 심볼 값을 곱한 후 부호를 추출하여 타이밍 에러 정보를 검출하는 가드너 타이밍 에러 검출기(301), 상기 재샘플링부(201)에서 출력되는 기저대역 심볼 신호(BB_I,BB_Q)와 결정 신호 발생부(202)에서 출력되는 결정 심볼 신호(DD_I,DD_Q)와의 차이를 계산하고, 상기 차 값에 상기 기저대역 심볼 신호(BB_I,BB_Q)의 미분 값을 곱하여 타이밍 에러 정보를 검출하는 결정 지향 타이밍 에러 검출기(302), 락 검출기(304)의 락 제어 신호 TR_LOCK에 따라 상기 가드너 타이밍 에러 검출기(301)에서 검출된 타이밍 에러 정보 또는, 상기 결정 지향 타이밍 에러 검출기(302)에서 검출된 타이밍 에러 정보를 선택 출력하는 타이밍 에러 검출 다중화기(303)로 구성된다.

여기서, 상기 락 검출기(304)는 타이밍 복원부(200)가 현재 타이밍 오프셋의 포착 모드인지, 잔류 지터의 추적 모드인지를 판단하고 그에 따른 락 제어 신호 TR_LOCK를 타이밍 에러 검출 다중화기(303)로 출력한다.

도 8은 도 7의 가드너 타이밍 에러 검출기(301)의 상세 구성 블록도로서, 상기 재샘플링부(201)에서 출력되는 기저대역 입력 심볼 샘플(BB_I,BB_Q)을 1 클럭 지연시키는 제 1 지연기(801), 상기 제 1 지연기(801)의 출력을 다시 1 클럭 지연시키는 제 2 지연기(802), 상기 입력 심볼 샘플과 상기 제 2 지연기(802)에서 출력되는 심볼 샘플과의 차를 출력하는 감산기(803), 상기 제 1 지연기(801)의 출력과 상기 감산기(803)의 출력을 곱하는 곱셈기(804), 및 상기 곱셈기(804)의 출력으로부터 부호만을 추출하여 타이밍 에러 값으로 출력하는 부호 추출기(805)로 구성된다.

도 9는 도 7의 타이밍 에러 검출 다중화기(303)의 상세 구성 블록도로서, 락 제어 신호 TR_LOCK가 0이면 가드너 타이밍 에러 발생기(301)의 출력을, 1이면 결정 지향 타이밍 에러 검출기(302)의 출력을 선택하는 멀티플렉서로 구성된다.

이와 같이 구성된 본 발명에서 타이밍 복원부(200)의 재샘플링부(201)는 전처리부(100)에서 출력되는 기저대역 신호(BB_data)를 NCO(205)에서 출력되는 2배의 심볼 클럭 주파수에 동기된 디지털 심볼 신호로 보간하여 하이브리드 타이밍 에러 검출부(203)로 출력함과 동시에 결정 신호 발생부(202)로 출력한다. 상기 결정 신호 발생부(202)는 상기 재샘플링부(201)에서 출력되는 기저대역 심볼 신호(BB_I,BB_Q) 레벨을 기 정해진 심볼 신호 레벨들과 비교하여 상기 기저대역 심볼 신호 레벨과 가장 가까운 심볼 신호 레벨을 결정 심볼 신호(DD_I,DD_Q)로 결정하여 하이브리드 타이밍 에러 검출부(203)로 출력함과 동시에 후처리부(101)로 출력한다. 상기 후처리부(101)는 상기 결정 심볼 신호를 입력받아 채널 등화, 위상 추적, 에러 정정등을 수행한다.

상기 하이브리드 타이밍 에러 검출부(203)의 가드너 타이밍 에러 검출기(301)는 상기 재샘플링부(201)에서 출력되는 인접한 두 개의 기저대역 심볼신호들의 차 값에 하나의 중간 심볼 값을 곱한 후 부호를 추출하고 이 부호 값을 타이밍 에러 정보로 하여 타이밍 에러 검출 다중화기(203)에 출력한다.

여기서, 상기 가드너 타이밍 에러 검출기(301)는 도 8과 같이 극성형 가드너 타이밍 에러 검출기를 사용하는 것을 실시예로 한다. 본 발명은 상기된 극성형 가드너 타이밍 에러 검출기 대신 도 2와 같은 오리지날 가드너 타이밍 에러 검출기 또는, 도 3과 같은 수정된 가드너 타이밍 에러 검출기를 사용할 수도 있다.

즉, 상기 극성형 가드너 타이밍 에러 검출기(301)의 제 1 지연기(801)는 재샘플링부(201)에서 출력되는 기저대역 입력 심볼 신호(BB_I,BB_Q)를 1클럭 지연시켜 제 2 지연기(802)로 출력함과 동시에 곱셈기(804)로 출력한다. 상기 제 2 지연기(802)는 1 클럭 지연된 심볼을 다시 1 클럭 지연시켜 감산기(803)로 출력한다. 상기 감산기(803)는 입력 심볼 신호와 2클럭 지연된 심볼 신호와의 차 값을 구하여 곱셈기(804)로 출력한다. 상기 곱셈기(804)는 상기 제 1 지연기(801)에서 출력되는 중간 심볼 값과 상기 감산기(803)에서 출력되는 두 심볼 신호의 차 값을 곱하여 부호 추출기(805)로 출력한다. 상기 부호 추출기(805)는 상기 곱셈기(804)의 출력으로부터 부호만을 추출한 후 추출된 부호를 타이밍 에러 정보로 하여 타이밍 에러 검출 다중화기(303)로 출력한다. 즉, 상기 부호 추출기(805)에서 출력되는 타이밍 에러값은 -1,0,+1 중의 어느 하나 값을 갖는다.

한편, 상기 하이브리드 타이밍 에러 검출부(203)의 결정 지향 타이밍 에러 검출기(302)는 상기 재샘플링부(201)에서 출력되는 기저대역 심볼 신호(BB_I,BB_Q)와 결정 신호 발생부(202)에서 출력되는 결정 심볼 신호(DD_I,DD_Q)와의 차이를 계산하고, 상기 차 값에 상기 기저대역 심볼 신호(BB_I,BB_Q)의 미분 값을 곱한 후 이 곱셈 결과를 타이밍 에러 정보로 하여 상기 타이밍 에러 검출 다중화기(203)에 출력한다.

이때, 상기 타이밍 에러 검출 다중화기(303)는 락 검출기(304)의 락 제어 신호 TR_LOCK에 따라 상기 가드너 타이밍 에러 검출기(301)에서 검출된 타이밍 에러 정보 또는, 상기 결정 지향 타이밍 에러 검출기(302)에서 검출된 타이밍 에러 정보를 선택하여 루프 필터(204)로 출력한다.

즉, 상기 락 검출기(304)는 현재 타이밍 오프셋의 포착 모드이면 '0'을 락 제어 신호 TR_LOCK로 하여 상기 타이밍 에러 검출 다중화기(303)로 출력하고, 잔류 지터의 추적 모드이면 '1'을 락 제어 신호 TR_LOCK로 하여 상기 타이밍 에러 검출 다중화기(303)로 출력한다고 가정한다.

그러면, 상기 타이밍 에러 검출기(303)는 타이밍 오프셋의 포착 모드이면 상기 가드너 타이밍 에러 검출기(301)에서 검출된 타이밍 에러 정보를 선택하여 루프 필터(204)로 출력하고, 잔류 지터의 추적 모드이면 상기 결정 지향 타이밍 에러 검출기(302)에서 검출된 타이밍 에러 정보를 선택하여 상기 루프 필터(204)로 출력한다.

상기 루프 필터(204)는 도 9와 같은 하이브리드 타이밍 에러 검출부(203)에서 다중화되어 출력되는 타이밍 에러 정보 중 저대역 신호 성분만을 필터링하여 NCO(205)로 출력한다. 상기 NCO(205)는 상기 타이밍 에러 정보의 저대역 성분으로부터 새로 보정된 2배의 심볼 클럭 주파수를 생성하여 상기 재샘플링부(201)의 샘플링 타이밍을 조절한다.

이와 같이 도 8의 극성형 가드너 타이밍 에러 검출기는 0dB 고스트가 존재하는 경우에도, 평균 이득은 타이밍 오프셋을 추적할 만큼 충분히 크므로 추적 모드에서 사용 가능한 반면, 잔류 지터의 양이 매우 크게 존재하는 이유로 잔류 지터의 추적 모드에는 바람직하지 못하다. 그래서, 본 발명은 1/T 위치의 스펙트럼에 상관없이 즉, 독립적인 잔류 지터를 추적할 수 있는 결정지향형 타이밍 에러 검출기를 추적 모드에서 사용한다.

즉, 잔류 지터의 추적 모드에서 사용되는 상기 결정 지향 타이밍 에러 검출부(302)는 입력 심볼과 그것의 결정 심볼과의 차이를 계산하고 상기 차 값에 입력 심볼의 미분 값을 곱함으로써 타이밍 에러 정보를 얻을 수 있으므로, 도 4와 같은 1/T 위치의 스펙트럼의 크기에 상관없이 심볼 동기의 추적 임무를 수행할 수 있다. 결과적으로 고스트의 크기와는 독립적으로 잔류 지터를 추적할 수 있으며, 이러한 특성은 채널 등화기의 성능에 영향을 미치지 않으며, 도 10과 같이 수신기의 SNR 성능 그대로 유지 할 수 있다.

또한, 본 발명의 타이밍 복원부(200)는 포착/추적 모드에 상관없이 루프 필터를 공유할 수 있으므로, 락 검출기의 선택 신호에 따라 모드별 타이밍 에러 검출기만 추가적으로 존재하면 된다. 따라서 하드웨어 복잡도는 크게 증가하지 않는다

본 발명의 하이브리드 타이밍 복원 장치는 단일 QAM 케이블 디지털 수신기, 단일 QPSK 위성 디지털 수신기, 단일 8PSK 위성 디지털 수신기, 단일 VSB 지상파 디지털 수신기, 복합 QAM/QPSK/8PSK/VSB 케이블/위성/지상파 디지털 수신기 등에 적용 가능하다.

이상에서와 같이 본 발명에 따른 타이밍 복원 장치에 의하면, 타이밍 오프셋의 포착 모드에서는 1/T의 스펙트럼으로부터 타이밍 에러 정보를 얻는 가드너 방식으로 타이밍 에러 정보를 검출하고, 잔류 지터의 추적 모드에서는 1/T의 스펙트럼의 크기와 독립적으로 타이밍 에러 정보를 얻는 결정 지향 방식으로 타이밍 에러 정보를 검출함으로써, 고스트의 크기와는 독립적으로 잔류 지터를 추적할 수 있게 된다.

이러한 본 발명의 하이브리드 타이밍 복원 장치는 모든 QAM/PSK/VSB 디지털 수신기에 적용 가능하며, 이 경우 최적을 수신 성능을 얻을 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.

따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims

입력되는 기저대역 신호를 2배의 심볼 클럭의 주파수로 재샘플링하여 보간하는 재샘플링부;

상기 재샘플링부에서 보간되어 출력되는 기저대역 심볼 신호 레벨을 기 정해진 신호 레벨들과 비교하여 상기 기저대역 심볼 신호 레벨과 가장 가까운 심볼 신호 레벨을 결정 심볼 신호로 출력하는 결정 신호 발생부;

상기 재샘플링부에서 출력되는 입력 심볼 신호와 상기 결정 신호 발생부에서 출력되는 결정 심볼 신호를 입력받아 타이밍 오프셋의 포착 모드에서는 가드너 방식으로 현재 심볼들의 타이밍 에러 정보를 검출하고, 잔류 지터의 추적 모드에서는 결정 지향 방식으로 현재 심볼들의 타이밍 에러 정보를 검출하는 하이브리드 타이밍 에러 검출부; 그리고

상기 하이브리드 타이밍 에러 검출부에서 출력되는 타이밍 에러 정보 중 저대역 신호 성분만을 필터링하고, 필터링된 타이밍 에러 정보의 저대역 성분에 따라 새로 보정된 2배의 심볼 클럭의 주파수를 생성하여 상기 재샘플링부로 출력하는 필터 및 발진부로 구성되는 것을 특징으로 하는 디지털 TV 수신기의 심볼 클럭 복구 장치.
제 1 항에 있어서, 상기 하이브리드 타이밍 에러 검출부는

상기 재샘플링부에서 출력되는 인접한 두 개의 기저대역 심볼 신호들의 차값에 하나의 중간 심볼 값을 곱한 후 부호를 추출하여 타이밍 에러 정보를 검출하는 가드너 타이밍 에러 검출기와,

상기 재샘플링부에서 출력되는 기저대역 심볼 신호와 결정 신호 발생부에서 출력되는 결정 심볼 신호와의 차이를 계산하고, 상기 차 값에 상기 기저대역 심볼 신호의 미분 값을 곱하여 타이밍 에러 정보를 검출하는 결정 지향 타이밍 에러 검출기와,

현재 타이밍 오프셋의 포착 모드인지, 잔류 지터의 추적 모드인지를 판단하고 그에 따른 락 제어 신호를 출력하는 락 검출기와,

상기 락 제어부의 제어 신호에 따라 타이밍 오프셋의 포착 모드에서는 상기 가드너 타이밍 에러 검출기의 출력을 선택하고, 잔류 지터의 추적 모드에서는 상기 결정 지향 타이밍 에러 검출기의 출력을 선택하는 타이밍 에러 검출 다중화기로 구성되는 것을 특징으로 하는 타이밍 복원 장치.
제 1 항에 있어서, 상기 가드너 타이밍 에러 검출기는

상기 재샘플링부에서 출력되는 입력 심볼 신호를 1 클럭 지연시키는 제 1 지연기와,

상기 제 1 지연기의 출력을 다시 1 클럭 지연시키는 제 2 지연기와,

상기 입력 심볼 신호와 상기 제 2 지연기에서 출력되는 심볼 신호와의 차를 출력하는 감산기와,

상기 제 1 지연기의 출력과 상기 감산기의 출력을 곱하는 곱셈기와,

상기 곱셈기의 출력으로부터 부호만을 추출하여 타이밍 에러 정보로 출력하는 부호 추출기로 구성되는 것을 특징으로 하는 타이밍 복원 장치.