KR100746087B1 - 디지탈 방송 수신기의 타이밍 복원 장치 및 방법 - Google Patents

Abstract

디지탈 방송 수신기의 타이밍 복원 장치 및 방법이 개시된다. 이 장치는, 반송파의 오프셋이 보상된 디지탈 신호로부터 복수개의 타이밍 에러들을 검출하고, 검출된 타이밍 에러들을 출력하는 적어도 두 개의 타이밍 에러 발생부들과, 검출된 타이밍 에러들을 비교 분석한 결과에 따라 타이밍 에러들중 하나를 선택하여 출력하는 타이밍 에러 선택부 및 디지탈 신호를 생성할 때 사용되는 샘플링 클럭을 선택된 타이밍 에러의 저대역 성분에 비례하여 생성하는 샘플링 클럭 생성부를 구비하는 것을 특징으로 한다.

심벌 타이밍 복원, TED

Description

디지탈 방송 수신기의 타이밍 복원 장치 및 방법{Apparatus and method for recoverying timing in digital broadcasting receiver}

도 1은 디지털 방송 수신기의 일반적인 구성을 나타내는 블록도이다.

도 2는 본 발명에 의한 타이밍 복원 장치를 포함하는 디지탈 방송 수신기의 일부의 블럭도이다.

도 3은 본 발명에 의한 타이밍 복원 장치의 바람직한 일 실시예의 블럭도이다.

도 4는 본 발명에 의한 타이밍 복원 방법의 실시예를 설명하기 위한 플로우차트이다.

도 5는 도 3에 도시된 루프 필터의 본 발명에 의한 바람직한 일 실시예의 블럭도이다.

도 6은 도 3에 도시된 루프 필터의 본 발명에 의한 다른 실시예의 블럭도이다.

도 7은 도 3에 도시된 루프 필터의 본 발명에 의한 또 다른 실시예의 블럭도이다.

본 발명은 디지탈 방송 수신기에 관한 것으로서, 특히 디지탈 방송 수신기의 타이밍 복원 장치 및 방법에 관한 것이다.

일반적으로 그랜드 얼라이언스(Grand Alliance)가 제안하고 미국 및 국내에서 SDTV/HDTV 지상파 전송 규격으로 채택된 ATSC A/53 디지털 텔레비전 규격은 19.4MHz 속도의 페이로드(payload) 데이터를 6MHz의 채널에 8VSB(8-level Vestigial SideBand)로 변조하여 전송하는 것을 근간으로 한다. VSB 방식은 신호를 진폭 변조했을 때, 반송파를 중심으로 위 아래로 생기는 두 개의 측대역중 한쪽 측대역 신호를 크게 감쇠시켰을 때의 나머지 부분만을 변조하는 방식이다. 즉, VSB 방식은 기저대역(base band)의 한쪽 측파대역 스펙트럼만을 취해 통과 대역으로 옮겨서 전송하는 방식으로서, 밴드 영역을 효율적으로 사용하는 방식 중 하나이다.

이때, VSB 변조시 기저대역의 직류 성분(DC) 스펙트럼이 통과 대역(pass band)으로 옮겨가면 톤 스펙트럼으로 바뀌게 되고 이 신호를 흔히 파일롯 신호라 부른다. 즉 방송국에서 VSB 변조를 할 때 수신기에서 반송파 복구를 용이하게 하기 위해 작은 크기의 파일롯 신호를 실어서 공중으로 날려보내게 된다.

이 규격에 의하면 데이타는 데이타 필드의 배열로 구성되어 있으며, 각 필드는 313 세그먼트들로 구성된다. 313 세그먼트들은 다시 한 개의 2-레벨 필드 동기(Field Sync) 세그먼트와 312개의 데이터 세그먼트들로 구성된다. 각 데이터 세그먼트의 처음 4 심벌은 2-레벨 데이터 세그먼트 동기(Data Segment Sync) 패턴으로 구성된다.

전술한 VSB 방식을 채택한 디지탈 방송 수신기는 단지 한 개의 심벌 타이밍 복원 방법만을 사용한다. 따라서, 해당 심벌 타이밍 복원 방법에 주요한 영향을 미치는 신호의 일정 부분이 채널의 왜곡에 의해 크게 열화되는 경우 심벌 타이밍이 정확하게 보상되지 않을 수 있다. 이와 같이, 심벌 타이밍이 정확하게 보상되지 않는다면, 채널 등화부(미도시)로 불완전한 신호가 전달되어 전체 디지탈 방송 수신기의 성능을 저하시키는 문제점이 있다.

본 발명이 이루고자 하는 기술적 과제는, 다수개의 심벌 타이밍 복원 방식들을 사용하여 심벌 타이밍 정보를 정확하게 복원할 수 있는 디지탈 방송 수신기의 타이밍 복원 장치 및 방법을 제공하는 데 있다.

상기 과제를 이루기 위한 본 발명에 의한 타이밍 복원 장치는, 반송파의 오프셋이 보상된 디지탈 신호로부터 복수개의 타이밍 에러들을 검출하고, 검출된 타이밍 에러들을 출력하는 적어도 두 개의 타이밍 에러 발생부들과, 상기 검출된 타이밍 에러들을 비교 분석한 결과에 따라 상기 타이밍 에러들중 하나를 선택하여 출력하는 타이밍 에러 선택부 및 상기 디지탈 신호를 생성할 때 사용되는 샘플링 클럭을 상기 선택된 타이밍 에러의 저대역 성분에 비례하여 생성하는 샘플링 클럭 생성부로 구성되는 것이 바람직하다.

상기 다른 과제를 이루기 위한 본 발명에 의한 타이밍 복원 방법은, 반송파의 오프셋이 보상된 디지탈 신호로부터 복수개의 타이밍 에러들을 검출하는 단계 와, 상기 검출된 타이밍 에러들을 비교 분석한 결과에 따라 상기 타이밍 에러들중 하나를 선택하는 단계 및 상기 디지탈 신호를 생성할 때 사용되는 샘플링 클럭을 상기 선택된 타이밍 에러의 저대역 성분에 비례하여 생성하는 단계로 이루어지는 것이 바람직하다.

이하, 본 발명에 의한 디지탈 방송 수신기의 타이밍 복원 장치 및 방법을 설명하기에 앞서, 본 발명의 이해를 돕기 위해 디지탈 방송 수신기의 일반적인 구성 및 동작을 첨부된 도면을 참조하여 다음과 같이 설명한다.

도 1은 디지털 방송 수신기의 일반적인 구성을 나타내는 블록도로서, 안테나(101), 튜너(102), 아날로그 처리부(103), 아날로그/디지탈(A/D:Analog to Digital) 변환부(104), 위상 분리부(105), 반송파 복원부(106), 심벌 타이밍 복원부(107), 채널 등화부(108), 위상 추적부(109), 전방 에러 정정(FEC:Forward Error Correction)부(110), 오디오/비디오(A/V:Audio/Video) 신호 처리부(111) 및 모니터스피커(112)로 구성된다.

먼저, 안테나(101)로 입력되는 공중파 신호는 튜너(102)에서 중간 주파수(Intermediate Frequency ; IF)의 통과 대역 신호로 변환된다. 이 통과 대역 신호는 아날로그 처리부(103)를 거쳐 A/D 변환부(104)로 입력된다. 아날로그 처리부(103)는 인접 채널 간섭 및 튜너(102)에서 발생된 고주파 성분을 제거하기 위한 SAW 필터(미도시) 및 입력 신호의 레벨을 조절하기 위한 이득 조절부(AGC:Auto Gain Controller)(미도시) 등으로 구성된다.

A/D 변환부(104)에서는 아날로그 처리부(103)에서 출력되는 아날로그 통과 대역 신호를 디지털 통과 대역 신호로 변환하여 위상 분리부(105)로 출력한다. 일 예로, A/D 변환부(104)에서 고정 발진자를 사용할 경우 아날로그 신호는 고정된 주파수를 갖는 디지털 신호로 변환된다.

위상 분리부(105)는 디지털 통과 대역 신호를 위상이 서로 90°가 되는 실수 성분과 허수 성분의 통과 대역 신호로 분리하여 반송파 복원부(106)로 출력한다. 여기서, 설명의 편의를 위해 위상 분리부(105)로부터 출력되는 실수 성분의 신호를 I 신호라 하고, 허수 성분의 신호를 Q 신호라 한다. 이 때, I 신호와 Q 신호는 복소 신호를 이룬다.

반송파 복원부(106)는 위상 분리부(105)로부터 출력되는 I 및 Q 디지털 통과대역 신호들을 I 및 Q 디지털 기저대역 신호들로 각각 천이한 후 심벌 클럭 복구를 위해 심벌 타이밍 복원부(107)로 출력한다.

심벌 타이밍 복원부(107)는 송신단의 클럭과 수신단의 클럭을 동기화시키는 역할을 하며, 궁극적으로는 기저 대역 또는 통과 대역 신호를 시간상으로 최적점에서 샘플링함으로써 등화기 출력에서의 결정 에러(decision error)를 최소화하도록 동작되어야 한다.

심벌 타이밍 복원부(107)의 출력은 채널 등화부(108)로 입력된다. 채널 등화부(108)는 심벌 타이밍 복원부(107)를 거친 신호에 포함된 심벌간의 간섭(ISI:Inter-Symbol Interference)을 제거한 후 위상 추적부(109)로 출력한다. 즉, HDTV와 같은 디지털 전송 시스템에서는 송신 신호가 다중경로(multi-path) 채널을 통과하여 생기는 왜곡이나 NTSC 신호에 의한 간섭, 송수신 시스템에 의한 왜곡에 의하여 수신측에서 비트 검출 에러를 일으키게 된다. 특히, 다중경로를 통한 신호의 전파는 심벌간의 간섭(ISI)을 일으켜 비트 검출 에러의 주원인이 된다. 따라서, 채널 등화부(108)는 이러한 심벌간의 간섭(ISI)을 제거하는 역할을 한다.

위상 추적부(Phase Tracker)(109)는 반송파 복원부(106)에서 완전하게 제거하지 못한 반송파의 잔류 위상을 보정하여 FEC부(110)로 출력한다.

FEC부(110)는 위상 보정된 신호가 갖는 채널을 통과하면서 생긴 에러를 정정하여 A/V 신호 처리부(111)로 출력한다. 즉, 방송국과 같은 송신부에서 시스템에 적절한 기법을 선택하여 송신신호를 채널 부호화(encoding)하여 송신하며, 디지털 방송 수신기와 같은 수신부에서는 이를 복호화(decoding)하여 채널을 통과하면서 생긴 에러를 보정하게 된다. 이와 같은 복호화 과정을 수행하는 블록이 FEC부(110)이다.

A/V 신호 처리부(111)는 MPEG-2 및 Dolby AC-3 방식으로 압축 처리된 영상 및 음성 신호를 원래대로 복원하여 영상 신호를 모니터(112)로 전달하여 화면을 통해 볼 수 있도록 하고, 음성 신호를 스피커(112)로 전달하여 소리를 들을 수 있도록 한다.

이하, 본 발명에 의한 디지탈 방송 수신기의 타이밍 복원 장치의 실시예의 구성 및 동작과 그 장치에서 수행되는 타이밍 복원 방법을 첨부한 도면들을 참조하여 다음과 같이 설명한다.

도 2는 본 발명에 의한 타이밍 복원 장치를 포함하는 디지탈 방송 수신기의 일부의 블럭도로서, 아날로그/디지탈 변환부(ADC:Analog to Digital Converter)(200) 및 방송 신호 복조 장치(202)로 구성된다.

도 2에 도시된 ADC(200)는 입력단자 IN1을 통해 입력한 아날로그 통과 대역 신호를 디지털 통과 대역 신호로 변환하고, 변환된 결과를 방송 신호 복조 장치(202)로 출력한다. 예를 들면, ADC(200)는 아날로그 통과 대역 신호를 아날로그 처리부(103)로부터 입력할 수 있다.

도 2에 도시된 방송 신호 복조 장치(202)는 ADC(200)로부터 출력되는 디지탈 신호로부터 방송 신호를 복조하는 역할을 한다. 이를 위해, 방송 신호 복조 장치(202)는 반송파 보상부(210), 타이밍 복원 장치(212) 및 위상 동기 루프(PLL:Phase Locked Loop)(214)로 구성된다. 여기서, 반송파 보상부(210)는 주파수 동기 루프(FLL:Frequency Locked Loop)나 주파수 위상 동기 루프(FPLL:Frequency Phase Locked Loop)를 의미하는 F(P)LL(210)이 될 수도 있고, CFLL(Coarse FLL)이 될 수도 있다.

도 2에 도시된 반송파 보상부(210)를 구현하는 주파수 동기 루프(FLL 또는 CFLL)는 ADC(200)로부터 입력한 디지탈화된 신호 즉, 디지탈 통과 대역 신호로부터 반송파의 주파수의 오프셋을 보상하고, 주파수 오프셋이 보상된 디지탈 신호를 심벌 타이밍 복원부(212)로 출력한다. 또는, 반송파 보상부(210)를 구현하는 FPLL은 ADC(200)로부터 입력한 디지탈화된 신호인 디지탈 통과 대역 신호로부터 반송파의 주파수의 오프셋과 위상을 보상하고, 주파수 오프셋과 위상이 보상된 디지탈 신호를 타이밍 복원 장치(212)로 출력한다.

도 2에 도시된 타이밍 복원 장치(212)는 반송파 보상부(210)로부터 입력한 반송파가 보상된 디지탈 신호로부터 심벌 타이밍을 다음과 같이 복원한다.

도 3은 본 발명에 의한 타이밍 복원 장치(212)의 바람직한 일 실시예의 블럭도로서, 리샘플러(re-sampler)(300), 제1 및 제2 타이밍 에러 발생부들(302 및 304), 타이밍 에러 선택부(306) 및 샘플링 클럭 생성부(308)로 구성된다.

도 4는 본 발명에 의한 타이밍 복원 방법의 실시예를 설명하기 위한 플로우차트로서, 복수개의 타이밍 에러(또는, 심벌 타이밍 주파수 에러)들을 검출하는 단계(제400 단계), 복수개의 타이밍 에러들중 하나를 선택하는 단계(제402 및 제404 단계들) 및 샘플링 클럭을 생성하는 단계(제406 단계)로 이루어진다.

도 3에 도시된 리샘플러(300)는 입력단자 IN2를 통해 반송파 보상부(210)로부터 입력한 디지탈 신호를 샘플링 클럭 생성부(308)로부터 입력한 샘플링 클럭으로 보정하고, 보정된 결과를 제1 및 제2 타이밍 에러 발생부들(302 및 304)로 출력하거나 출력단자 OUT2를 통해 출력한다. 예를 들어, 리샘플러(300)는 반송파 보상부(210)로부터 입력한 디지탈 신호를 입력하여 심벌 주파수의 4배에 해당하는 샘플을 생성한다.

이 때, 리샘플러(300)로 입력되는 디지탈 신호가 방송 신호의 데이타 전송율의 4배 이상으로 오버 샘플링되도록 ADC(200)는 아날로그 신호를 디지탈 신호로 변환하는 것이 바람직하다. 부연하면, 후술되는 4 제곱 연산부(322)에서 4 제곱 연산된 결과의 대역폭은 원래의 대역폭의 4배로 증가하기 때문에 리샘플러(300)에서 사용할 디지탈 신호는 4배 이상으로 오버 샘플된 디지탈 신호가 필요하다. 만일 필요없는 오버 샘플의 경우 전력 낭비와 설계상의 어려움을 동반하기 때문에 필요한 최 소값인 4배의 오버 샘플된 신호를 기준으로, ADC(200)는 아날로그 신호를 디지탈 신호로 변환한다. 결국, 각각의 심벌 타이밍 루프 내에서 사용하는 연산이나 신호의 종류에 따라 필요한 최대 기준 오버 샘플링 율을 정해서 사용해야 한다.

만일, 도 2에 도시된 ADC(200)에서 디지탈 신호가 고정 주파수에 의해 샘플링되어 생성될 경우, 즉, ADC(200)가 고정 주파수를 사용하여 아날로그 신호를 샘플링하여 디지탈 신호로 변환할 경우, 타이밍 복원 장치(212)는 도 3에 도시된 바와 같이 리샘플러(300)를 마련한다. 그러나, 도 2에 도시된 ADC(200)가 가변 주파수를 사용하여 아날로그 신호를 디지탈 신호로 변환할 경우, 타이밍 복원 장치(212)는 도 3에 도시된 바와 달리 리샘플러(240)를 마련할 필요가 없다. 이 경우, 샘플링 클럭 생성부(308)에서 생성된 샘플링 클럭은 리샘플러(300) 대신에 ADC(200)로 입력된다.

즉, 전술한 바와 같이 도 3에 도시된 리샘플러(300)는 선택적으로 마련된다. 이하, 본 발명의 이해를 돕기 위해 도 3에 도시된 타이밍 복원 장치(212)는 리샘플러(300)를 마련하는 것으로 설명하지만 본 발명은 이에 국한되지 않는다.

제1 및 제2 타이밍 에러 발생부들(302 및 304)은 반송파의 오프셋이 보상된 디지탈 신호로부터 복수개의 타이밍 에러들을 검출하고, 검출된 타이밍 에러들을 타이밍 에러 선택부(306)로 출력한다(제400 단계). 본 발명의 이해를 돕기 위해, 도 3에 도시된 바와 같이 두 개의 타이밍 에러 발생부들(302 및 304)만을 도시하였다. 그러나, 본 발명은 이에 국한되지 않고, 서로 다른 방식으로 타이밍 에러를 검출하는 세 개 이상의 타이밍 에러 발생부들이 타이밍 복원 장치(212)에 마련될 수 도 있다.

제400 단계후에, 타이밍 에러 선택부(306)는 검출된 타이밍 에러들을 비교 분석한 결과에 따라 타이밍 에러들 중 하나를 선택하고, 선택된 타이밍 에러를 샘플링 클럭 생성부(308)로 출력한다(제402 및 제404 단계들).

본 발명의 일 실시예에 의하면, 타이밍 에러 선택부(306)는 검출된 타이밍 에러들이 동일할 때만, 검출된 타이밍 에러들 중 임의의 하나를 선택하고, 선택된 타이밍 에러를 샘플링 클럭 생성부(308)로 출력한다. 즉, 타이밍 에러 선택부(306)는 제1 및 제2 타이밍 에러 발생부들(302 및 304)에서 검출된 타이밍 에러들이 동일한가를 판단한다(제402 단계). 만일, 검출된 타이밍 에러들이 동일하다고 판단되면, 타이밍 에러 선택부(306)는 검출된 타이밍 에러들 중 임의의 하나를 선택한다(제404 단계).

본 발명의 다른 실시예에 의하면, 검출된 타이밍 에러들이 동일하지 않을 때, 디지탈 방송 수신기의 현재 상황을 체크하고, 검출된 타이밍 에러들 중 하나를 체크된 상황에 따라 선택할 수도 있다.

예를 들어, 1 심벌만큼 지연되고 특정 도플러(doppler) 주파수를 갖는 강한 고스트(ghost) 신호가 채널에 존재하는 제1 상황에서, 제1 타이밍 에러 발생부(302)에 의해 타이밍 에러를 검색하면, 실제 신호의 타이밍 주파수에 도플러 주파수의 반 만큼 더해진 주파수가 추출되는 데, 이와 같이 추출된 것을 추적하는 경우에 문제점이 발생할 수 있다. 결국, 도플러 주파수의 반 만큼 빠른 주파수라도 틀린 판단을 내릴 수 밖에 없다. 즉, 제1 타이밍 에러 발생부(302)는 도플러 주파수 의 반 만큼의 주파수 편차에 해당하는 결과를 타이밍 에러 선택부(306)로 출력할 수 있다.

반면에, 제1 상황에서 제2 타이밍 에러 발생부(304)에 의해 타이밍 에러를 검색하면, 실제 신호의 정확한 타이밍 주파수를 추출할 수 있다. 즉, 제2 타이밍 에러 발생부(304)는 주파수 편차가 없는 결과 값을 타이밍 에러 선택부(306)로 출력할 수 있다.

따라서, 전술한 제1 상황에서 타이밍 에러 선택부(306)는 제2 타이밍 에러 발생부(304)로부터 출력되는 타이밍 에러를 선택한다.

그러나, 전술한 제1 상황과는 달리, 전체 신호 대역중 파일롯 신호의 반대편 영역이 채널의 왜곡에 의해 심하게 손상되어 수신된 제2 상황에서, 제1 타이밍 에러 발생부(302)는 전 대역을 사용하는 특성 덕분에 거의 영향을 받지 않고 정상적인 동작을 수행하여 주파수 편차가 없는 타이밍 에러를 타이밍 에러 선택부(306)로 출력한다. 반면에, 제2 상황에서, 제2 타이밍 에러 발생부(304)는 손상된 부분에 대한 의존도가 높기 때문에 일정한 경향을 갖지 않은 잡음과 같은 주파수 편차를 포함하는 타이밍 에러를 타이밍 에러 선택부(306)로 출력한다. 대개의 경우, 제2 타이밍 에러 발생부(304)로부터 출력되는 타이밍 에러가 갖는 주파수 편차는 루프 필터(360)를 통해 최대한 줄일 수도 있지만, 이 경우 정상적인 주파수 편차마저도 추출하지 못할 수 있다. 이러한 제2 상황에서 타이밍 에러 선택부(306)는 제1 타이밍 에러 발생부(302)로부터 출력되는 타이밍 에러를 선택한다.

한편, 제404 단계후에, 샘플링 클럭 생성부(308)는 디지탈 신호를 생성할 때 사용되는 샘플링 클럭을 선택된 타이밍 에러의 저대역 성분에 비례하여 생성하고, 생성된 샘플링 클럭을 리샘플러(300)로 출력한다(제406 단계). 전술한 바와 같이, 리샘플러(300)가 마련되지 않을 경우, 샘플링 클럭 생성부(308)로부터 출력되는 샘플링 클럭은 ADC(200)로 출력된다.

전술한 동작을 위해, 샘플링 클럭 생성부(308)는 루프 필터(Loop Filter)(360) 및 NCO(Numerically Controller Oscillator)(362)로 구현될 수 있다.

여기서, 루프 필터(360)는 타이밍 에러 선택부(306)에서 선택된 타이밍 에러의 저대역 성분을 검출하고, 검출된 저대역 성분을 NCO(362)로 출력한다. 즉, 루프 필터(360)는 지터에 의한 영향 또는 급격한 변화에 의한 영향을 방지하기 위해 저역 통과 필터링을 수행하는 역할을 한다.

NCO(362)는 루프 필터(360)에서 검출된 저대역 성분에 따라 샘플링 클럭을 생성하고, 생성된 샘플링 클럭을 리샘플러(300)로 출력한다. 이와 같이, NCO(362)의 출력이 리샘플러(300)로 입력되므로, 전체 심벌 타이밍을 위한 폐 루프(closed-loop)가 형성된다.

이하, 도 3에 도시된 제1 타이밍 에러 발생부(302)의 실시예의 구성 및 동작을 도 3을 참조하여 다음과 같이 설명한다.

본 발명에 의하면, 제1 타이밍 에러 발생부(302)는 리샘플러(300)로부터 입력한 디지탈 신호를 4 제곱 연산하고, 4 제곱 연산한 결과로부터 타이밍 에러를 검출하고, 검출된 타이밍 에러를 타이밍 에러 선택부(306)로 출력한다.

이를 위해, 제1 타이밍 에러 발생부(302)는 도 3에 도시된 바와 같이, 제1 전 처리부(320), 4 제곱 연산부(322), 제1 후 처리부(324) 및 제1 타이밍 에러 검출부(TED:Timing Error Detector)(326)로 구성된다.

제1 전 처리부(320)는 지터(jitter)를 줄이기 위해 리샘플러(300)로부터 입력한 디지탈 신호를 전처리 예를 들면 필터링하고, 전처리된 결과를 4 제곱 연산부(322)로 출력한다. 이를 위해, 제1 전 처리부(320)는 대역 통과 필터(BPF:Band Pass Filter)나 대역 제거 필터(BRF:Band Rejection Filter)로 구현될 수 있다. 이와 같이, 제1 전 처리부(320)에 의해 디지탈 신호를 필터링하는 이유는, 4 제곱 연산부(322)의 4 제곱 연산에서 사용하기 적합한 심벌 타이밍 톤을 발생시키기 위해서이다.

4 제곱 연산부(322)는 제1 전 처리부(320)에서 전처리된 결과를 4 제곱하고, 4 제곱된 결과를 제1 후 처리부(324)로 출력한다.

본 발명에 의하면, 도 3에 도시된 제1 전 처리부(320)는 마련되지 않을 수도 있다. 타이밍 복원 장치(212)로 입력되는 디지탈 신호가 갖는 특성이나 전체 타이밍 복원 루프의 특성을 고려하여 제1 전 처리부(320)의 사용 여부나 제1 전 처리부(320)에서 전처리하는 특성 예를 들면, 필터링하는 대역 폭을 결정할 수 있다. 여기서, 타이밍 복원 루프란, 도 3에 도시된 리샘플러(300), 제1 전 처리부(320), 4 제곱 연산부(322), 제1 후 처리부(324), 제1 타이밍 에러 검출부(326), 타이밍 에러 선택부(306) 및 샘플링 클럭 생성부(308)에 의해 형성되는 루프를 의미한다.

만일, 제1 전 처리부(320)가 마련되지 않고 도 2에 도시된 타이밍 복원 장치(212)가 FLL 또는 CFLL로 구현되는 반송파 복원부(210)로부터 반송파 주파수 오프 셋이 보상된 디지탈 신호를 입력할 경우, 4 제곱 연산부(322)는 반송파 주파수의 오프셋이 보상된 디지탈 신호를 리 샘플러(300)를 통해 입력하고, 입력된 결과를 4 제곱 연산하며, 연산된 결과를 제1 후 처리부(324)로 출력한다. 또는, 제1 전 처리부(320)가 마련되지 않고 도 2에 도시된 타이밍 복원 장치(212)가 FPLL로 구현되는 반송파 보상부(210)로부터 반송파 주파수 오프셋과 위상이 보상된 디지탈 신호를 입력할 경우, 4 제곱 연산부(324)는 반송파 주파수의 오프셋과 위상이 보상된 디지탈 신호를 리샘플러(300)를 통해 입력하고, 입력된 결과를 4 제곱 연산하며, 연산된 결과를 제1 후 처리부(324)로 출력한다.

본 발명에 의하면 심볼 타이밍 복원을 위한 기준 신호인 심벌 타이밍 톤을 만들기 위해 VSB 신호 또는 오프셋 쿼드러쳐 진폭 변조(OQAM:Offset Quadrature Amplitude Modulation) 신호의 경우, 전술한 바와 같이 4 제곱 연산부(322)는 입력한 디지탈 신호를 4 제곱 연산한다. 그러나, 쿼드러쳐 진폭 변조(QAM) 신호의 경우, 4 제곱 연산부(322)는 입력한 디지탈 신호의 절대값을 4 제곱 연산한다.

제1 후 처리부(324)는 4 제곱 연산부(322)에서 연산된 결과를 후처리한다. 여기서, 후 처리란, 4 제곱 연산된 결과를 필터링하는 것을 의미한다. 또는, 후처리는, 필터링된 결과의 전력을 정규화하는 동작을 더 포함할 수 있다. 즉, 심벌 타이밍 톤이 효과적으로 사용되도록 하기 위해, 제1 후 처리부(324)는 제1 타이밍 에러 검출부(326)의 특성과 전체 타이밍 복원 루프의 특성을 고려하여 조절적이고 선택적으로 필터링과 정규화를 수행한다.

부연하면, 4 제곱 연산부(322)의 연산 동작에 의해 발생되는 지터를 줄이기 위해, 제1 후 처리부(324)는 타이밍 톤 부근만의 매우 정교한 필터링을 수행할 수 있다. 이를 위한 필터의 대역폭은 타이밍 복원 루프 전체의 성능을 고려하여 적절하게 설정될 수 있다. 이 때, 필터링된 결과의 전력은 정규화될 수 있다. 제1 타이밍 에러 검출부(326)가 검출해내는 타이밍 에러의 값이 발생된 심벌 타이밍 톤의 진폭에 영향을 받거나 제1 타이밍 에러 검출부(326)로부터 검출된 타이밍 에러의 분포도가 심벌 타이밍 톤의 정규화 여부나 정도에 영향을 받을 수 있다. 그러므로, 전체적인 타이밍 복원 루프의 구성에 따라 전력 정규화의 수행 여부를 결정할 수 있다.

제1 타이밍 에러 검출부(326)는 제1 후 처리부(324)로부터 입력한 후처리된 결과로부터 타이밍 에러를 검출하고, 검출된 타이밍 에러를 타이밍 에러 선택부(306)로 출력한다. 여기서, 제1 타이밍 에러 검출부(326)에서 검출되는 타이밍 에러는 심벌 타이밍 주파수 에러로서, 타이밍 에러 선택부(306)에서 선택될 경우 샘플링 클럭 복원부(308)에서 전술한 바와 같이 NCO(362) 및 리샘플러(300)를 제어하기 위해 사용된다. 이와 같이, 제1 타이밍 에러 검출부(326)에서 타이밍 에러를 검출하고, 이를 사용하는 이유는, 심벌 타이밍 톤이 존재하는 위치와 심벌 타이밍 에러가 없을 경우에 심벌 타이밍 톤이 존재해야 하는 위치를 일치시키기 위해서이다.

도 3에 도시된 제1 타이밍 에러 발생부(302)는 제1 후 처리부(324)를 마련하지 않을 수도 있다. 이 경우, 제1 타이밍 에러 검출부(326)는 4 제곱 연산부(322)로부터 입력한 4 제곱 연산된 결과로부터 타이밍 에러를 검출하고, 검출된 타이밍 에러를 타이밍 에러 선택부(306)로 출력한다.

본 발명의 이해를 돕기 위해, 도 3에 도시된 제1 타이밍 에러 발생부(302)는 제1 후 처리부(324)를 포함하는 것으로 설명하지만 본 발명은 이에 국한되지 않는다.

본 발명의 일 실시예에 의하면, 제1 타이밍 에러 검출부(326)는 제1 후 처리부(324)에서 후 처리된 결과인 심벌 타이밍 톤의 제로 크로싱(Zero-Crossing)을 감지하여 타이밍 에러를 검출한다. 이와 같이, 심벌 타이밍 톤의 제로 크로싱을 감지하고 이를 통해 타이밍 에러를 검출하는 어떠한 형태의 제로 크로싱 에러 추정기(미도시)라도 제1 타이밍 에러 검출부(326)로 사용될 수 있다.

본 발명의 다른 실시예에 의하면, 제1 타이밍 에러 검출부(326)는 제1 후 처리부(324)에서 후 처리된 결과로부터 직접적으로 각 주파수 성분들을 추출할 수 있는 이산 푸리에 변환(DFT:Discrete Fourier Transform) 방식을 사용하여 타이밍 에러를 검출할 수 있다. 여기서, 타이밍 에러란, 각 심벌 타이밍 톤이 존재하는 위치와 에러가 없을 경우 심벌 타이밍 톤이 있어야 할 위치간의 차이를 의미한다.

전술한 제로 크로싱 방식에 의해 타이밍 에러를 검출할 경우, 발생된 톤의 위상 성분의 오차까지 검출하여 위상의 변화를 세밀하게 추적할 수 있는 장점이 있다. 그러나, 잘못된 정보에 의한 위상의 변화까지 검출하므로서, 불필요한 타이밍의 변화를 줄 수 있다. 이에 반하여, DFT 방식을 사용하여 타이밍 에러를 검출할 경우, 위상의 변화에는 둔감하고 심벌 주파수의 차이만을 검출하여 사용하므로, 잘못된 정보에 의한 오판의 위험을 줄일 수 있다. 반면에 고정적인 위상의 차이가 검출 및 보정되지 않을 수 있다. 그러나, 이러한 고정적인 타이밍 위상의 에러는 채 널 등화부(108)에서 보정이 가능하다.

이하, 도 3에 도시된 제2 타이밍 에러 발생부(304)의 실시예의 구성 및 동작을 도 3을 참조하여 다음과 같이 설명한다.

제2 타이밍 에러 발생부(304)는 리샘플러(300)로부터 입력한 디지탈 신호를 공액(conjugate) 곱셈하고, 공액 곱셈된 결과로부터 타이밍 에러를 검출하며, 검출된 타이밍 에러를 타이밍 에러 선택부(306)로 출력한다.

이를 위해, 제2 타이밍 에러 발생부(304)는 도 3에 도시된 바와 같이, 제2 전 처리부(340), 공액 곱셈부(342), 제2 후 처리부(344) 및 제2 타이밍 에러 검출부(TED)(346)로 구성된다.

도 3에 도시된 제2 타이밍 에러 발생부(304)의 세부적인 구성 및 동작은 본 출원인에 의해 "디지탈 방송 수신기의 타이밍 복원 장치 및 방법"라는 명칭으로 출원된 대한민국 특허 출원 번호 2005-00169에 상세히 개시되어 있다. 개시된 특허와 달리 도 3의 경우 제2 타이밍 에러 발생부(304)가 간략하게 기재되어 있으나, 개시된 특허의 심벌 타이밍 복원 장치는 도 3에 도시된 제2 타이밍 에러 발생부(304)에 해당한다. 따라서, 도 3에 도시된 제2 타이밍 에러 발생부(304)의 동작은 여기서는 간단히 설명하지만, 본 발명은 이에 국한되지 않는다.

제2 전처리부(340)는 지터를 줄이기 위해 리샘플러(300)로부터 입력한 디지탈 신호를 필터링하고, 필터링된 결과를 공액 제곱부(342)로 출력한다.

공액 곱셈부(342)는 반송파에 의한 영향을 줄이기 위해 제2 전 처리부(340)에서 필터링된 결과를 공액 곱셈하고, 공액 곱셈된 결과를 제2 후 처리부(344)로 출력한다.

제2 후 처리부(344)는 공액 곱셈부(342)에서 연산된 결과를 후처리한다. 여기서, 후 처리란, 공액 곱셈된 결과를 필터링하는 것을 의미한다. 또는, 후 처리는 필터링된 결과의 전력을 정규화하는 동작을 더 포함할 수 있다. 즉, 제2 후처리부(344)는 필터링 기능과 이득 제어 기능을 모두 수행할 수 있다.

제2 타이밍 에러 검출부(346)는 제2 후 처리부(344)로부터 입력한 후 처리된 결과로부터 타이밍 에러들 중 다른 하나를 검출하고, 검출된 타이밍 에러를 타이밍 에러 선택부(306)로 출력한다. 여기서, 제2 타이밍 에러 검출부(346)에서 검출되는 타이밍 에러는 심벌 타이밍 주파수 에러로서, 타이밍 에러 선택부(306)에서 선택될 경우 샘플링 클럭 복원부(308)에서 전술한 바와 같이 NCO(362) 및 리샘플러(300)를 제어하기 위해 사용된다.

본 발명의 일 실시예에 의하면, 제2 타이밍 에러 검출부(346)는 제2 후처리부(344)에서 후 처리된 결과의 제로 크로싱을 감지하여 상기 타이밍 에러를 검출한다. 이와 같이, 심벌 타이밍 톤의 제로 크로싱을 감지하고 이를 통해 타이밍 에러를 검출하는 어떠한 형태의 제로 크로싱 에러 추정기(미도시)라도 제2 타이밍 에러 검출부(346)로 사용될 수 있다.

본 발명의 다른 실시예에 의하면, 제2 타이밍 에러 검출부(346)는 제2 후 처리부(344)에서 후 처리된 결과로부터 직접적으로 각 주파수 성분들을 추출할 수 있는 이산 푸리에 변환(DFT) 방식을 사용하여 타이밍 에러를 검출할 수 있다.

한편, 도 2에 도시된 위상 동기 루프(PLL)(214)는 타이밍 복원 장치(212)의 리샘플러(300)로부터 출력단자 OUT2를 통해 출력되는 디지탈 신호에 포함된 잔류 위상을 보정하고, 보정된 결과를 출력단자 OUT1을 통해 예를 들면 채널 등화부(108)로 출력한다. 여기서, 위상 동기 루프(214)는 도 2에 도시된 반송파 보상부(210)가 FLL 또는 CFLL로 구현될 경우 마련되지만, 반송파 복원부(210)가 FLL이나 CFLL 대신에 FPLL로 구현될 경우, 도 2에 도시된 방송 신호 복조 장치(202)는 PLL(214)을 마련하지 않는다.

한편, 도 1에 도시된 디지탈 방송 수신기는 DC 제거 및 정합 필터링부(113)를 더 마련할 수 있다. 여기서, DC 제거 및 정합 필터링부(113)는 도 2에 도시된 방송 신호 복조 장치(202)로부터 출력되는 신호의 직류 성분을 제거하고, 직류 성분이 제거된 결과를 정합 필터링한 후 채널 등화부(108)로 출력한다. 도 2에 도시된 방송 신호 복조 장치(202)로부터 출력되는 신호가 채널 등화부(108)로 입력된 후에 처리되는 과정은 도 1에 도시된 장치와 동일하다.

이하, 도 3에 도시된 루프 필터(360)의 본 발명에 의한 실시예들 각각의 구성 및 동작을 첨부한 도면들을 참조하여 다음과 같이 설명한다.

도 5는 도 3에 도시된 루프 필터(360)의 본 발명에 의한 바람직한 일 실시예의 블럭도로서, 제1 및 제2 승산부들(582 및 580), 제1 및 제2 가산부들(584 및 588) 및 지연부(586)로 구성된다.

제1 승산부(582)는 입력단자 IN3을 통해 타이밍 에러 선택부(306)로부터 입력한 타이밍 에러에 제1 제어 변수(Ki)를 승산하고, 승산된 결과를 제1 가산부(584)로 출력한다. 제2 승산부(580)는 타이밍 에러 선택부(306)로부터 입력단자 IN3을 통해 입력한 타이밍 에러에 제2 제어 변수(Kp)를 승산하고, 승산된 결과를 제2 가산부(588)로 출력한다.

제1 가산부(584)는 제1 승산부(582)에서 승산된 결과와 지연부(586)로부터 입력한 지연값을 가산하고, 가산된 결과를 지연부(586)로 출력한다. 지연부(586)는 제1 가산부(584)에서 가산된 결과를 지연하고, 지연된 결과를 지연값으로서 제1 및 제2 가산부들(584 및 588)로 출력한다.

제2 가산부(588)는 지연부(586)에서 지연된 지연값과 제2 승산부(580)에서 승산된 결과를 가산하고, 가산된 결과를 저대역 성분으로서 NCO(362)로 출력단자 OUT3을 통해 출력한다.

도 6은 도 3에 도시된 루프 필터(360)의 본 발명에 의한 다른 실시예의 블럭도로서, 제1 승산부(600), 제1 가산부(602) 및 지연부(604)로 구성된다.

도 6에 도시된 제1 승산부(600)는 입력단자 IN4를 통해 타이밍 에러 선택부(306)로부터 입력한 타이밍 에러에 제1 제어 변수(Ki)를 승산하고, 승산된 결과를 제1 가산부(602)로 출력한다. 제1 가산부(602)는 제1 승산부(600)에서 승산된 결과와 지연부(604)에서 지연된 결과인 저대역 성분을 가산하고, 가산된 결과를 지연부(604)로 출력한다. 지연부(604)는 제1 가산부(602)에서 가산된 결과를 지연하고, 지연된 결과를 저대역 성분으로서 제1 가산부(602)로 출력하는 한편, 출력단자 OUT4를 통해 NCO(362)로도 출력한다.

전술한 제1 및 제2 제어 변수들(Ki 및 Kp)중 적어도 하나는 타이밍 에러의 획득(acqusition)과 추적(tracking) 동작에 따라 달리 설정될 수 있다. 획득 동작 시에는 빠른 샘플링 주파수 복원이 용이하도록 제1 및 제2 제어 변수들(Ki 및 Kp)중 적어도 하나를 조정하고, 추적 동작시에는 잡음에 의한 영향을 최소화하여 정밀한 추적이 가능하도록 제1 및 제2 제어 변수들(Ki 및 Kp)중 적어도 하나를 조정할 수 있다.

도 7은 도 3에 도시된 루프 필터(360)의 본 발명에 의한 또 다른 실시예의 블럭도로서, 평균기(700)로 구성된다.

평균기(700)는 타이밍 에러 선택부(306)로부터 입력단자 IN5를 통해 입력한 타이밍 에러의 평균을 산출하고, 산출된 결과를 저대역 성분으로서 출력단자 OUT5를 통해 NCO(362)로 출력한다.

타이밍 에러 선택부(306)에서 선택된 타이밍 에러를 검출한 제1 또는 제2 타이밍 에러 검출부(326 또는 346)가 제로 크로싱 방식에 의해 타이밍 에러를 검출할 경우, 루프 필터(360)는 도 5에 도시된 바와 같이 구현되어 심벌 타이밍의 주파수 성분 뿐만 아니라 타이밍 오프셋까지 보정할 수 있다. 그러나, 타이밍 에러 선택부(306)에서 선택된 타이밍 에러를 검출한 제1 또는 제2 타이밍 에러 검출부(326 또는 346)가 DFT 방식으로 타이밍 에러를 검출할 경우, 루프 필터(360)의 실시예들을 도 6 또는 도 7에 도시된 바와 같이 구현될 수 있다. 결국, 타이밍 에러 검출부(326 또는 346)에서 타이밍 에러를 검출하는 방식에 따라, 루프 필터(360)는 제1 및 제2 제어 변수들(Ki 및 Kp)을 조정하거나 제1 제어 변수((Ki)만을 조정할 수 있다.

도 3에 도시된 제1 타이밍 에러 발생부(302)와 제2 타이밍 에러 발생부(304) 의 동작들중 일부는 서로 상당 부분 동일하다. 따라서, 제1 및 제2 타이밍 에러 발생부들(302 및 304)에서 동일한 동작들을 수행하는 하드웨어는 제1 및 제2 타이밍 에러 발생부들(302 및 304)에 각각 마련되는 대신에 하나만 마련되어 서로간에 공유될 수 있다.

예를 들면, 4 제곱 연산부(322)의 연산 동작과 공액 제곱부(342)의 연산 동작에서 일부 연산은 공유할 수 있어 하드웨어적인 부담을 줄일 수 있고, 다른 많은 부분들은 각자 자신만의 하드웨어를 갖지 않고도 도 3에 도시된 타이밍 복원 장치를 구현할 수 있다. 예를 들어, 제1 및 제2 전 처리부들(320 및 340) 각각으로부터 출력되는 신호가 a+jb(여기서, a는 실수 성분이고, b는 허수 성분이다.)인 경우, 4 제곱 연산부(322)에서 연산되는 a²과 b²은 공액 제곱부(342)에서도 연산되므로, a²과 b²을 구하는 하드웨어 부분은 4 제곱 연산부(322)와 공액 제곱부(342)가 공유할 수 있다.

데이타 통신 시스템은 전형적으로 송신단, 수신단 및 송/수신단간의 전송 경로로 구성된다. 본 발명은 여러 가지 통신 시스템에 적용될 수 있지만, 본 발명에서는 HDTV 지상파 전송 방식에 맞추어 설명하였다. 이것은 통신 시스템의 한 례일뿐 다른 여러 통신 분야에 적용될 수 있다.

한편, 본 발명에서 사용되는 용어(terminology)들은 본 발명에서의 기능을 고려하여 정의 내려진 용어들로서 이는 당분야에 종사하는 기술자의 의도 또는 관례등에 따라 달라질 수 있으므로 그 정의는 본 발명의 전반에 걸친 내용을 토대로 내려져야 할 것이다.

본 발명은 상술한 실시예에 한정되지 않으며, 첨부된 청구범위에서 알 수 있는 바와 같이 본 발명이 속한 기술 분야의 통상의 지식을 가진 자에 의해 변형이 가능하고 이러한 변형은 본 발명의 범위에 속한다.

이상에서 설명한 바와 같이, 본 발명에 의한 디지탈 방송 수신기의 타이밍 복원 장치 및 방법은 다수개의 방식 예를 들면 4 제곱과 공액 제곱 연산에 의해 타이밍 에러들을 검출하고, 검출한 타이밍 에러들이 동일할 때만 이를 이용하여 심벌 타이밍을 복원하므로, 채널의 왜곡에 의해 열화된 신호가 특정 타이밍 에러 발생부(302 또는 304)에 적합하지 않은 경우에도 다른 타이밍 에러 발생부(304 또는 302)에서 검출된 타이밍 에러를 통해 이를 판단하여 안정적이고 견고하게 전체적인 심벌 타이밍을 복원할 수 있어 심벌 타이밍 복원 능력을 극대화시킬 수 있으며, 제1 타이밍 에러 발생부(302)와 제2 타이밍 에러 발생부(304)에서 공통되는 동작은 공통적인 하드웨어를 공유하여 수행될 수 있으므로 하드웨어적인 부담도 줄일 수 있는 효과를 갖는다.

Claims (22)

1. 반송파의 오프셋이 보상된 디지탈 신호로부터 복수개의 타이밍 에러들을 검출하고, 검출된 타이밍 에러들을 출력하는 적어도 두 개의 타이밍 에러 발생부들;

   상기 검출된 타이밍 에러들을 비교 분석한 결과에 따라 상기 타이밍 에러들중 하나를 선택하여 출력하는 타이밍 에러 선택부; 및

   상기 디지탈 신호를 생성할 때 사용되는 샘플링 클럭을 상기 선택된 타이밍 에러의 저대역 성분에 비례하여 생성하는 샘플링 클럭 생성부를 구비하는 것을 특징으로 하는 타이밍 복원 장치.
2. 제1 항에 있어서, 상기 타이밍 에러 선택부는

   상기 검출된 타이밍 에러들이 동일할 때만, 상기 검출된 타이밍 에러들 중 하나를 상기 샘플링 클럭 생성부로 출력하는 것을 특징으로 하는 타이밍 복원 장치.
3. 제1 항에 있어서, 상기 타이밍 에러 발생부들은

   상기 디지탈 신호를 4 제곱 연산하고, 4 제곱 연산한 결과로부터 상기 타이밍 에러를 검출하는 제1 타이밍 에러 발생부; 및

   상기 디지탈 신호를 공액 곱셈하고, 공액 곱셈된 결과로부터 상기 타이밍 에러를 검출하는 제2 타이밍 에러 발생부를 구비하는 것을 특징으로 하는 타이밍 복 원 장치.
4. 제3 항에 있어서, 상기 제1 타이밍 에러 발생부는

   상기 디지탈 신호를 4 제곱 연산하는 4 제곱 연산부; 및

   상기 4 제곱 연산부에서 연산된 결과로부터 상기 타이밍 에러들 중 하나를 검출하고, 상기 검출된 타이밍 에러를 상기 타이밍 에러 선택부로 출력하는 제1 타이밍 에러 검출부를 구비하는 것을 특징으로 하는 타이밍 복원 장치.
5. 제3 항에 있어서, 상기 제2 타이밍 에러 발생부는

   상기 디지탈 신호를 공액 곱셈하는 공액 곱셈부; 및

   상기 공액 곱셈부에서 연산된 결과로부터 상기 타이밍 에러들 중 다른 하나를 검출하고, 상기 검출된 타이밍 에러를 상기 타이밍 에러 선택부로 출력하는 제2 타이밍 에러 검출부를 구비하는 것을 특징으로 하는 타이밍 복원 장치.
6. 제1 항에 있어서, 상기 반송파의 주파수 오프셋이 보상된 상기 디지탈 신호가 상기 적어도 두 개의 타이밍 에러 발생부들로 입력되는 것을 특징으로 하는 타이밍 복원 장치.
7. 제1 항에 있어서, 상기 반송파의 주파수 오프셋과 위상이 보상된 상기 디지탈 신호가 상기 적어도 두 개의 타이밍 에러 발생부들로 입력되는 것을 특징으로 하는 타이밍 복원 장치.
8. 제1 항에 있어서, 상기 타이밍 복원 장치는

   상기 디지탈 신호가 고정 주파수에 의해 샘플링되어 생성된 경우, 상기 샘플링 클럭으로 상기 디지탈 신호를 보정하여 출력하는 리샘플러를 더 구비하는 것을 특징으로 하는 타이밍 복원 장치.
9. 제8 항에 있어서, 상기 리샘플러로 입력되는 상기 디지탈 신호는

   방송 신호의 데이타 전송율의 4배 이상으로 오버 샘플링된 신호인 것을 특징으로 하는 타이밍 복원 장치.
10. 제8 항에 있어서, 상기 리샘플러로부터 출력되는 상기 보정된 결과의 잔류 위상은 보정되는 것을 특징으로 하는 것을 특징으로 하는 타이밍 복원 장치.
11. 제4 항에 있어서, 상기 4 제곱 연산부는

    상기 디지탈 신호의 절대값을 4 제곱 연산하는 것을 특징으로 하는 타이밍 복원 장치.
12. 제4 항에 있어서, 상기 제1 타이밍 에러 발생부는

    상기 디지탈 신호를 전처리하고, 전처리된 결과를 출력하는 제1 전처리부를 더 구비하고,

    상기 4 제곱 연산부는 상기 제1 전 처리부에서 전처리된 결과를 4 제곱 연산하는 것을 특징으로 하는 타이밍 복원 장치.
13. 제4 항에 있어서, 상기 제1 타이밍 에러 발생부는

    상기 4 제곱 연산부에서 연산된 결과를 필터링하고, 필터링된 결과의 전력을 정규화하는 제1 후 처리부를 더 구비하고,

    상기 제1 타이밍 에러 검출부는 상기 제1 후 처리부의 출력으로부터 상기 타이밍 에러를 검출하는 것을 특징으로 하는 타이밍 복원 장치.
14. 제5 항에 있어서, 상기 제2 타이밍 에러 발생부는

    상기 디지탈 신호를 전처리하고, 전처리된 결과를 출력하는 제2 전처리부를 더 구비하고,

    상기 공액 곱셈부는 상기 제2 전 처리부에서 전처리된 결과를 공액 곱셈하는 것을 특징으로 하는 타이밍 복원 장치.
15. 제5 항에 있어서, 상기 제2 타이밍 에러 발생부는

    상기 공액 곱셈부에서 연산된 결과를 필터링하고, 필터링된 결과의 전력을 정규화하는 제2 후 처리부를 더 구비하고,

    상기 제2 타이밍 에러 검출부는 상기 제2 후 처리부의 출력으로부터 상기 타 이밍 에러를 검출하는 것을 특징으로 하는 타이밍 복원 장치.
16. 제4 항에 있어서, 상기 제1 타이밍 에러 검출부는

    상기 4 제곱 연산부에서 연산된 결과의 제로 크로싱을 감지하여 상기 타이밍 에러를 검출하는 것을 특징으로 하는 타이밍 복원 장치.
17. 제5 항에 있어서, 상기 제2 타이밍 에러 검출부는

    상기 공액 곱셈부에서 연산된 결과의 제로 크로싱을 감지하여 상기 타이밍 에러를 검출하는 것을 특징으로 하는 타이밍 복원 장치.
18. 제4 항에 있어서, 상기 제1 타이밍 에러 검출부는

    이산 푸리에 변환 방식을 사용하여 상기 4 제곱 연산부에서 연산된 결과로부터 상기 타이밍 에러를 검출하는 것을 특징으로 하는 타이밍 복원 장치.
19. 제5 항에 있어서, 상기 제2 타이밍 에러 검출부는

    이산 푸리에 변환 방식을 사용하여 상기 공액 곱셈부에서 연산된 결과로부터 상기 타이밍 에러를 검출하는 것을 특징으로 하는 타이밍 복원 장치.
20. 제1 항에 있어서, 상기 샘플링 클럭 생성부는

    상기 선택된 타이밍 에러의 저대역 성분을 검출하는 루프 필터; 및

    상기 루프 필터에서 검출된 상기 저대역 성분에 따라 상기 샘플링 클럭을 생성하는 NCO를 구비하는 것을 특징으로 하는 타이밍 복원 장치.
21. 반송파의 오프셋이 보상된 디지탈 신호로부터 복수개의 타이밍 에러들을 검출하는 단계;

    상기 검출된 타이밍 에러들을 비교 분석한 결과에 따라 상기 타이밍 에러들중 하나를 선택하는 단계; 및

    상기 디지탈 신호를 생성할 때 사용되는 샘플링 클럭을 상기 선택된 타이밍 에러의 저대역 성분에 비례하여 생성하는 단계를 구비하는 것을 특징으로 하는 타이밍 복원 방법.
22. 제21 항에 있어서, 상기 선택하는 단계는

    상기 검출된 타이밍 에러들이 동일한가를 판단하는 단계;

    상기 검출된 타이밍 에러들이 동일하다고 판단되면, 상기 검출된 타이밍 에러들중 하나를 선택하는 단계를 구비하는 것을 특징으로 하는 타이밍 복원 방법.

Images