KR20010049730A - 기호 데이타스트림 처리 장치 및 그 방법 - Google Patents

기호 데이타스트림 처리 장치 및 그 방법 Download PDF

Info

Publication number
KR20010049730A
KR20010049730A KR1020000038642A KR20000038642A KR20010049730A KR 20010049730 A KR20010049730 A KR 20010049730A KR 1020000038642 A KR1020000038642 A KR 1020000038642A KR 20000038642 A KR20000038642 A KR 20000038642A KR 20010049730 A KR20010049730 A KR 20010049730A
Authority
KR
South Korea
Prior art keywords
data
signal
segment
symbol timing
oscillator
Prior art date
Application number
KR1020000038642A
Other languages
English (en)
Other versions
KR100639633B1 (ko
Inventor
뷰렛아론릴
화이트데이비드글렌
Original Assignee
데니스 에이치. 얼백
톰슨 라이센싱 소시에떼 아노님
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 데니스 에이치. 얼백, 톰슨 라이센싱 소시에떼 아노님 filed Critical 데니스 에이치. 얼백
Publication of KR20010049730A publication Critical patent/KR20010049730A/ko
Application granted granted Critical
Publication of KR100639633B1 publication Critical patent/KR100639633B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H03L7/102—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H03L7/102—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator
    • H03L7/103—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator the additional signal being a digital signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06—Demodulator circuits; Receiver circuits
    • H04L27/066—Carrier recovery circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03592—Adaptation methods
    • H04L2025/03598—Algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03592—Adaptation methods
    • H04L2025/03726—Switching between algorithms
    • H04L2025/03732—Switching between algorithms according to the convergence state
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/0036—Correction of carrier offset using a recovered symbol clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/0038—Correction of carrier offset using an equaliser
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0083—Signalling arrangements
    • H04L2027/0087—Out-of-band signals, (e.g. pilots)

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Television Systems (AREA)

Abstract

지상 방송 고화질 텔레비젼 정보를 포함하는 VSB 변조 신호를 처리하는 수신기는 디지탈 데이타스트림을 발생하는 입력 아날로그-디지탈 변환기(19)를 포함한다. 기호 타이밍 복구 및 세그먼트 동기 복구 네트워크(24)는 디지탈 변환기(19)용으로 적당한 타이밍 샘플링 클럭을 발생한다. 기호 타이밍 복구는 세그먼트 동기 복구 발생기(328)으로부터의 출력에 응답하고, 적응 채널 이퀄라이저(34)로부터의 등화 신호에 응답하는 위상 검출기(310)를 포함한다. 제어 오실레이터(336)는 디지탈 변환기용 샘플링 클럭을 발생한다. 제어 네트워크(340, 344, 348)는 기호 타이밍 포착을 증가시키기 위하여 목표한 선형 동작을 유지하도록 오실레이터의 주파수 범위를 편이한다.

Description

기호 데이타스트림 처리 장치 및 그 방법{CONTROLLED OSCILLATOR IN A DIGITAL SYMBOL TIMING RECOVERY NETWORK}
본 발명은 디지탈 기호 타이밍 복구 네트워크에 관한 것이다.
일반적으로 기호 형태로 디지탈 정보를 전달하는 변조 신호로부터의 데이타 복구는 수신기에서 3가지 기능 즉, 기호 동기용 타이밍 복구 기능과, 캐리어 복구(베이스밴드에 대한 주파수 복조) 기능과, 채널 등화 기능을 필요로 한다. 타이밍 복구는 수신기 클럭(타임베이스)이 송신기 클럭에 동기화되는 프로세스이다. 이러한 타이밍 복구 프로세스에 의해 수신 신호는 수신된 기호값의 결정 지시 처리에 관련된 슬라이싱 에러(slicing error)를 감소시키기 위해 때를 맞춰 최적점에서 샘플링 될 수 있다. 캐리어 복구는 주파수가 저부 중간 주파수 패스밴드(예를 들면, 베이스밴드 근처)에서 주파수 다운(down) 변환된 후, 수신된 RF 신호가 변조 베이스밴드 정보의 복구를 허용하도록 베이스밴드에 주파수 편이된 프로세스이다. 적응 채널 등화는 신호 전송 채널의 상태 변경 및 외란을 보상하는 프로세스이다. 전형적으로, 이 프로세스는 필터를 사용해서 전송 채널의 주파수 의존 시간 변형 특성으로 인한 진폭 및 위상 왜곡을 제거한다.
본 발명의 원리에 따르면, 디지탈 신호처리 장치에서 기호 타이밍 복구 네트워크는 신호 샘플링 클럭을 공급하기 위한 제어 오실레이터를 포함한다. 주어진 주파수 범위 내에서 오실레이터 주파수를 제어하는 이외에도, 오실레이터 주파수 범위는 기호 타이밍 포착을 향상시키기 위해 목표한 선형 동작을 유지하도록 제어가능하게 편이된다.
도 1은 본 발명의 원리에 따른 타이밍 복구 장치를 포함하는 고화질 텔레비젼(HDTV:high definition television) 수신기 일부의 블럭도.
도 2는 미합중국의 그랜드 얼라이언스 HDTV 지상 방송 시스템에 따른 VSB 변조 신호용 데이타 프레임 포맷도.
도 3은 도 1의 세그먼트 동기 검출기 및 기호 클럭 타이밍 복구 네트워크의 상세도.
도 4는 도 3의 네트워크 동작을 이해하는데 도움이 되는 신호 파형도.
〈도면의 주요 부분에 대한 부호 설명〉
14 : RF 튜너
16 : 중간 주파수 프로세서
19 : ADC
22 : 디지탈 복조기 및 캐리어 복구 네트워크
24 : 세그먼트 동기 및 기호 클럭 복구 네트워크
28 : 필드 동기 검출기
30 : NTSC 공동 채널 간섭 검출기
34 : 적응 채널 이퀄라이저
36 : 위상 트랙킹 루프
40 : 트렐리스 디코더
42 : 데이타 디인터리버
44 : 리드 솔로몬 디코더
46 : 디스크램블러
50 : 오디오, 비디오 및 디스플레이 프로세서
이하, 첨부 도면을 참조하면서 본 발명의 실시예에 대해 설명한다.
도 1에서, 지상 방송 아날로그 입력 HDTV 신호는 무선 주파수(RF) 튜닝 회로를 포함하는 입력 네트워크(14) 및 IF 패스밴드 출력 신호를 발생하는 이중 변환 튜너를 포함하는 중간 주파수(IF) 프로세서(16) 및 적당한 자동 이득 제어(AGC) 회로에 의해 처리된다. 본 실시예에서, 수신된 신호는 그랜드 얼라이언스에 의해 제안되고 미합중국에서 사용하기 위해 채택된 캐리어 억압 다중 레벨 8 VSB 변조 신호(carrier suppressed multi-level 8-VSB modulated signal)이다. 이러한 VSB(vestigial sideband) 신호는 단지 한 축이 수신기에 의해 복구될 양자화된 데이타를 포함하는 일차원 데이타 기호 배열로 표시된다. 도면을 간단화하기 위해, 도시된 기능 블럭을 클럭하는 신호들은 도시되어 있지 않다.
1994년 4월 14일에 제출된 그랜드 얼라이언스 HDTV 시스템 명세서에서 설명한 바와 같이, VSB 전송 시스템은 도 2에 도시한 바와 같이 규정된 데이타 프레임 포맷을 가진 데이타를 전달한다. 억압된 캐리어 주파수에서의 파일럿 소 신호(pilot signal)는 전송된 신호에 추가되어, VSB 수신기에서 캐리어 로크(carrier lock)를 달성하는데 도움이 된다. 도 2와 관련해서, 각 데이타 프레임은 2개의 필드를 포함하고, 각 필드는 832개 다중 레벨 기호의 313개 세그먼트를 포함한다. 각 필드의 제1 세그먼트는 필드 동기 세그먼트라 칭해지고, 나머지 312개 세그먼트는 데이타 세그먼트라 칭해진다. 전형적으로, 데이타 세그먼트는 MPEG 호환가능한 데이타 패킷을 포함한다. 각 데이타 세그먼트는 828개 데이타 기호가 잇따르는 4개의 기호 세그먼트 동기 성분을 포함한다. 각 필드 세그먼트는 선정된 511개 기호 의사 난수(PN : pseudorandom number) 시퀀스 및 3개의 선정된 63개 기호 PN 시퀀스를 포함하는 필드 동기 성분이 잇따르는 4개의 기호 세그먼트 동기 성분을 포함하고, 3개의 선정된 63개 기호 PN 시퀀스 중 중간 시퀀스는 연속하는 필드에서 반전된다. VSB 모드 제어 신호(VSB 기호 배열 크기를 정함)는 최종 63개 PN 시퀀스 다음에 이어지고, 최종 63개 PN 시퀀스 다음에는 96개 예비 기호 및 이전 필드로부터 복사된 12개 기호가 잇따른다.
도 1에서, 중간 주파수 프로세서(16)으로부터의 패스밴드 IF 출력 신호는 아날로그-디지탈 변환기(ADC : 19)에 의해 디지탈 기호 데이타스트림으로 변환된다. ADC(19)로부터의 출력 디지탈 데이타스트림은 복조기/캐리어 복구 네트워크(22)에 의해 베이스밴드에서 복조된다. 이것은 수신된 VSB 데이타스트림에서 소 참조 파일롯 캐리어에 응답하여 위상 동기 루프(phase locked loop)에 의해 행해진다. 복조기/캐리어 복구 네트워크(22)는 출력 I 위상 복조 기호 데이타 스트림을 발생한다. 복조기/캐리어 복구 네트워크(22)는 그랜드 얼라이언스 시스템 명세서에서 설명된 형태 또는 1998년 8월 26일자로 출원된 T.J. 왕(T.J. Wang)의 계류중인 US 특허 출원 번호 제09/140,257호에 설명된 형태의 복조기가 포함될 수 있다.
ADC(19)는 본 발명에 따른 세그먼트 동기 발생기 및 기호 클럭 복구 네트워크(24)에 관련된다. 네트워크(24)는 수신된 랜덤 데이타로부터 각 데이타 프레임의 반복 데이타 세그먼트 동기 성분을 복구한다. 세그먼트 동기는 아날로그 디지탈 변환기(19)에 의해 샘플링되는 데이타스트림 기호를 제어하는데 사용된 예를 들면, 10.76 Msymbols/sec의 적당한 위상 클럭을 재발생시키는데 사용된다. 이후 도 3 및 도 4와 관련하여 설명되는 바와 같이, 네트워크(24)는 4개의 기호 상관 기준 패턴 및 관련된 기호 데이타 상관기를 사용하여 세그먼트 동기를 검출한다.
필드 동기 검출기(28)는 모두 수신된 데이타 세그먼트를 수신기의 메모리에 저장된 이상 필드 기준 신호(ideal field reference signal)와 비교함으로써 데이타 필드 동기 성분을 검출한다. 필드 동기화에 추가하여, 필드 동기 신호는 적응 채널 이퀄라이저(34)에 트레이닝 신호(training signal)를 공급한다. NTSC 공동-채널 간섭 검출 및 제거는 NTSC 공동-채널 간섭 검출기(30)에 의해 실행된다. 나중에, 신호는 블라인드(blind) 및 순차 결정 지시 모드로 동작하는 채널 이퀄라이저(34)에 의해 적합하게 등화된다. 이퀄라이저(34)는 그랜드 얼라이언스 HDTV 시스템 명세서 및 1995년 8월자 더블류. 브레틀 등(W. Bretl et al.)의 "그랜드 얼라이언스 디지탈 텔레비젼 수신기용 VSB 모뎀 서브시스템 디자인(VSB Modem Subsystem Design for Grand Alliance Digital Television Receivers)" IEEE Transactions on Consumer Electronics의 논문에 설명된 형태일 수 있다. 또, 이퀄라이저(34)는 시유 등(Shiue et al)의 계류중인 미합중국 특허 출원 제09/102,885호에 설명된 형태일 수 있다. 이퀄라이저(34)의 출력은 이후 설명되는 바와 같이 네트워크(24)의 동작을 돕는다.
이퀄라이저(34)는 채널 왜곡을 보정하지만, 위상 노이즈는 무작위적으로 기호 배열을 회전시킨다. 위상 트랙킹 루프(36)는 이퀄라이저(34)로부터의 출력 신호에서 잔류 위상 및 게인 노이즈(gain noise)를 제거하고, 파일럿 신호에 응답하여 선행하는 캐리어 복구 네트워크에 의해 제거되지 않는 위상 노이즈를 포함한다. 그 다음, 위상 보정 신호는 잘 알려진 절차를 사용하는 트렐리스 디코더(40)에 의해 트렐리스(trellis) 디코드되고, 데이타 디인터리버(42)에 의해 디인터리브되며(de-interleave) 리드-솔로몬 디코더(44)에 의해 보정된 리드-솔로몬 에러(Reed-Solomon error) 및 디스크램블러(46)에 의해 디스크램블된다. 나중에, 디코드된 데이타스트림은 오디오, 비디오 및 디스플레이 프로세서(50)에 의한 오디오, 비디오 및 디스플레이의 처리에 영향을 받는다. 본 발명에 따라 수정된 바와 같이, 타이밍 복구 네트워크(24)를 제외한 도1의 기능 블럭은 1994년 4월 4일의 그랜드 얼라이언스 HDTV 시스템 명세서 및 상기 브레틀 등의 논문에서 설명된 형태의 회로가 사용될 수 있다.
디지탈 복조기 및 캐리어 복구 네트워크(22)에서의 복조는 공지된 기술을 사용하여 캐리어 복구를 달성하도록 자동 위상 제어(APC : automatic phase control) 루프에 의해 실행된다. 위상 동기 루프는 초기 포착용 기준로서 파일럿 성분 및 위상 포착용 정상 위상 검출기를 사용한다. 파일럿 신호는 수신된 데이타스트림에 삽입되고, 랜덤 노이즈형 패턴을 나타내는 데이타를 포함한다. 랜덤 데이타는 본질적으로 복조기 APC 루프의 필터링 작용에 의해 무시된다. ADC(19)에 입력되는 10.76 Msymbols/sec 입력 신호는 5.38 MHz에서의 VSB 주파수 스펙트럼의 중앙 및 2.69 MHz에 위치한 파일롯 성분을 갖는 근접 베이스밴드 신호이다. 네트워크(22)로부터 복조된 데이타스트림에서, 파일롯 성분은 DC로 주파수 다운 편이된다. 복조된 데이타스트림은 도 3의 도면에서 상세히 도시한 바와 같이 세그먼트 동기 및 기호 클럭 타이밍 복구 네트워크(24)에 인가된다. 반복적인 데이타 세그먼트 동기 펄스가 수신된 데이타스트림의 랜덤 데이타 패턴으로부터 복구될 때, 세그먼트 동기를 사용하여 아날로그-디지탈 변환기(19)의 샘플링 동작을 제어하는 클럭을 샘플링하는 적당한 위상 기호 레이트를 발생시킴으로써 상응하는 기호 타이밍을 달성한다.
도 4는 그랜드 얼라이언스 HDTV 명세서에 따라 8-VSB 변조된 지상 방송 신호에 대해 관련된 세그먼트 동기를 갖는 8개 레벨(-7 에서 +7) 데이타 세그먼트의 일부를 도시한다. 세그먼트 동기는 각 데이타 세그먼트의 시작 부분에서 발생하고 4개의 기호 간격을 점유한다. 세그먼트 동기는 +5에서 -5까지인 세그먼트 동기 펄스의 진폭 레벨에 대응하여 패턴 1, -1, -1, 1로 정해진다.
4개의 기호 세그먼트 동기는 832개 기호마다 발생하지만, 데이타가 랜덤 노이즈형 특징을 가지기 때문에 복조된 VSB 디지탈 데이타스트림에 배치하기 어렵다. 이들 조건하에서 세그먼트 동기를 복구시키기 위해, 복조된 I 채널 데이타스트림은 데이타 보상기의 한 입력에 인가되고, 1, -1, -1, 1 특징을 갖는 기준 패턴은 복조된 데이타와 비교하여 상기의 기준 입력에 인가된다. 상관기는 832개 기호마다 기준 패턴과 일치하는 보강을 발생한다. 보강된 데이타 사건은 상관기에 결합된 누적기에 의해 누적된다. 간섭하는 랜덤(비보강) 상관은 보강된 상관 세그먼트 동기 성분에 비례하여 사라진다. 이 절차는 잘 공지되어 있다. 이 방법으로 세그먼트 동기 데이타를 복구하는 네트워크는, 예를 들면 상기 그랜드 얼라이언스 HDTV 명세서 및 브레틀 등의 논문에 공지되어 있다.
도 3은 세그먼트 동기 및 타이밍 복구 네트워크(24)의 상세도이다. 네트워크(22)로부터의 출력 데이타스트림은 위상 검출기(310)의 한 신호 입력 및 스위치(318)에 인가된다. 스위치(318)는 세그먼트 동기 복구 경로에서 네트워크(22)로부터의 출력 신호 또는 이퀄라이저(34)로부터의 출력 신호 중 하나를 832개 기호 상관기(320)로 전달하도록 프로그래밍될 수 있다. 위상 검출기(310)의 다른 신호 입력은 상관기(320)를 포함하는 세그먼트 동기 복구 경로에서 세그먼트 동기 발생기(328)로부터의 출력 신호를 수신한다. 상관 기준 패턴 발생기(330)는 상관기(320)의 기준 입력 및 세그먼트 통합기 및 누적기(324)에 결합한다. 기준 패턴 발생기(330)는 1, -1, -1, 1 세그먼트 동기 기준 패턴(도 4 참조)을 제공한다.
상관기(320)로부터의 출력은 세그먼트 통합기 및 누적기(324)에 의해 통합되어 누적된다. 세그먼트 동기 발생기(328)는 선정된 임계를 갖는 비교기를 포함하고, 세그먼트 동기 인터벌에 대응하는 데이타스트림으로 적당한 시간에서 세그먼트 동기 성분을 발생시킴으로써 세그먼트 통합기 및 누적기(324)의 출력에 응답한다. 이것은 보강된 데이타 이벤트(세그먼트 동기 상황)의 누적이 선정된 임계를 초과할 때 발생한다. 세그먼트 동기 성분의 발생은 신호가 포착됨을 의미한다. 이 사건은 발생기(328) 레지스터에 저장된 데이타에 의해 표시된다. 이 레지스터는 상기한 바와 같이 신호 포착이 발생하는지 어떤지를 결정하기 위해 제어기(344)에 의해 모니터된다.
위상 검출기(310)는 타이밍 복구 기능을 수행한다. 위상 검출기(310)는 발생기(328)에 의해 발생된 세그먼트 동기의 위상을 네트워크(22)로부터 복조된 데이타스트림에 나타나는 세그먼트 동기의 위상과 비교하고, 기호 타이밍 에러를 표시하는 출력 위상 에러 신호를 발생한다. 이 에러 신호는 10.76 MHz 전압 제어 수정 오실레이터(VCXO : voltage controlled crystal oscillator ; 336)을 제어하는데 적합한 신호를 발생하기 위해 자동 위상 제어(APC : automatic phase control) 필터(334)에 의해 저역 통과 필터된다. 오실레이터(336)은 ADC(19)용으로 10.76 MHz 기호 샘플링 클럭을 발생한다. 이 샘플링 클럭은 위상 에러 신호가 APC 작용에 의해 실제로 제로가 될 때, 적당한 타이밍을 나타내어, 기호 타이밍(클럭) 복구가 완벽해짐을 표시한다. 또, 발생기(328)에 의해 발생된 세그먼트 동기는 다른 디코더 회로 및 자동 이득 제어(AGC : automatic gain control) 회로(도시하지 않음)에 인가된다. 필터(334)의 출력은 검출기(340)의 입력에 인가된다. 신호 동기(포착)이 달성되는지 여부를 표시하는 동기 발생기(328)의 출력(331)은 마이크로콘트롤러(344)의 입력에 인가된다.
스위치(318)은 선택적이지만 동기 복구 경로에서 복조기(22)의 출력 또는 이퀄라이저(34)의 출력 중 하나가 상관기(320)에 전달되도록 프로그래밍될 수 있다. 상기 바람직한 실시예에서, 스위치(318)는 적응 이퀄라이저(34)의 출력을 상관기(320)에 연속적으로 결합시키도록 프로그래밍된다. 다른 동작 필요 조건을 갖는 다른 시스템에서, 예를 들면 스위치(318)는 시스템이 먼저 작동되거나 시스템이 리셋될 때 복조기(322)의 출력을 상관기(320)에 초기에 결합시키고, 선정된 시간 간격 후에 이퀄라이저(34)의 출력을 상관기(320)에 순차로 결합시키도록 프로그램될 수 있다.
도 3의 양호한 실시예에서, 먼저 시스템이 먼저 작동되거나 시스템이 리셋될 때, VCO(336)은 선정된 안정 주파수에서 동작되도록 설정된다. 이 실시예에서, 이 주파수는 선정된 주파수 범위 내에서 극단(최대 또는 최소)의 주파수 값들 중 하나에 대응한다. 이 초기 주파수는 이퀄라이저(34)가 목표한 타이밍 주파수에 아주 가까운 초기 주파수가 아닌 한 초기 주파수를 사용함으로써 블라인드 동작 모드에서 더 빨리 집중됨이 관찰되기 때문에 목표한 기호 타이밍 주파수 또는 다수 기호 타이밍 주파수로부터 현저하게 오프셋된다. 이퀄라이저 출력이 스위치(318)를 통해 상관기(320)에 결합되면서, 이퀄라이저(34)는 리셋되고 예를 들면, 50 밀리세컨드의 선정된(프로그램된) 시간 동안에 집중되도록 허용된다. 이 간격은 충분히 안정된 동작을 나타내도록 이퀄라이저가 필요하는 시간에 대응하도록 선택된다. 이 간격은 특별한 시스템의 필요 조건에 따라 경험적으로 결정될 수 있다. 이 때, 이퀄라이저 동작이 안정될 때, 네트워크(320, 324, 328 및 310)를 포함하는 위상 제어 네트워크는 리셋되고, 필터(334)를 통해 오실레이터(336)의 동작을 제어하고, 오실레이터(336)의 입력 전압(349)의 제어가 가능하게 된다. 오실레이터(336)는 상기 초기(리셋) 선정된 주파수 조건으로 동작된다.
설명된 제어 메카니즘은 이 입력 데이타가 이퀄라이저(34)에 의해 감소 또는 제거된 다수 경로 이미지와 같은 채널 손상을 갖기 때문에, 타이밍 복구 네트워크의 성능을 개선시킨다. 특히, 이 타이밍 제어 메카니즘은 강한 다중 경로 조건하에서 신호를 포착하여 보유하도록 네트워크 능력을 개선시킨다. 강한 다중 경로와 같은 종래의 조건과는 다른 조건의 존재로 세그먼트 동기를 복구시키는 개시된 구성의 능력은 기호 타이밍 복구 프로세스의 속도 및 정확도를 향상시킨다.
신호 포착이 시작될 때, 적응 이퀄라이저(34)는 예를 들면 상수 계수 알고리즘(CMA : constant modulus algorithm)과 같은 공지된 블라인드 등화 알고리즘을 사용하는 블라인드 모드에서 동작한다. 약간의 시간 예를 들면 50 ms가 경과한 후, 이퀄라이저 출력은 오실레이터(336)로부터 적합한 샘플링 클럭을 발생시키기 위해 세그먼트 동기 및 타이밍 복구 프로세스를 돕기에 충분할 것이라고 여겨진다. ADC(19)용 기호 타이밍 및 적절한 샘플링 클럭이 설정된 후, 네트워크(24)는, 예를 들면 강한 다중 경로 신호 조건하에서 트랙킹 성능을 향상시키기 위해 이퀄라이저(34)로부터 등화된 출력 신호를 계속 수신한다. 이 때, 이퀄라이저(34)는 전형적으로 안정 상태 결정 지시 모드에서 동작한다.
도 3의 배치 특징에 따라, 전압 레벨 시프터(348)로부터의 DC 제어 전압(349)는 오실레이터(336)의 동작 주파수 범위를 편이하는데 사용된다. 이것은 검출기(340), 마이크로콘트롤러(344) 및 전압 레벨 시프터(348)를 포함하는 네트워크에 의해 달성된다. 이 네트워크는 후술한 바와 같이 기호 포착 성능 및 주파수 포착 범위를 향상시킨다. 검출기(340)는 본질적으로 필터(334)의 출력에서 선정된 DC 레벨을 탐지함으로써 오실레이터(336)의 안정 상태 동작 조건을 검출한다. 동기 발생기(328)는 신호 포착이 달성됨을 표시하는 출력 신호(331)을 공급한다. 마이크로콘트롤러(344)는 검출기(340)으로부터의 출력 신호 및 동기 발생기(328)로부터의 출력 신호(331)에 응답해서 레벨 시프터(348)로 하여금 정상 상태 동작 주파수가 달성될 때까지 오실레이터(336)로 동작 주파수 범위를 편이시키도록 제어 전압(349)를 발생하게 한다. 신호 포착 프로세스는 매시 오실레이터 동작 주파수 범위가 편이된 후 매번 반복된다. 반복하는 신호 포착 프로세스는 후술하는 바와 같이 선정된 초기 주파수에서 동작하도록 네트워크 소자를 리셋하고 VCO(336)을 설정하는 것을 포함한다.
오실레이터(336)로 사용되는 전압 제어 수정 오실레이터(VCXOs : voltage controlled crystal oscillators)는 오실레이터가 제어 전압 대 출력 주파수 전송 기능, 또는 응답 곡선에서 알맞은 선형성으로 동작할 수 있는 제한된 주파수 범위를 갖는다. 이 선형 주파수 동작 범위를 증가시키기 위해, 신호 포착이 제공된 시간 내에서 달성되지 않을 경우, 전압 레벨 시프터(348)로부터의 DC 제어 전압(349)는 오실레이터 전송 기능을 목표한 선형 특징을 변경시키지 않는 다른 주파수 범위로 편이시킨다. 주파수 범위 편이 능력은 더 확실한 기호 타이밍 포착을 발생시키기 위해 정확한 정상 상태 주파수에 관련된 오실레이터 안정 상태 동작 전압을 조정한다.
검출기(340), 마이크로콘트롤러(344) 및 전압 레벨 시프터(348)의 구성에 의하여 예를 들면, 이들 소자가 없는 종래의 구성에서 가능한 것보다 넓은 주파수 범위 상에서 기호 타이밍이 포착되며, 오실레이터(336)는 필터(334)의 출력에 의해 제어된다. 종래 구성에서, 필터(334)의 출력에 응답하여 오실레이터(336)에 의해 발생된 주파수 범위가 수신된 기호의 실제 기호 주파수를 포함하지 않는 경우, 타이밍 루프는 동기(lock)되지 않고, ADC(19)에 의해 제공된 샘플링은 손상된다. 더구나, 오실레이터 주파수 대 제어 전압 응답의 선형성은 제어 전압이 평균값에서 벗어남에 따라 저하될 수 있다. 이 결과는 안정 상태 오실레이터 동작이 극대값(최대 또는 최소)에 가까운 (필터(334)로부터) 주파수 제어 전압을 요구할 때 타이밍 복구 네트워크의 포착 성능을 저하시킬 수 있다. 소자(340, 344 및 348)을 포함하는 네트워크는 다음과 같이 이들 성능 저하를 감소시키거나 제거한다.
마이크로콘트롤러(344)는 수신된 신호가 적절하게 포착됨을 검출기(340) 및 발생기(328)로부터의 제어 신호가 표시할 때 현행 동작 조건을 유지하지만, 신호 포착이 선정된 시간 내에서 발생하지 못할 때 전압 레벨 시프터(348)을 경유하여 오실레이터(336)의 주파수 범위를 위 또는 아래로 편이시킨다.
마이크로콘트롤러(344)의 동작이, 예를 들면 리셋되는 후에 초기화될 때, 마이크로콘트롤러(344)는 전압 레벨 시프터(348)로 하여금 오실레이터(336)의 파라메터 및 모든 시스템의 동작 파라메터에 따라 선정된 명목상 DC 전압을 출력하게 한다. 이 정상 제어 전압은 오실레이터(336)로 하여금 명목상 위치에서 제어 전압 대 출력 주파수 전달 함수를 중앙에 오게 한다. 그 다음, 기호 타이밍 복구는 설명된 바와 같이 소자(320, 324, 328 및 330)을 경유하여 시도된다. 실제 기호 타이밍 주파수가 오실레이터(336)의 현행 주파수 범위를 벗어나 복구가 실패한 경우, 마이크로콘트롤러(344)는 다른 제어 전압을 발생시키기 위해 전압 레벨 시프터(348)에 지시하여, 다른 주파수 범위가 오실레이터 제어 전압 대 주파수 응답에 의해 커버되도록 한다. 이 새로운 범위는 실제 기호 타이밍 주파수가 포함될 수 있다. 주파수 범위는 신호 포착이 선정된 "타임 아웃(time out)" 주기 내에서 달성되지 못할 경우 편이된다. 상기한 바와 같이, 마이크로콘트롤러(344)는 필터(334)의 출력 및 동기 발생기(328)의 레지스터를 모니터하여 신호 포착이 세그먼트 동기 간격과 일치하는 발생기(328)에 의해 복구된 동기에 의해 달성되는 경우를 결정한다. 신호 복구가 "타임 아웃" 주기 내에서 달성되지 않을 경우, 다른 오실레이터 주파수 범위는 상술한 바와 같이 선택되고, 신호 포착 프로세스는 반복된다. 선정된 시간 후 필터(334)의 출력은 오실레이터(336)가 정상 상태 동작 조건 내에 있음을 표시하고 제어 전압(331)은 세그먼트 동기가 복구됨을 표시한 경우, 주파수 범위는 편이될 수 없다.
대안의 실시예에서, 신호 포착 실패는 리드 솔로몬 디코더(44, 도 1)으로부터의 높은 에러 출력에 의해 표시될 수 있고, 마이크로콘트롤러(344)에 의해 모니터될 수 있다. 리드 솔로몬 에러 검출기가 신호에서 무시가능한 에러를 표시할 때 신호 포착은 표시될 수 있고, 오실레이터(336)의 동작은 변경없이 유지된다.
기호 타이밍이 특정 채널에서 먼저 포착될 때, 기호 타이밍 주파수는 알 수 없다. 비록 송신기 및 수신기 기호 주파수가 동일할지라도, 현저한 변형이 수신기에서 발생할 수 있다. 이 경우에, 각각의 포착 실패 후, 선정된 서치 명령 또는 알고리즘은 초기값보다 크거나 작게 사용되도록 다음 집중 제어 전압을 결정하기 위해 마이크로콘트롤러(344)에 의해 구현된다. 예를 들면, 간단한 경우에, 단지 2개의 제어 전압은 마이크로콘트롤러(344)로부터의 명령에 응답하여 레벨 시프터(348)에서 사용될 수 있다. 포착은 먼저 초기 또는 디폴트(default) 제어 전압을 사용하여 시도된다. 이 시도가 타이밍 로크를 달성하는데 실패한 경우, 제2 제어 전압 및 관련된 주파수 범위는 마이크로콘트롤러(344)로부터의 명령에 응답하여 사용될 수 있다. 더 복잡한 시스템에서, 3개 이상의 제어 전압 및 관련된 주파수 범위는 전압 레벨 시프터(348)에서 사용될 수 있다.
채널 신호가 우선 포착된 후, 검출기(340)은 필터(334)로부터의 정상 상태 전압 출력을 작은 선정된 동작 범위 내에서의 최적 전압을 표시하는 국부적으로 제공된 기준 전압과 비교한다. 마이크로콘트롤러(344)는 메모리 내에 저장되고, 오실레이터 전압 대 주파수 전송 기능 방향은 선정된 최적값에 더 가깝게 전압 레벨 시프터(348)로부터의 제어 전압을 배치시키도록 조정된다. 마이크로콘트롤러(344)는 다음 시간에 이 채널이 얻는 디폴트값으로서 제어 전압값을 사용할 수 있다.
설명된 편이 동작은 포착될 수 있는 기호 주파수 범위를 확장시킨다. 또, 최적 평가는 채널이 포착될 때 동일점으로부터의 최적 오실레이터 제어 전압 대 주파수 집중 전압용 서치를 시작하기 보다는 제1 포착 후에 사용될 수 있다. 추가로, 오실레이터 제어 전압은 포착용 최적값쪽으로 편이되고, 실제 기호 타이밍 주파수의 정확성 및 예를 들면 성분값 오차와 같은 수행 오차에 의해 발생된 오실레이터 전압 대 주파수 응답의 변화 의존성을 제거한다.
본 발명은 기호 타이밍 복구 및 세그먼트 동기 복구 네트워크(24)가 디지탈 변환기(19)용으로 적당한 타이밍 샘플링 클럭을 발생한다. 기호 타이밍 복구는 세그먼트 동기 복구 발생기(328)로부터의 출력에 응답하고, 적응 채널 이퀄라이저(34)로부터의 등화 신호에 응답하는 위상 검출기(310)를 포함한다. 제어 오실레이터(336)는 디지탈 변환기용 샘플링 클럭을 발생한다. 제어 네트워크(340, 344, 348)는 기호 타이밍 포착을 증가시키기 위하여 목표한 선형 동작을 유지하도록 오실레이터의 주파수 범위를 편이하는 효과가 있다.

Claims (6)

  1. 기호 데이타스트림을 처리하는 장치에 있어서,
    상기 데이타스트림을 디지탈 신호로 변환하기 위한 아날로그-디지탈 변환기(19)와,
    상기 변환기의 클럭 입력에 연결된 타이밍 신호원(336)과,
    상기 변환기로부터의 상기 디지탈 신호에 응답하여 상기 타이밍 신호원에 주파수 제어 신호를 공급하기 위한 기호 타이밍 복구 네트워크(310,318-330)와,
    상기 디지탈 신호에 응답하여 상기 타이밍 신호원의 동작 주파수 범위 편이용 부가 제어 신호를 공급하기 위한 제어 네트워크(340,344,348)를 포함하는 것을 특징으로 하는 장치.
  2. 제1항에 있어서,
    상기 타이밍 신호원은 가변 주파수 오실레이터이고,
    상기 타이밍 제어 네트워크는 위상 검출기를 포함하고,
    상기 타이밍 신호는 상기 변환기용 샘플 클럭이고,
    상기 부가 제어 신호는 상기 오실레이터의 주파수 대 제어신호 전달 함수를 편이하는 것을 특징으로 하는 장치.
  3. 제1항에 있어서,
    상기 데이타스트림은 다중레벨 기호 배열로 표시된 고화질 비디오 데이타를 포함하는 잔류 측파대(VSB : Vestigial Sideband) 변조 신호를 포함하고, 상기 데이타는 관련된 세그먼트 동기 성분을 갖는 복수의 데이타 세그먼트로 시작하는 필드 동기 성분을 포함하는 연속 데이타 프레임으로 구성되는 데이타 프레임 포맷을 포함하고,
    상기 장치는 상기 변환기로부터의 상기 디지탈 신호에 응답하여 복구 세그먼트 동기 성분을 공급하기 위한 세그먼트 동기 복구 네트워크를 더 포함하고,
    상기 부가 제어 신호는 상기 세그먼트 복구 동기 성분의 함수로서 발생하는 것을 특징으로 하는 장치.
  4. 기호 데이타스트림을 처리하는 방법에 있어서,
    샘플링 클럭을 발생하는 단계와,
    상기 샘플링 클럭에 응답하여 상기 데이타스트림을 샘플링하는 단계와,
    상기 샘플링 클럭의 주파수를 제어하기 위한 제1 제어 신호를 발생하는 단계와,
    상기 샘플링 클럭의 동작 주파수 범위를 편이하기 위한 제2 제어 신호를 발생하는 단계를 포함하는 것을 특징으로 하는 방법.
  5. 제4항에 있어서, 제1 제어 신호를 발생하기 위한 상기 단계는 상기 데이타스트림으로부터 타이밍 정보를 복구하는 단계를 포함하는 것을 특징으로 하는 방법.
  6. 제4항에 있어서,
    상기 데이타스트림은 잔류 측파대(VSB) 기호 배열로 표시된 고화질 비디오 데이타를 포함하는 다중 레벨 잔류 측파대(VSB : Vestigial Sideband) 변조 신호를 포함하고, 상기 데이타는 관련된 세그먼트 동기 성분을 갖는 복수의 데이타 세그먼트로 시작하는 필드 동기 성분을 포함하는 연속 데이타 프레임으로 구성되는 데이타 프레임 포맷을 포함하고,
    상기 방법은 상기 세그먼트 동기 성분을 복구하는 단계와,
    상기 검출 단계에 의해 발생된 상기 동기 성분의 상태 함수로서 상기 제2 제어 신호를 발생하는 단계를 더 포함하는 것을 특징로 하는 방법.
KR1020000038642A 1999-07-09 2000-07-06 기호 데이타 스트림 처리 장치 및 그 방법 KR100639633B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US9/351,065 1999-07-09
US09/351,065 1999-07-09
US09/351,065 US6445423B1 (en) 1999-07-09 1999-07-09 Controlled oscillator in a digital symbol timing recovery network

Publications (2)

Publication Number Publication Date
KR20010049730A true KR20010049730A (ko) 2001-06-15
KR100639633B1 KR100639633B1 (ko) 2006-10-31

Family

ID=23379425

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000038642A KR100639633B1 (ko) 1999-07-09 2000-07-06 기호 데이타 스트림 처리 장치 및 그 방법

Country Status (6)

Country Link
US (1) US6445423B1 (ko)
EP (1) EP1067785B1 (ko)
JP (1) JP4733812B2 (ko)
KR (1) KR100639633B1 (ko)
CN (1) CN1208961C (ko)
DE (1) DE60019032T2 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100396672B1 (ko) * 2001-09-25 2003-09-02 엘지전자 주식회사 디지털 ｔｖ 수신기
KR100720324B1 (ko) * 1999-07-09 2007-05-22 톰슨 라이센싱 디지탈 기호 타이밍 복구 회로망을 포함하는 데이타스트림 처리 장치 및 방법
KR100746087B1 (ko) * 2006-03-13 2007-08-06 엘지전자 주식회사 디지탈 방송 수신기의 타이밍 복원 장치 및 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3537738B2 (ja) * 2000-06-20 2004-06-14 松下電器産業株式会社 クロック再生回路
US7646831B2 (en) * 2001-10-19 2010-01-12 Nokia Corporation Method and a device for controlling data extraction from a data stream containing at lease one data packet
TW543328B (en) * 2001-12-10 2003-07-21 Silicon Integrated Sys Corp TV decoder
KR100442255B1 (ko) * 2002-02-27 2004-07-30 엘지전자 주식회사 채널 등화 장치
KR100613602B1 (ko) * 2005-02-07 2006-08-21 삼성전자주식회사 Ｖｓｂ 수신기에 적용되는 심벌 타이밍 복원 장치 및 그방법
US20060291082A1 (en) * 2005-06-23 2006-12-28 Steve Bounds Extending lock-in range of a PLL or DLL
US8331500B2 (en) * 2009-05-13 2012-12-11 Lg Electronics Inc. Transmitting/receiving system and method of processing broadcast signal in transmitting/receiving system
WO2011046088A1 (ja) * 2009-10-16 2011-04-21 Quadrac株式会社 無線通信システム、送信装置、受信装置、受信方法、及び送信方法
US8666001B2 (en) * 2011-07-15 2014-03-04 Motorola Solutions, Inc. Method and apparatus for updating symbol recovery parameters and correcting symbol timing misalignment

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3432313A1 (de) * 1984-09-03 1986-03-13 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltungsanordnung zum synchronisieren eines signals
JP2731722B2 (ja) * 1994-05-26 1998-03-25 日本電気株式会社 クロック周波数自動制御方式及びそれに用いる送信装置と受信装置
US5581585A (en) 1994-10-21 1996-12-03 Level One Communications, Inc. Phase-locked loop timing recovery circuit
JP3539793B2 (ja) * 1995-05-01 2004-07-07 富士通テン株式会社 シンボルタイミング再生回路
US5796535A (en) * 1995-05-12 1998-08-18 Cirrus Logic, Inc. Sampled amplitude read channel employing a user data frequency synthesizer and a servo data frequency synthesizer
KR0143115B1 (ko) * 1995-06-09 1998-07-15 김광호 심볼 타이밍 복구회로 및 방법
US5872815A (en) 1996-02-16 1999-02-16 Sarnoff Corporation Apparatus for generating timing signals for a digital television signal receiver
US5838738A (en) * 1996-07-29 1998-11-17 Cirrus Logic, Inc. Coding to improve timing recovery in a sampled amplitude read channel
US5892632A (en) 1996-11-18 1999-04-06 Cirrus Logic, Inc. Sampled amplitude read channel employing a residue number system FIR filter in an adaptive equalizer and in interpolated timing recovery
JP2883866B2 (ja) * 1997-04-21 1999-04-19 株式会社次世代デジタルテレビジョン放送システム研究所 Ｏｆｄｍ復調装置
US6233295B1 (en) * 1998-08-26 2001-05-15 Thomson Licensing S.A. Segment sync recovery network for an HDTV receiver
US6356598B1 (en) * 1998-08-26 2002-03-12 Thomson Licensing S.A. Demodulator for an HDTV receiver
JP4149662B2 (ja) * 1997-10-31 2008-09-10 トムソン ライセンシング Ｈｄｔｖチューナのリカバリネットワーク
JP3412558B2 (ja) * 1999-04-30 2003-06-03 日本電気株式会社 クロック周波数制御方法及びこれに用いる受信装置
US6275554B1 (en) * 1999-07-09 2001-08-14 Thomson Licensing S.A. Digital symbol timing recovery network

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720324B1 (ko) * 1999-07-09 2007-05-22 톰슨 라이센싱 디지탈 기호 타이밍 복구 회로망을 포함하는 데이타스트림 처리 장치 및 방법
KR100396672B1 (ko) * 2001-09-25 2003-09-02 엘지전자 주식회사 디지털 ｔｖ 수신기
KR100746087B1 (ko) * 2006-03-13 2007-08-06 엘지전자 주식회사 디지탈 방송 수신기의 타이밍 복원 장치 및 방법

Also Published As

Publication number Publication date
EP1067785A3 (en) 2002-06-26
US6445423B1 (en) 2002-09-03
EP1067785A2 (en) 2001-01-10
JP4733812B2 (ja) 2011-07-27
CN1287448A (zh) 2001-03-14
EP1067785B1 (en) 2005-03-30
KR100639633B1 (ko) 2006-10-31
DE60019032D1 (de) 2005-05-04
DE60019032T2 (de) 2005-09-08
CN1208961C (zh) 2005-06-29
JP2001060939A (ja) 2001-03-06

Similar Documents

Publication Publication Date Title
KR100720324B1 (ko) 디지탈 기호 타이밍 복구 회로망을 포함하는 데이타스트림 처리 장치 및 방법
US6233295B1 (en) Segment sync recovery network for an HDTV receiver
US6356598B1 (en) Demodulator for an HDTV receiver
KR100666432B1 (ko) 적응성 채널 이퀄라이저
US6697098B1 (en) Co-channel interference detection network for an HDTV receiver
JP5390971B2 (ja) 復調器が効率的にロックできるようにする方法及び装置、並びに復調器が効率的に開始できるようにする方法
KR100639633B1 (ko) 기호 데이타 스트림 처리 장치 및 그 방법
JP4149662B2 (ja) Ｈｄｔｖチューナのリカバリネットワーク
US6985192B1 (en) Selective gain adjustment to aid carrier acquisition in a high definition television receiver
EP1197077B8 (en) Selective gain adjustement to aid carrier acquisition in a high definition television receiver
KR100508520B1 (ko) 수신된 잔류 측파대(vsb) 변조된 신호를 처리하기 위한 시스 템에서 사용하기 위한 장치 및 방법
JP4149664B2 (ja) 高精細度テレビジョン残留側波帯（ｖｓｂ）受信機
JP4149663B2 (ja) 受信ｈｄｔｖ信号のｄｃオフセットを削除するためのネットワーク
MXPA00004216A (en) Network for eliminating dc offset in a received hdtv signal

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120919

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141006

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191014

Year of fee payment: 14