KR100720562B1

KR100720562B1 - 디지탈 방송 수신기의 방송 신호 복조 장치 및 방법

Info

Publication number: KR100720562B1
Application number: KR1020060023132A
Authority: KR
Inventors: 이형곤
Original assignee: 엘지전자 주식회사
Priority date: 2006-03-13
Filing date: 2006-03-13
Publication date: 2007-05-23

Abstract

디지탈 방송 수신기의 방송 신호 복조 장치 및 방법이 개시된다. 이 장치는, 반송파 주파수의 오프셋이 보상된 디지탈 신호를 4 제곱 연산하는 4 제곱 연산부과, 4 제곱 연산부에서 연산된 결과로부터 타이밍 에러를 검출하는 타이밍 에러 검출부 및 디지탈 신호를 생성할 때 사용되는 샘플링 클럭을 검출된 타이밍 에러의 저대역 성분에 비례하여 생성하는 샘플링 클럭 생성부를 구비하는 것을 특징으로 한다.

디지탈 방송, 복조

Description

디지탈 방송 수신기의 방송 신호 복조 장치 및 방법{Apparatus and method for demodulating broadcasting signal in digital broadcasting receiver}

도 1은 디지털 방송 수신기의 일반적인 구성을 나타내는 블록도이다.

도 2는 본 발명에 의한 방송 신호 복조 장치를 설명하기 위한 디지탈 방송 수신기의 블럭도이다.

도 3은 본 발명에 의한 심벌 타이밍 복원부의 바람직한 일 실시예의 블럭도이다.

도 4는 본 발명에 의한 방송 신호 복조 방법에서 수행되는 심벌 타이밍 복원 방법을 설명하기 위한 플로우차트이다.

도 5는 4 제곱 연산후의 VSB 신호의 스펙트럼을 나타내는 그래프이다.

도 6은 도 5에 도시된 스펙트럼에서 0.25 부근을 확대하여 나타내는 그래프이다.

도 7은 도 3에 도시된 루프 필터의 본 발명에 의한 바람직한 일 실시예의 블럭도이다.

도 8은 도 3에 도시된 루프 필터의 본 발명에 의한 다른 실시예의 블럭도이다.

도 9는 도 3에 도시된 루프 필터의 본 발명에 의한 또 다른 실시예의 블럭도 이다.

본 발명은 디지탈 방송 수신기에 관한 것으로서, 특히 디지탈 방송 수신기의 방송 신호 복조 장치 및 방법에 관한 것이다.

일반적으로 그랜드 얼라이언스(Grand Alliance)가 제안하고 미국 및 국내에서 SDTV/HDTV 지상파 전송 규격으로 채택된 ATSC A/53 디지털 텔레비전 규격은 19.4MHz 속도의 페이로드(payload) 데이터를 6MHz의 채널에 8VSB(8-level Vestigial SideBand)로 변조하여 전송하는 것을 근간으로 한다. VSB 방식은 신호를 진폭 변조했을 때, 반송파를 중심으로 위 아래로 생기는 두 개의 측대역중 한쪽 측대역 신호를 크게 감쇠시켰을 때의 나머지 부분만을 변조하는 방식이다. 즉, VSB 방식은 기저대역(base band)의 한쪽 측파대역 스펙트럼만을 취해 통과 대역으로 옮겨서 전송하는 방식으로서, 밴드 영역을 효율적으로 사용하는 방식 중 하나이다.

이때, VSB 변조시 기저대역의 직류 성분(DC) 스펙트럼이 통과 대역(pass band)으로 옮겨가면 톤 스펙트럼으로 바뀌게 되고 이 신호를 흔히 파일롯 신호라 부른다. 즉 방송국에서 VSB 변조를 할 때 수신기에서 반송파 복구를 용이하게 하기 위해 작은 크기의 파일롯 신호를 실어서 공중으로 날려보내게 된다.

이 규격에 의하면 데이터 프레임은 2개의 필드들로 구성되어 있으며, 각 필드는 313 세그먼트들로 구성된다. 313 세그먼트들은 다시 한 개의 2-레벨 필드 동 기(Field Sync) 세그먼트와 312개의 데이터 세그먼트들로 구성된다. 각 데이터 세그먼트의 처음 4 심벌은 2-레벨 데이터 세그먼트 동기(Data Segment Sync) 패턴으로 구성된다.

전술한 VSB 방식을 채택한 디지탈 방송 수신기에서 사용하는 심벌 타이밍 복원 장치 및 방법은 한 쪽 측대역 부분을 사용하여 만들어지는 타이밍 톤이나 신호의 양쪽 측대역 성분을 사용하여 일정한 곱하기 등의 연산을 통해서 발생시킨 타이밍 톤의 위상 성분을 사용하여 송신기와 수신기간 심벌 타이밍의 오차를 제거한다. 따라서, 이와 같이 스펙트럼의 특정 측대역 부위만을 사용하여 발생시킨 타이밍 톤의 위상을 사용한 타이밍 복원 장치의 경우, 채널의 왜곡에 의하여 특정 측대역 부위가 크게 열화된 상태로 수신 신호가 입력되면, 급격한 성능의 열화를 발생시키는 문제점이 있다.

본 발명이 이루고자 하는 기술적 과제는, 특정 측대역을 사용하는 대신에 신호 스펙트럼의 전체를 사용하여 발생시킨 정확한 심벌 타이밍 정보를 사용하는 디지탈 방송 수신기의 방송 신호 복조 장치 및 방법을 제공하는 데 있다.

상기 과제를 이루기 위한 본 발명에 의한 방송 신호 복조 장치는, 반송파 주파수의 오프셋이 보상된 디지탈 신호를 4 제곱 연산하는 4 제곱 연산부와, 상기 4 제곱 연산부에서 연산된 결과로부터 타이밍 에러를 검출하는 타이밍 에러 검출부 및 상기 디지탈 신호를 생성할 때 사용되는 샘플링 클럭을 상기 검출된 타이밍 에 러의 저대역 성분에 비례하여 생성하는 샘플링 클럭 생성부로 구성되는 것이 바람직하다.

상기 다른 과제를 이루기 위한 본 발명에 의한 방송 신호 복조 방법은, 반송파 주파수의 오프셋이 보상된 디지탈 신호를 4 제곱 연산하는 단계와, 상기 4 제곱 연산된 결과로부터 타이밍 에러를 검출하는 단계 및 상기 디지탈 신호를 생성할 때 사용되는 샘플링 클럭을 상기 검출된 타이밍 에러의 저대역 성분에 비례하여 생성하는 단계로 이루어지는 것이 바람직하다.

이하, 본 발명에 의한 디지탈 방송 수신기의 방송 신호 복조 장치 및 방법을 설명하기에 앞서, 본 발명의 이해를 돕기 위해 디지탈 방송 수신기의 일반적인 구성 및 동작을 첨부된 도면을 참조하여 다음과 같이 설명한다.

도 1은 디지털 방송 수신기의 일반적인 구성을 나타내는 블록도로서, 안테나(101), 튜너(102), 아날로그 처리부(103), 아날로그/디지탈(A/D:Analog to Digital) 변환부(104), 위상 분리부(105), 반송파 복원부(106), 심벌 타이밍 복원부(107), 채널 등화부(108), 위상 추적부(109), 전방 에러 정정(FEC:Forward Error Correction)부(110), 오디오/비디오(A/V:Audio/Video) 신호 처리부(111) 및 모니터스피커(112)로 구성된다.

먼저, 안테나(101)로 입력되는 공중파 신호는 튜너(102)에서 중간 주파수(Intermediate Frequency ; IF)의 통과 대역 신호로 변환된다. 이 통과 대역 신호는 아날로그 처리부(103)를 거쳐 A/D 변환부(104)로 입력된다. 아날로그 처리부(103)는 인접 채널 간섭 및 튜너(102)에서 발생된 고주파 성분을 제거하기 위한 SAW 필터(미도시) 및 입력 신호의 레벨을 조절하기 위한 이득 조절부(AGC:Auto Gain Controller)(미도시) 등으로 구성된다.

A/D 변환부(104)에서는 아날로그 처리부(103)에서 출력되는 아날로그 통과 대역 신호를 디지털 통과 대역 신호로 변환하여 위상 분리부(105)로 출력한다. 일 예로, A/D 변환부(104)에서 고정 발진자를 사용할 경우 아날로그 신호는 고정된 주파수를 갖는 디지털 신호로 변환된다.

위상 분리부(105)는 디지털 통과 대역 신호를 위상이 서로 90°가 되는 실수 성분과 허수 성분의 통과 대역 신호로 분리하여 반송파 복원부(106)로 출력한다. 여기서, 설명의 편의를 위해 위상 분리부(105)로부터 출력되는 실수 성분의 신호를 I 신호라 하고, 허수 성분의 신호를 Q 신호라 한다. 이 때, I 신호와 Q 신호는 복소 신호를 이룬다.

반송파 복원부(106)는 위상 분리부(105)로부터 출력되는 I 및 Q 디지털 통과대역 신호들을 I 및 Q 디지털 기저대역 신호들로 각각 천이한 후 심벌 클럭 복구를 위해 심벌 타이밍 복원부(107)로 출력한다.

심벌 타이밍 복원부(107)는 송신단의 클럭과 수신단의 클럭을 동기화시키는 역할을 하며, 궁극적으로는 기저 대역 또는 통과 대역 신호를 시간상으로 최적점에서 샘플링함으로써 등화기 출력에서의 결정 에러(decision error)를 최소화하도록 동작되어야 한다.

심벌 타이밍 복원부(107)의 출력은 채널 등화부(108)로 입력된다. 채널 등화부(108)는 심벌 타이밍 복원부(107)를 거친 신호에 포함된 심벌간의 간섭 (ISI:Inter-Symbol Interference)을 제거한 후 위상 추적부(109)로 출력한다. 즉, HDTV와 같은 디지털 전송 시스템에서는 송신 신호가 다중경로(multi-path) 채널을 통과하여 생기는 왜곡이나 NTSC 신호에 의한 간섭, 송수신 시스템에 의한 왜곡에 의하여 수신측에서 비트 검출 에러를 일으키게 된다. 특히, 다중경로를 통한 신호의 전파는 심벌간의 간섭(ISI)을 일으켜 비트 검출 에러의 주원인이 된다. 따라서, 채널 등화부(108)는 이러한 심벌간의 간섭(ISI)을 제거하는 역할을 한다.

위상 추적부(Phase Tracker)(109)는 반송파 복원부(106)에서 완전하게 제거하지 못한 반송파의 잔류 위상을 보정하여 FEC부(110)로 출력한다.

FEC부(110)는 위상 보정된 신호가 갖는 채널을 통과하면서 생긴 에러를 정정하여 A/V 신호 처리부(111)로 출력한다. 즉, 방송국과 같은 송신부에서 시스템에 적절한 기법을 선택하여 송신신호를 채널 부호화(encoding)하여 송신하며, 디지털 방송 수신기와 같은 수신부에서는 이를 복호화(decoding)하여 채널을 통과하면서 생긴 에러를 보정하게 된다. 이와 같은 복호화 과정을 수행하는 블록이 FEC부(110)이다.

A/V 신호 처리부(111)는 MPEG-2 및 Dolby AC-3 방식으로 압축 처리된 영상 및 음성 신호를 원래대로 복원하여 영상 신호를 모니터(112)로 전달하여 화면을 통해 볼 수 있도록 하고, 음성 신호를 스피커(112)로 전달하여 소리를 들을 수 있도록 한다.

이하, 본 발명에 의한 디지탈 방송 수신기의 방송 신호 복조 장치의 실시예의 구성 및 동작과 그 장치에서 수행되는 복조 방법을 첨부한 도면들을 참조하여 다음과 같이 설명한다.

도 2는 본 발명에 의한 방송 신호 복조 장치를 설명하기 위한 디지탈 방송 수신기의 블럭도로서, 아날로그/디지탈 변환부(ADC:Analog to Digital Converter)(200) 및 방송 신호 복조 장치(202)로 구성된다.

도 2에 도시된 ADC(200)는 입력단자 IN1을 통해 입력한 아날로그 통과 대역 신호를 디지털 통과 대역 신호로 변환하고, 변환된 결과를 방송 신호 복조 장치(202)로 출력한다. 예를 들면, ADC(200)는 아날로그 통과 대역 신호를 아날로그 처리부(103)로부터 입력할 수 있다.

도 2에 도시된 방송 신호 복조 장치(202)는 ADC(200)로부터 출력되는 디지탈 신호로부터 방송 신호를 복조하는 역할을 한다. 이를 위해, 방송 신호 복조 장치(202)는 F(P)LL(210), 심벌 타이밍 복원부(212) 및 위상 동기 루프(PLL:Phase Locked Loop)(214)로 구성된다. 여기서, F(P)LL(210)이란, FLL 또는 FPLL을 의미한다.

도 2에 도시된 주파수 동기 루프(FLL:Frequency Locked Loop)(210)는 ADC(200)로부터 입력한 디지탈화된 신호 즉, 디지탈 통과 대역 신호로부터 반송파의 주파수의 오프셋을 보상하고, 주파수 오프셋이 보상된 디지탈 신호를 심벌 타이밍 복원부(212)로 출력한다. 또는, 주파수 위상 동기 루프(FPLL:Frequency Phase Locked Loop)(210)는 ADC(200)로부터 입력한 디지탈화된 신호인 디지탈 통과 대역 신호로부터 반송파의 주파수의 오프셋과 위상을 보상하고, 주파수 오프셋과 위상이 보상된 디지탈 신호를 심벌 타이밍 복원부(212)로 출력한다.

도 2에 도시된 심벌 타이밍 복원부(212)는 F(P)LL(210)로부터 입력한 디지탈 신호로부터 심벌 타이밍을 다음과 같이 복원한다.

도 3은 본 발명에 의한 심벌 타이밍 복원부(212)의 바람직한 일 실시예의 블럭도로서, 리샘플러(re-sampler)(240), 전 처리부(242), 4 제곱 연산부(244), 후 처리부(246), 타이밍 에러 검출부(TED:Timing Error Detector)(248) 및 샘플링 클럭 생성부(250)로 구성된다.

도 4는 본 발명에 의한 방송 신호 복조 방법에서 수행되는 심벌 타이밍 복원 방법을 설명하기 위한 플로우차트로서, 디지탈 신호를 전처리하여 4 제곱 연산하는 단계(제270 및 제272 단계들), 4 제곱 연산된 결과를 후 처리하여 타이밍 에러를 검출하는 단계(제274 및 제276 단계들) 및 샘플링 클럭을 생성하는 단계(제278 단계)로 이루어진다.

리샘플러(240)는 입력단자 IN2를 통해 F(P)LL(210)로부터 입력한 디지탈 신호를 샘플링 클럭 생성부(250)로부터 입력한 샘플링 클럭으로 보정하고, 보정된 결과를 전 처리부(242)로 출력하거나 출력단자 OUT2를 통해 출력한다. 예를 들어, 리샘플러(240)는 F(P)LL(210)로부터 입력한 디지탈 신호를 입력하여 심벌 주파수의 4배에 해당하는 샘플을 생성한다.

이 때, 리샘플러(240)로 입력되는 디지탈 신호가 방송 신호의 데이타 전송율의 4배 이상으로 오버 샘플링되도록 ADC(200)는 아날로그 신호를 디지탈 신호로 변환한다. 부연하면, 후술되는 4 제곱 연산부(244)에서 4 제곱 연산된 결과의 대역폭은 원래의 대역폭의 4배로 증가하기 때문에 리샘플러(240)에서 사용할 디지탈 신호 는 4배 이상으로 오버 샘플된 디지탈 신호가 필요하다. 만일 필요없는 오버 샘플의 경우 전력 낭비와 설계상의 어려움을 동반하기 때문에 필요한 최소값인 4배의 오버 샘플된 신호를 기준으로, ADC(200)는 아날로그 신호를 디지탈 신호로 변환한다.

만일, 도 2에 도시된 ADC(200)에서 디지탈 신호가 고정 주파수에 의해 샘플링되어 생성될 경우, 즉, ADC(200)가 고정 주파수를 사용하여 아날로그 신호를 샘플링하여 디지탈 신호로 변환할 경우, 심벌 타이밍 복원부(212)는 도 3에 도시된 바와 같이 리샘플러(240)를 마련한다. 그러나, 도 2에 도시된 ADC(200)가 가변 주파수를 사용하여 아날로그 신호를 디지탈 신호로 변환할 경우, 심벌 타이밍 복원부(212)는 도 3에 도시된 바와 달리 리샘플러(240)를 마련할 필요가 없다. 이 경우, 샘플링 클럭 생성부(250)에서 생성된 샘플링 클럭은 리샘플러(240) 대신에 ADC(200)로 입력된다.

즉, 전술한 바와 같이 도 3에 도시된 리샘플러(240)는 선택적으로 마련된다. 이하, 본 발명의 이해를 돕기 위해 도 3에 도시된 심벌 타이밍 복원부(212)는 리샘플러(240)를 마련하는 것으로 설명하지만 본 발명은 이에 국한되지 않는다.

한편, 전 처리부(242)는 지터(jitter)를 줄이기 위해 리샘플러(240)로부터 입력한 디지탈 신호를 전처리한다(제270 단계). 예를 들면, 전처리부(242)는 리샘플러(240)로부터 입력한 디지탈 신호를 필터링하고, 필터링된 결과를 4 제곱 연산부(244)로 출력한다. 이를 위해, 전 처리부(242)는 대역 통과 필터(BPF:Band Pass Filter)나 대역 제거 필터(BRF:Band Rejection Filter)로 구현될 수 있다. 이와 같이, 전 처리부(242)에 의해 디지탈 신호를 필터링하는 이유는, 4 제곱 연산부(244) 의 4 제곱 연산에서 사용하기 적합한 심벌 타이밍 톤을 발생시키기 위해서이다.

제270 단계후에, 4 제곱 연산부(244)는 전 처리부(242)에서 전처리된 결과를 4 제곱하고, 4 제곱된 결과를 후 처리부(246)로 출력한다.

본 발명에 의하면, 도 3에 도시된 전 처리부(242)는 마련되지 않을 수도 있다. 이 경우, 도 4에 도시된 심벌 타이밍 복원 방법은 제270 단계를 마련하지 않는다. 심벌 타이밍 복원부(212)로 입력되는 디지탈 신호가 갖는 특성이나 전체 타이밍 복원 루프의 특성을 고려하여 전 처리부(242)의 사용 여부나 전 처리부(242)에서 전처리하는 특성 예를 들면, 필터링하는 대역 폭을 결정할 수 있다. 여기서, 타이밍 복원 루프란, 도 3에 도시된 리샘플러(240), 전 처리부(242), 4 제곱 연산부(244), 후 처리부(246), 타이밍 에러 검출부(248) 및 샘플링 클럭 생성부(250)에 의해 형성되는 루프를 의미한다.

만일, 전 처리부(242)가 마련되지 않고 도 2에 도시된 심벌 타이밍 복원부(212)가 FLL(210)로부터 반송파 주파수 오프셋이 보상된 디지탈 신호를 입력할 경우, 4 제곱 연산부(244)는 반송파 주파수의 오프셋이 보상된 디지탈 신호를 리샘플러(240)로부터 입력하고, 입력된 결과를 4 제곱 연산하며, 연산된 결과를 후 처리부(246)로 출력한다(제272 단계). 또는, 전 처리부(242)가 마련되지 않고 도 2에 도시된 심벌 타이밍 복원부(212)가 FPLL(210)로부터 반송파 주파수 오프셋과 위상이 보상된 디지탈 신호를 입력할 경우, 4 제곱 연산부(244)는 반송파 주파수의 오프셋과 위상이 보상된 디지탈 신호를 리샘플러(240)로부터 입력하고, 입력된 결과를 4 제곱 연산하며, 연산된 결과를 후 처리부(246)로 출력한다(제272 단계).

본 발명에 의하면 심볼 타이밍 복원을 위한 기준 신호인 심벌 타이밍 톤을 만들기 위해 VSB 신호 또는 오프셋 쿼드러쳐 진폭 변조(OQAM:Offset Quadrature Amplitude Modulation) 신호의 경우, 전술한 바와 같이 4 제곱 연산부(244)는 입력한 디지탈 신호를 4 제곱 연산한다. 그러나, 쿼드러쳐 진폭 변조(QAM) 신호의 경우, 4 제곱 연산부(244)는 입력한 디지탈 신호의 절대값을 4 제곱 연산한다.

도 5는 4 제곱 연산후의 VSB 신호의 스펙트럼을 나타내는 그래프로서, 횡축은 주파수를 나타내고, 종축은 각 주파수에 대한 신호의 세기(혹은 크기)를 나타낸다.

도 6은 도 5에 도시된 스펙트럼에서 0.25 부근을 확대하여 나타내는 그래프로서, 횡축은 주파수를 나타내고, 종축은 각 주파수에 대한 신호의 세기(혹은 크기)를 나타낸다.

디지탈 신호가 전술한 바와 같이 4 제곱 연산부(244)에 의해 4 제곱 연산될 경우, 심벌 타이밍에 해당하는 주파수 성분을 갖는 톤(279)이 도 5에 도시된 같이 만들어진다. 심벌 타이밍 에러가 존재하지 않는 경우, 4배 오버 샘플링된 상태의 VSB 신호를 4 제곱 연산한 스펙트럼은 도 5에 도시된 바와 같다. 4배 오버 샘플링된 결과는 도 5에 도시된 횡축에서 '1'에 해당하고, 횡축의 '0.25'는 1배의 심벌 타이밍을 나타낸다. 도 5로부터 알 수 있듯이, VSB 신호에 4 제곱 연산을 수행하면 심벌 타이밍에 해당하는 부분에 여타의 다른 신호들에 의한 부분보다 비약적으로 큰 타이밍 톤(279)이 발생하게 됨을 알 수 있다. 심벌의 주파수에 해당하는 '0.25' 부분을 확대할 경우, 도 6에 도시된 바와 같이 심벌 타이밍의 에러에 따른 톤이 서 로 다른 주파수에서 발생되는 것을 확인할 수 있다.

한편, 제272 단계후에, 후 처리부(246)는 4 제곱 연산부(244)에서 연산된 결과를 후처리한다(제274 단계). 여기서, 후 처리란, 4 제곱 연산된 결과를 필터링하는 것을 의미한다. 또는, 후처리는, 필터링된 결과의 전력을 정규화하는 동작을 더 포함할 수 있다. 즉, 심벌 타이밍 톤이 효과적으로 사용되도록 하기 위해, 후 처리부(246)는 타이밍 에러 검출부(248)의 특성과 전체 타이밍 복원 루프의 특성을 고려하여 조절적이고 선택적으로 필터링과 정규화를 수행한다.

부연하면, 4 제곱 연산부(244)의 연산 동작에 의해 발생되는 지터를 줄이기 위해, 후 처리부(246)는 타이밍 톤 부근만의 매우 정교한 필터링을 수행할 수 있다. 이를 위한 필터의 대역폭은 타이밍 복원 루프 전체의 성능을 고려하여 적절하게 설정될 수 있다. 이 때, 필터링된 결과의 전력은 정규화될 수 있다. 타이밍 에러 검출부(248)가 검출해내는 타이밍 에러의 값이 발생된 심벌 타이밍 톤의 진폭에 영향을 받거나 타이밍 에러 검출부(248)로부터 검출된 타이밍 에러의 분포도가 심벌 타이밍 톤의 정규화 여부나 정도에 영향을 받을 수 있다. 그러므로, 전체적인 타이밍 복원 루프의 구성에 따라 전력 정규화의 수행 여부를 결정할 수 있다.

제274 단계후에, 타이밍 에러 검출부(248)는 후 처리부(246)로부터 입력한 후 처리된 결과로부터 타이밍 에러를 검출하고, 검출된 타이밍 에러를 샘플링 클럭 생성부(250)로 출력한다(제276 단계). 여기서, 타이밍 에러 검출부(248)에서 검출되는 타이밍 에러는 심벌 타이밍 주파수 에러로서, 샘플링 클럭 복원부(250)에서 후술되는 바와 같이 NCO(Numerically Controller Oscillator)(260) 및 리샘플러 (240)를 제어하기 위해 사용된다. 이와 같이, 타이밍 에러 검출부(248)에서 타이밍 에러를 검출하고, 이를 사용하는 이유는, 심벌 타이밍 톤이 존재하는 위치와 심벌 타이밍 에러가 없을 경우에 심벌 타이밍 톤이 존재해야 하는 위치를 일치시키기 위해서이다.

도 3에 도시된 심벌 타이밍 복원부(212)는 후 처리부(246)를 마련하지 않을 수도 있다. 이 경우, 타이밍 에러 검출부(248)는 4 제곱 연산부(244)로부터 입력한 4 제곱 연산된 결과로부터 타이밍 에러를 검출하고, 검출된 타이밍 에러를 샘플링 클럭 생성부(250)로 출력한다.

본 발명의 이해를 돕기 위해, 도 3에 도시된 심벌 타이밍 복원부(212)는 후 처리부(246)를 포함하는 것으로 설명하지만 본 발명은 이에 국한되지 않는다.

본 발명의 일 실시예에 의하면, 타이밍 에러 검출부(248)는 후 처리부(246)에서 후 처리된 결과인 심벌 타이밍 톤의 제로 크로싱(Zero-Crossing)을 감지하여 타이밍 에러를 검출한다. 이와 같이, 심벌 타이밍 톤의 제로 크로싱을 감지하고 이를 통해 타이밍 에러를 검출하는 어떠한 형태의 제로 크로싱 에러 추정기(미도시)라도 타이밍 에러 검출부(248)로 사용될 수 있다.

본 발명의 다른 실시예에 의하면, 타이밍 에러 검출부(248)는 후 처리부(246)에서 후 처리된 결과로부터 직접적으로 각 주파수 성분들을 추출할 수 있는 이산 푸리에 변환(DFT:Discrete Fourier Transform) 방식을 사용하여 타이밍 에러를 검출할 수 있다. 여기서, 타이밍 에러란, 각 심벌 타이밍 톤이 존재하는 위치와 에러가 없을 경우 심벌 타이밍 톤이 있어야 할 위치간의 차이를 의미한다.

전술한 제로 크로싱 방식에 의해 타이밍 에러를 검출할 경우, 발생된 톤의 위상 성분의 오차까지 검출하여 위상의 변화를 세밀하게 추적할 수 있는 장점이 있다. 그러나, 잘못된 정보에 의한 위상의 변화까지 검출하므로서, 불필요한 타이밍의 변화를 줄 수 있다. 이에 반하여, DFT 방식을 사용하여 타이밍 에러를 검출할 경우, 위상의 변화에는 둔감하고 심벌 주파수의 차이만을 검출하여 사용하므로, 잘못된 정보에 의한 오판의 위험을 줄일 수 있다. 반면에 고정적인 위상의 차이가 검출 및 보정되지 않을 수 있다. 그러나, 이러한 고정적인 타이밍 위상의 에러는 채널 등화부(108)에서 보정이 가능하다.

제276 단계후에, 샘플링 클럭 생성부(250)는 디지탈 신호를 생성할 때 사용되는 샘플링 클럭을 검출된 타이밍 에러의 저대역 성분에 비례하여 생성하고, 생성된 샘플링 클럭을 리샘플러(240)로 출력한다(제278 단계). 전술한 바와 같이, 리샘플러(240)가 마련되지 않을 경우, 샘플링 클럭 생성부(250)로부터 출력되는 샘플링 클럭은 ADC(200)로 출력된다.

이를 위해, 샘플링 클럭 생성부(250)는 루프 필터(Loop Filter)(262) 및 NCO(260)로 구현될 수 있다.

여기서, 루프 필터(262)는 타이밍 에러 검출부(248)에서 검출된 타이밍 에러의 저대역 성분을 검출하고, 검출된 저대역 성분을 NCO(260)로 출력한다. 즉, 루프 필터(262)는 지터에 의한 영향 또는 급격한 변화에 의한 영향을 방지하기 위해 저역 통과 필터링을 수행하는 역할을 한다.

NCO(260)는 루프 필터(262)에서 검출된 저대역 성분에 따라 샘플링 클럭을 생성하고, 생성된 샘플링 클럭을 리샘플러(240)로 출력한다. 이와 같이, NCO(260)의 출력이 리샘플러(240)로 입력되므로, 전체 심벌 타이밍을 위한 폐 루프(closed-loop)가 형성된다.

도 7은 도 3에 도시된 루프 필터(262)의 본 발명에 의한 바람직한 일 실시예의 블럭도로서, 제1 및 제2 승산부들(282 및 280), 제1 및 제2 가산부들(284 및 288) 및 지연부(286)로 구성된다.

제1 승산부(282)는 입력단자 IN3을 통해 타이밍 에러 검출부(248)로부터 입력한 타이밍 에러에 제1 제어 변수(Ki)를 승산하고, 승산된 결과를 제1 가산부(284)로 출력한다. 제2 승산부(280)는 타이밍 에러 검출부(248)로부터 입력단자 IN3을 통해 입력한 타이밍 에러에 제2 제어 변수(Kp)를 승산하고, 승산된 결과를 제2 가산부(288)로 출력한다.

제1 가산부(284)는 제1 승산부(282)에서 승산된 결과와 지연부(286)로부터 입력한 지연값을 가산하고, 가산된 결과를 지연부(286)로 출력한다. 지연부(286)는 제1 가산부(284)에서 가산된 결과를 지연하고, 지연된 결과를 지연값으로서 제1 및 제2 가산부들(284 및 288)로 출력한다.

제2 가산부(288)는 지연부(286)에서 지연된 지연값과 제2 승산부(280)에서 승산된 결과를 가산하고, 가산된 결과를 저대역 성분으로서 NCO(260)로 출력단자 OUT3을 통해 출력한다.

도 8은 도 3에 도시된 루프 필터(262)의 본 발명에 의한 다른 실시예의 블럭도로서, 제1 승산부(300), 제1 가산부(302) 및 지연부(304)로 구성된다.

도 8에 도시된 제1 승산부(300)는 입력단자 IN4를 통해 타이밍 에러 검출부(248)로부터 입력한 타이밍 에러에 제1 제어 변수(Ki)를 승산하고, 승산된 결과를 제1 가산부(302)로 출력한다. 제1 가산부(302)는 제1 승산부(300)에서 승산된 결과와 지연부(304)에서 지연된 결과인 저대역 성분을 가산하고, 가산된 결과를 지연부(304)로 출력한다. 지연부(304)는 제1 가산부(302)에서 가산된 결과를 지연하고, 지연된 결과를 저대역 성분으로서 제1 가산부(302)로 출력하는 한편, 출력단자 OUT4를 통해 NCO(260)로도 출력한다.

전술한 제1 및 제2 제어 변수들(Ki 및 Kp)중 적어도 하나는 타이밍 에러의 획득(acqusition)과 추적(tracking) 동작에 따라 달리 설정될 수 있다. 획득 동작시에는 빠른 샘플링 주파수 복원이 용이하도록 제1 및 제2 제어 변수들(Ki 및 Kp)중 적어도 하나를 조정하고, 추적 동작시에는 잡음에 의한 영향을 최소화하여 정밀한 추적이 가능하도록 제1 및 제2 제어 변수들(Ki 및 Kp)중 적어도 하나를 조정할 수 있다.

도 9는 도 3에 도시된 루프 필터(262)의 본 발명에 의한 또 다른 실시예의 블럭도로서, 평균기(310)로 구성된다.

평균기(310)는 타이밍 에러 검출부(248)로부터 입력단자 IN5를 통해 입력한 타이밍 에러의 평균을 산출하고, 산출된 결과를 저대역 성분으로서 출력단자 OUT5를 통해 NCO(260)로 출력한다.

타이밍 에러 검출부(248)가 제로 크로싱 방식에 의해 타이밍 에러를 검출할 경우, 루프 필터(262)는 도 7에 도시된 바와 같이 구현되어 심벌 타이밍의 주파수 성분 뿐만 아니라 타이밍 오프셋까지 보정할 수 있다. 그러나, 타이밍 에러 검출부(248)가 DFT 방식으로 타이밍 에러를 검출할 경우, 루프 필터(262)의 실시예들을 도 8 또는 도 9에 도시된 바와 같이 구현될 수 있다. 결국, 타이밍 에러 검출부(248)에서 타이밍 에러를 검출하는 방식에 따라, 루프 필터(262)는 제1 및 제2 제어 변수들를 조정하거나 제1 제어 변수만을 조정할 수 있다.

도 2에 도시된 위상 동기 루프(PLL)(214)는 심벌 타이밍 복원부(212)의 리샘플러(240)로부터 출력단자 OUT2를 통해 출력되는 디지탈 신호에 포함된 잔류 위상을 보정하고, 보정된 결과를 출력단자 OUT1을 통해 예를 들면 채널 등화부(108)로 출력한다. 여기서, 위상 동기 루프(214)는 도 2에 도시된 심벌 타이밍 복원부(212)가 FLL(210)로부터 디지탈 신호를 입력할 때 마련되지만, 심벌 타이밍 복원부(212)가 FLL(210) 대신에 FPLL(210)로부터 디지탈 신호를 입력할 경우, 도 2에 도시된 방송 신호 복조 장치(202)는 PLL(214)를 마련하지 않는다.

한편, 도 1에 도시된 디지탈 방송 수신기는 DC 제거 및 정합 필터링부(113)를 더 마련할 수 있다. 여기서, DC 제거 및 정합 필터링부(113)는 도 2에 도시된 방송 신호 복조 장치(202)로부터 출력되는 신호의 직류 성분을 제거하고, 직류 성분이 제거된 결과를 정합 필터링한 후 채널 등화부(108)로 출력한다.

이와 같이, 도 2에 도시된 방송 신호 복조 장치(202)가 FLL(210), 심벌 타이밍 복원부(212) 및 PLL(214)로 구성될 수도 있고, FPLL(210) 및 심벌 타이밍 복원부(212)로도 구현될 수 있는 이유는, 심벌 타이밍 복원부(212)의 4 제곱 연산을 통한 심벌 타이밍 복원의 경우 주파수 위상 오차에는 무관하게 동작하기 때문이다.

데이타 통신 시스템은 전형적으로 송신단, 수신단 및 송/수신단간의 전송 경로로 구성된다. 본 발명은 여러 가지 통신 시스템에 적용될 수 있지만, 본 발명에서는 HDTV 지상파 전송 방식에 맞추어 설명하였다. 이것은 통신 시스템의 한 례일뿐 다른 여러 통신 분야에 적용될 수 있다.

한편, 본 발명에서 사용되는 용어(terminology)들은 본 발명에서의 기능을 고려하여 정의 내려진 용어들로서 이는 당분야에 종사하는 기술자의 의도 또는 관례등에 따라 달라질 수 있으므로 그 정의는 본 발명의 전반에 걸친 내용을 토대로 내려져야 할 것이다.

본 발명은 상술한 실시예에 한정되지 않으며, 첨부된 청구범위에서 알 수 있는 바와 같이 본 발명이 속한 기술 분야의 통상의 지식을 가진 자에 의해 변형이 가능하고 이러한 변형은 본 발명의 범위에 속한다.

이상에서 설명한 바와 같이, 본 발명에 의한 디지탈 방송 수신기의 방송 신호 복조 장치 및 방법은 열악한 전파 환경을 통하여 심각한 왜곡이 존재하여 일부분을 유실한 신호가 디지탈 방송 수신기에 수신된 경우에도 수신된 나머지 전체 신호를 통해 심벌 타이밍 정보를 얻을 수 있으므로, 일부분의 대역만을 사용하여 심벌 타이밍 정보를 획득하는 종래보다 견고하게 방송 신호를 복조할 수 있는 효과를 갖는다. 부연하면, 본 발명에 의한 디지탈 방송 수신기의 방송 신호 복조 장치 및 방법은

첫째, 4 제곱 연산을 사용하여 심벌 주파수 톤을 발생시키므로 측 대역이 훼 손된 신호의 경우에도 심벌 타이밍 복원을 정확하게 수행할 수 있고,

둘째, 본 출원인에 의해 "디지탈 방송 수신기의 타이밍 복원 장치 및 방법"라는 명칭으로 출원된 대한민국 특허 출원 번호 2005-00169에 개시된 심볼 타이밍 복원부의 콘쥬게이트 곱셈기의 구조를 간단히 변형하여 그 성능의 향상을 도모할 수 있고,

셋째, DFT 방식으로 타이밍 에러를 검출할 경우, 심벌 타이밍 톤의 위상 성분을 사용하지 않기 때문에 심벌 타이밍 톤의 위상의 변화에 무관하게 심벌 타이밍 복원을 수행할 수 있고,

넷째, DFT 방식으로 타이밍 에러를 검출할 경우, 루프 필터(262)를 제로 크로싱 방식보다 간단히 구현할 수 있을 뿐만 아니라 전체적으로 급격한 변화를 방지하여 성능을 향상시킬 수 있고,

다섯째, 4 제곱 연산에 의해 발생된 심벌 타이밍 톤의 크기가 두드러지기 때문에 전처리부(242) 및 후 처리부(246)를 제거하여 심벌 타이밍 복원부(212)의 구조를 보다 간단하게 할 수 있고,

여섯째, 4 제곱 연산 동작을 수행하거나 절대값의 4 제곱 연산 동작을 수행하도록 4 제곱 연산부(244)를 선택적으로 마련하므로서, VSB 신호, OQAM 신호 또는 QAM 신호 등 여러 가지의 신호에 적합하게 적용될 수 있는 효과를 갖는다.

Claims

반송파 주파수의 오프셋이 보상된 디지탈 신호를 4 제곱 연산하는 4 제곱 연산부;

상기 4 제곱 연산부에서 연산된 결과로부터 타이밍 에러를 검출하는 타이밍 에러 검출부; 및

상기 디지탈 신호를 생성할 때 사용되는 샘플링 클럭을 상기 검출된 타이밍 에러의 저대역 성분에 비례하여 생성하는 샘플링 클럭 생성부를 구비하는 것을 특징으로 하는 방송 신호 복조 장치.
제1 항에 있어서, 상기 방송 신호 복조 장치는

디지탈화된 신호로부터 상기 반송파의 주파수의 상기 오프셋을 보상하는 주파수 동기 루프를 더 구비하고,

상기 4 제곱 연산부는 상기 주파수 동기 루프에서 보상된 결과를 4 제곱 연산하는 것을 특징으로 하는 방송 신호 복조 장치.
제1 항에 있어서, 상기 방송 신호 복조 장치는

디지탈화된 신호로부터 상기 반송파의 주파수의 상기 오프셋과 위상을 보상하는 주파수 위상 동기 루프를 더 구비하고,

상기 4 제곱 연산부는 상기 주파수 위상 동기 루프에서 보상된 결과를 4 제 곱 연산하는 것을 특징으로 하는 방송 신호 복조 장치.
제1 항에 있어서, 상기 방송 신호 복조 장치는

상기 디지탈 신호가 고정 주파수에 의해 샘플링되어 생성된 경우, 상기 샘플링 클럭으로 상기 디지탈 신호를 보정하여 출력하는 리샘플러를 더 구비하는 것을 특징으로 하는 방송 신호 복조 장치.
제4 항에 있어서, 상기 리샘플러로 입력되는 상기 디지탈 신호는

방송 신호의 데이타 전송율의 4배 이상으로 오버 샘플링된 신호인 것을 특징으로 하는 방송 신호 복조 장치.
제2 항에 있어서, 상기 방송 신호 복조 장치는

상기 디지탈 신호에 포함된 잔류 위상을 보정하는 위상 동기 루프를 더 구비하는 것을 특징으로 하는 것을 특징으로 하는 방송 신호 복조 장치.
제1 항에 있어서, 상기 4 제곱 연산부는

상기 디지탈 신호의 절대값을 4 제곱 연산하는 것을 특징으로 하는 방송 신호 복조 장치.
제1 항에 있어서, 상기 방송 신호 복조 장치는

상기 디지탈 신호를 전처리하고, 전처리된 결과를 상기 4 제곱 연산부로 출력하는 전처리부를 더 구비하고,

상기 4 제곱 연산부는 상기 전처리된 결과를 4 제곱하는 것을 특징으로 하는 방송 신호 복조 장치.
제1 항에 있어서, 상기 방송 신호 복조 장치는

상기 4 제곱 연산부에서 연산된 결과를 필터링하고, 필터링된 결과의 전력을 정규화하는 후처리부를 더 구비하는 것을 특징으로 하는 방송 신호 복조 장치.
제1 항에 있어서, 상기 타이밍 에러 검출부는

상기 4 제곱 연산부에서 연산된 결과의 제로 크로싱을 감지하여 상기 타이밍 에러를 검출하는 것을 특징으로 하는 방송 신호 복조 장치.
제1 항에 있어서, 상기 타이밍 에러 검출부는

이산 푸리에 변환 방식을 사용하여 상기 4 제곱 연산부에서 연산된 결과로부터 상기 타이밍 에러를 검출하는 것을 특징으로 하는 방송 신호 복조 장치.
제10 항 및 제11 항에 있어서, 상기 샘플링 클럭 생성부는

상기 검출된 타이밍 에러의 저대역 성분을 검출하는 루프 필터; 및

상기 루프 필터에서 검출된 상기 저대역 성분에 따라 상기 샘플링 클럭을 생 성하는 NCO를 구비하는 것을 특징으로 하는 방송 신호 복조 장치.
제12 항에 있어서, 상기 루프 필터는

상기 타이밍 에러에 제1 제어 변수를 승산하는 제1 승산부;

상기 타이밍 에러에 제2 제어 변수를 승산하는 제2 승산부;

상기 제1 승산부에서 승산된 결과와 지연값을 가산하는 제1 가산부;

상기 제1 가산부에서 가산된 결과를 지연하고, 지연된 결과를 상기 지연값으로서 출력하는 지연부; 및

상기 지연값과 상기 제2 승산부에서 승산된 결과를 가산하고, 상기 가산된 결과를 상기 저대역 성분으로서 출력하는 제2 가산부를 구비하는 것을 특징으로 하는 방송 신호 복조 장치.
제12 항에 있어서, 상기 루프 필터는

상기 타이밍 에러에 제1 제어 변수를 승산하는 제1 승산부;

상기 제1 승산부에서 승산된 결과와 상기 저 대역 성분을 가산하는 제1 가산부; 및

상기 제1 가산부에서 가산된 결과를 지연하고, 지연된 결과를 상기 저대역 성분으로서 출력하는 지연부를 구비하는 것을 특징으로 하는 방송 신호 복조 장치.
제12 항에 있어서, 상기 루프 필터는

상기 타이밍 에러의 평균을 산출하고, 산출된 결과를 상기 저대역 성분으로서 출력하는 평균기를 구비하는 것을 특징으로 하는 방송 신호 복조 장치.
제13 항에 있어서, 상기 제1 및 상기 제2 제어 변수들중 적어도 하나는 상기 타이밍 에러의 획득과 추적 동작에 따라 달리 설정되는 것을 특징으로 하는 방송 신호 복조 장치.
제14 항에 있어서, 상기 제1 제어 변수는 상기 타이밍 에러의 획득과 추적 동작에 따라 달리 설정되는 것을 특징으로 하는 방송 신호 복조 장치.
반송파 주파수의 오프셋이 보상된 디지탈 신호를 4 제곱 연산하는 단계;

상기 4 제곱 연산된 결과로부터 타이밍 에러를 검출하는 단계; 및

상기 디지탈 신호를 생성할 때 사용되는 샘플링 클럭을 상기 검출된 타이밍 에러의 저대역 성분에 비례하여 생성하는 단계를 구비하는 것을 특징으로 하는 방송 신호 복조 방법.
제18 항에 있어서, 상기 방송 신호 복조 방법은

상기 디지탈 신호를 전처리하는 단계를 더 구비하고,

상기 전처리된 결과가 4 제곱 연산되는 것을 특징으로 하는 방송 신호 복조 방법.
제18 항에 있어서, 상기 방송 신호 복조 장치는

상기 4 제곱 연산된 결과를 필터링하고, 필터링된 결과의 전력을 정규화하는 단계를 더 구비하는 것을 특징으로 하는 방송 신호 복조 방법.