JPS6348209B2

JPS6348209B2 -

Info

Publication number: JPS6348209B2
Application number: JP53097278A
Authority: JP
Inventors: Hideo Suzuki
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1978-08-11
Filing date: 1978-08-11
Publication date: 1988-09-28
Also published as: JPS5525217A

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、自動等化方式に関する。

（従来の技術）周波数帯域の限られた、例えば音声帯域の電話
回線を介してデータと高速伝送する場合回線の振
幅並びに位相特性の歪によつて伝送波形に大きな
符号間干渉が生じ、このため受信装置内に自動等
化器を設けて、上記符号間干渉を補償する方法が
従来より採られている。電話回線には、さらに位
相ジツタや周波数オフセツト等のように時間的に
変動する位相変動分が存在し、これらに対しては
通常の自動等化器だけでは一般に精度良い補正が
行い得ない。したがつて、これらの位相変動分が
無視し得ない場合は、受信信号を自動等化器タツ
プ係数とたゝみ込み加算した後、追従位相をもつ
てたゝみ込み加算信号に位相補正を与えこれを判
定するという方法が従来採られていた。しかしな
がら、この従来方式を８相位相変調等に適用する
と、以下に示すように、位相判定のために読み出
し専用メモリ（ROM）が必要となり、さらには
4Kビツト容量程度のROMでは充分良い精度で位
相判定を行い得ないという欠点があつた。

まず、従来の自動等化技術について説明する。

第１図は従来構成の自動等化器である。即ち入
力端子１００から入力される直交変調の施された
複素信号X_oをたゝみ込み加算回路１０１によつ
て所定の時間間隔だけ複数個遅延させ、これら遅
延信号を複素タイプ係数C_k（ｋ＝１〜ｋ）に従つ
て重み付け加算して符号間干渉を補正する。この
たゝみ込み加算回路１０１の出力信号Y_o＝_k 〓^k=1 C_k
X_o―_kは端子１０６から入力された追従位相θ_oに
従つて位相補正回路１０２で位相補正され、位相
補正された信号Z_o＝e^-j〓ⁿY_oは判定回路１０３に
入力されて送信符号が判定される。

ここで、信号Z_oは判定回路１０３の出力信号
A_oと共に減算回路１０４に入力されて等化残留
信号ε_o＝Z_o−A_oを生成し、この等化残留信号ε_oは
端子１０６から入力された追従位相θ_oに従つて位
相逆補正回路１０５で位相逆補正され、この位相
逆補正されたe^J〓ⁿ・ε_oをもつてたたみ込み加算回
路１０１のタツプ係数を補正するための制御信号
とする。

上記従来構成の自動等化器タツプ係数の補正ア
ルゴリズムは、電子通信学会編「デイジタル信号
処理」コロナ社昭和50年の11章に詳しく示されて
いるように種々知られており、例えば等化残留信
号の２乗を評価関数Ｆとする。すなわち、Ｆ＝｜ε_o｜²＝｜e^-J〓ⁿ _k 〓^R=1 C_RX_o-R−A_o｜² とし、これを最小にする決定指向アルゴリズムを
例にとると、以下のように示される。

評価関数Ｆのタツプ係数C_n（ｍ＝ｌ〜ｋ）に対
するグラジエントから、αを制御係数、ｎを着目
時刻、＊を複素共役とすると、タツプ補正式は、 C_n ⁽ⁿ⁺¹⁾ ＝C_n ⁽ⁿ⁾−α・X^* _o-n・e^j〓ⁿ・ε_o (1) ε_o＝e^-j〓ⁿ・_k 〓^R=1 C_RX_o-R−A_o (2) である。また、追従位相θ_oは、判定符号A_oと判
定入力信号Z_oとから演算によつて判定回路１０３
の入出力の位相差を検出し、これをループ・フイ
ルタおよび電圧制御発振器（VCO）としての積
分回路を介することによつて生成する。

一方、８相位相変調による4800b／ｓのデータ
伝送では、自動等化器のトレーニングを最初から
８相で行うと、種々の欠点があつた。すなわち、
電話回線の接続リンク数が多く符号間干渉量が大
きい場合、自動等化器のタツプ係数が最適値に収
束する前のトレーニング時での判定誤まりが多い
ため自動等化器タツプ係数が収束しない。

このためCCITT勧告にも示されているように
自動等化器の収束用トレーニング期間は２相位相
変調を送信し、自動等化器収束後に８相位相変調
に切換えてデータを送信する事が行なわれる。一
般に位相補正機能付の自動等化器は特定数の関係
から、まず最初に追従位相θ_oが符号間干渉大の
まゝで信号Y_oに追従し、その後自動等化器が収
束に向う。トレーニング時の２相位相判定は、入
力信号Z_oの実部Re（Z_o）の正負を判定し、Re
（Z_o）＞０のとき出力信号A_o＝０，Re（Z_o）≦０の
ときはA_o＝１が判定回路１０３から出力される。
したがつて、自動等化器タツプ係数が収束してい
ない段階では判定回路１０３の入力信号Z_oは第２
図２０１，２０２のように符号間干渉を有して実
軸上の±１を中心に広がりをもつて分布してお
り、次いで自動等化器が収束すると、良好に波形
等化された状態では判定回路入力信号Z_oは第２図
２００，２０４となる。トレーニング期間終了後
は送信信号は２相から８相位相変調に切換わるか
ら、判定回路１０３の入力信号Z_oには、第３図の
ように２００，２０４信号点に３０１，３０２，
３０３および３０５，３０６，３０７が新たに加
わり、これら信号点いずれかがランダムに判定回
路１０３に入力される。

ここで上記0゜（MOD45゜）の入力信号点を最適
位相判定するには、第３図の３０８に示されるよ
うに、22.5゜（MOD45゜）のスレシヨルド位相を設
ける必要があり、この判定は簡単な演算では実現
できないため、従来これを読み出し専用メモリ
（ROM）による２次元判定表を用いて行つてい
た。

しかしながら、上記従来技術によれば、以下に
示す２つの主たる欠点があつた。

第１に、トレーニング時に、２相位相変調を利
用し、その後８相位相変調を用いるので、受信側
としても、両位相変調に対する構成が必要とな
り、システムが複雑になつてしまつた。

第２に、システムを簡易にしようとすると、判
定誤りが多発し、自動等化が充分になされないと
いう問題が生じてしまつた。

後者について、若干説明を付加する。システム
を簡易にしようとする時、８相位相変調時には、
スレツシヨルドを22.5゜（MOD45゜）と設定するこ
とから、２相位相変調時にも、22.5゜と設定し、
同一スレシヨルドにするのが、当然と考えられ
る。しかしながら、２相位相変調時にスレシヨル
ドを22.5゜に設定すると、判定誤りが多発するの
である。

今、２相位相変調は、トレーニング時に採用さ
れるので、この時には、自動等化器性能が確立し
ていない。よつて、符号間干渉歪が極めて大き
く、受信点が大きく拡がつている。更に、回数の
リンク状況によつては、回線雑音がより多く加わ
つて、受信点は、一つの大きな雲状となつてしま
う。

この時、Re軸の判定に対し、22.5゜のスレシヨ
ルドでは、0゜に比べ、より多くの判定誤りを引き
起してしまう。すると、等化器制御、θ_o生成の
PLL制御を劣化させてしまい、両者を効果的に
収束させることが難しくなる。このような状況
は、多くのリンクを経るにつれて深刻になり、実
際への適用が極めて困難となる。逆に言えば、上
記技術は、歪の極めて少ない回線にのみしか適用
できないことになり、２相位相変調を利用してト
レーニングを行う意義が薄れてしまつた。

第７図に、２相位相変調から８相位相変調へ変
化する場合を例としてその問題点を説明する。

Ａは２相位相変調での受信側追従位相θ_o（再生
キヤリア位相）を基準とした受信信号点配置図で
あり、0゜、180゜に配置されている。このとき、キ
ヤリア再生系での位相比較特性（キヤリア再生系
に入力される送信変調信号の位相と受信側追従位
相θ_oとの差Θに対する位相誤差信号の特性）はＢ
の様に0゜、180゜に安定点（安定零点）を持つ様に
構成する。従来から良く知られている様に、位相
比較特性をこの様に構成する事によつて、入力位
相0゜、180゜に対する誤差信号を零にでき、送信変
調信号の位相変化に追従位相θ_oを一定に保つ事が
可能となる。

ここで、Ａ，Ｂの２相位相変調に対する状態か
ら、（）−Ａ、もしくは（）−Ａに示される８
相位相変調状態の信号点へと変化する場合を考え
る。

受信信号点配置を（）−Ａの様に0゜、45゜、90゜
…と配置するか、もしくは（）−Ａの様に
22.5゜，67.5゜、112.5゜…と配置するかは、８相位相
変調方式に対するキヤリア再生系の位相比較特性
の構成の仕方に従つて決まる。すなわち、（）−
Ａの様な配置を望む場合は（）−Ｂの様に0゜、
45゜，90゜…に安定点（安定零点）を設け、一方、
（）−Ｂの様な配置を望む場合には22.5゜、67.5゜，
112.5゜…に安定点を設ける必要がある。ここで、
定常状態を扱う限りに於いては、（）−Ｂの位相
比較特性構成で得られる（）−Ａの信号点配置
の方が位相判定が容易であり、（）−Ｂの位相比
較特性構成で得られる（）−Ａの配置は位相判
定が難しい。定常状態を扱う限りに於いてはそれ
以上の問題点は生じない。

しかしながら、本発明で解決せんとしているの
は定常状態のみの問題では無く、過渡状態も含め
た総合的な特性を問題としている。過渡特性を以
下に考える。

２相位相変調方式から８相位相変調方式への変
化に対する受信状態の遷移の仕方には、第７図に
示す様に遷移（）と遷移（）の２通りが可能
である。ここで、遷移（）と遷移（）の各々
の特徴は、遷移（）が２相から８相への過渡特
性に優れる反面、既述の様に位相判定が困難にな
る事であり、遷移（）は反対に、位相判定が容
易な反面、２相から８相への過渡特性が問題にな
らぬ程悪いことである。

ここで、遷移（）が何故過渡特性に問題があ
るかについて説明する。

２相位相変調に対しては受信キヤリア再生系は
Ｂの位相比較特性が構成されている。今、一般性
を失うことなく、Ｂ中に●印で示す様にキヤリア
再生系の位相差Θが0゜であつたとする。この状態
から受信側を（）−Ｂの位相比較特性に切替え
られると、安定点Θ＝0゜は切替後には一転して不
安定点Θ＝0゜となる。従つて切替後早急にキヤリ
ア再生系は安定点22.5゜，67.5゜，112.5゜…に移行
し、（）−Ａに示す受信信号点配置を実現しなけ
ればならない。しかしながら、キヤリア再生系で
最も引込み特性に優れる（）−Ｂの鋸歯状位相
比較特性であつても、実際には不安定点近傍の位
相誤差信号特性は入力雑音に影響されて、（）−
Ｂを拡大した第８図の破線の如くになつており、
不安定点Θ＝0゜では位相誤差信号は殆んど発生し
ない。従つて（）−Ｂ，または第８図中の●印
の不安定点Θ＝0゜から、それに最も近い安定点Θ
＝±22.5゜（第８図の◆印、もしくは■印の点）へ
キヤリア再生系が移行していくには、理論計算上
では無限大、実際でも極めて長い遷移時間が必要
となるのである。

これに対し、遷移（）は安定点から安定点に
移動するために、キヤリア再生系の状態を遷移
（）の様に変える必要がなく、２相から８相へ
の移行は極めてスムーズに行われ、全く過渡特性
に問題は発生しない。しかしながら、この場合８
相への移行後の信号点配置は、必然的に（）−
Ａとなつてしまい、定常状態だけで閉じている場
合には問題とならなかつた新たな位相判定問題が
発生するのである。

（発明が解決しようとする問題点）このように、従来技術によれば、簡易な構成
で、しかも精度の良い位相判定を行うことが不可
能であつた。

そこで、この発明は、簡易な構成で、しかもト
レーニング時有意信号伝送時共に精度の良い位相
判定を可能とする自動等化方式を提供することを
目的とする。

［発明の構成］（問題点を解決するための手段）すなわち、この発明は、符号間干渉を除去し、時間的に変動する位相量
を補正する自動等化方式において、前記位相変動量に所定のバイアス位相を合成す
る合成手段を具備し、かつ、自動等化動作のトレ
ーニング中には第１の位相変調方式を採用し、前
記トレーニング開始後所定時間経過後は第２の位
相変調方式を採用すると共に前記トレーニング開
始時には前記バイアス位相として第１の値を設定
し、前記所定時間経過した後、前記バイアス位相を
第２の値に変更することを特徴とする。

（作用）この発明によれば、トレーニング時と、有意信
号伝送時とにおいて、主たる構成は同一のまま
で、単に、バイアス位相を変更するのみで、良好
な位相判定が実現される。

（実施例）次に、この発明に係る自動等化方式の第１の実
施例を第４図及び第５図を参照して説明する。

この第４図及び第５図では、第１図と同一機能
を有する回路には第１図と同じ番号を付してあ
り、従来例の説明と同様に位相変調信号に対して
説明する。入力端子１００から入力される位相変
調された複素信号X_oはたゝみ込み
（CONVOLUTION）加算回路１０１によつて自
動等化器の複素タツプ係数C_k（ｋ＝ｌ〜ｋ）と
たゝみ込み加算が施され、このたゝみ込み加算回
路１０１の出力Y_o＝_k 〓^R=1 C_RX_o-Rは、端子１０６か
ら入力される追従位相θ_oと端子４０１から入力さ
れるバイアス位相φとを合成回路400によつて合
成された合成位相信号θ_o―φにしたがつて位相補
正回路１０２で第１の方向に位相回転して位相補
正される。位相補正された信号Z_o＝e^-j(〓^n-〓⁾・Y_o
は、判定回路１０３に入力されて、送信符号が判
定される。

また、信号Z_oは、判定回路１０３の出力複素信
号A_oと共に減算回路１０４に入力される。この
判定回路１０３では、等化残留信号ε_o＝Z_o−A_o
を生成し、この等化残留信号ε_oは、合成位相信号
θ_o−φに従つて位相逆補正回路１０５で前記第１
の方向と逆方向に位相回転して位相逆補正され
る。この位相逆補正されたe^j(〓^n-〓⁾・ε_o（＝ε_o）を
もつてたたみ込み加算回路１０１のタツプ計数を
補正するための制御信号を形成する。また、追従
位相θ_oは判定符号A_oと判定入力信号Z_oとの演算
によつて判定回路１０３の入出力位相差を検出
し、これを低域通過手段としてのループフイルタ
及びVCOとしての積分回路を介して生成される。

判定回路１０３は、Ｍ相（Ｍ＝２〜８）判定に
対してスレツシヨルド位相を２π／Ｍ（＝０
〜Ｍ−１）とし、判定入力信号Z_oの位相が２
π／Ｍと２（＋１）π／Ｍとの間にあるときは、
exp｛ｊ（φ＋２π／Ｍ）｝なる積素信号を出力
する。バイアス位相φは、例えばπ／Ｍとする。

上記第４図の自動等化器のタツプ補正アルゴリ
ズムは、従来方式と同一アルゴリズムを例として
評価関数をε′_oの絶対値の２乗Ｆ｜e^-j(〓^n-〓⁾ _k 〓^R=1 C_RX_o-R−A_oe^j〓｜² (3) に採ると、評価関数Ｆのタツプ係数C_n（ｍ＝ｌ〜
ｋ）に対するグラジエントから、タツプ補正式
は、 C_n ^(n+l)＝C_n ⁽ⁿ⁾ −αX^* _o-ne^j(〓^n-〓⁾ε′_o （ｍ＝ｌ〜ｋ） (4) となり、第４図の構成によつてタツプ係数は、最
急降下法により最適値に収束することがわかる。
ここで、誤差信号ε′は、 ε′_oj＝ejφ｛e^-j〓ⁿ _k 〓^R=1 C_RX_o-R−A_o｝ (5) であり、(5)式を(4)式に代入すると、 C_n ^(n+l)＝C_n ⁽ⁿ⁾−αX_o-ne^j〓ⁿ・｛e^-j〓ⁿ _k 〓^R=1 C_RX_o-R−A_o｝ (6) となり、(6)式右辺第２項のタツプ係数増分はバイ
アス位相φには関係しない。したがつて、自動等
化器動作中に、上記バイアス位相φの値を切り換
えても、自動等化器の動作は何ら影響を受けな
い。

また、追従位相θ_oを生成するための判定回路入
出力信号の位相差は、a_o＊Z_oの虚数部から作り出
すことができる。ここで、a_oは、バイアス位相の
補正を施さない時の判定出力をA_oとすると、 a_o＝A_oeⁱ〓という関係にある。

よつて、a_o＊A_oを求めると、 a^* _o・Z_o＝（A_oe^j〓）^*・e^-j(〓^n-〓⁾ _k 〓^R=1 C_RX_o-R＝A^* _oe^-j〓ⁿΣ C_Rn_o-R (7) となり、やはり、バイアス位相φに関係しない。
したがつて、位相補正動作中に、φ値を切り換え
ても追従位相θ_oの動作は、何ら影響を受けること
はない。

したがつて、バイアス位相φは、判定回路への
入力信号Z_oの絶対位相のみを制御することとな
る。一方、自動等化器動作、追従位相θ_oの動作
は、バイアス位相φの変動の影響を全く受けな
い。よつて、上記実施例によれば、θ_o生成のPLL
制御及び等化器制御は、トレーニング時及び有意
信号伝送時にも良好に実現される。

ところで、２相判定時のバイアス位相がπ／２
であるとすると、判定複素出力は、e^j〓^/2，e^-j〓^/2と
なるから良好に等化された段階でのZ_oの信号点は
第５図の５００，５０４に配置され、スレシヨル
ド位相０，πによつて、すなわちI_n（Z_o）の極性
の正負によつて最適位相判定が行われる。８相判
定に対しては、バイアス位相はφ＝π／８となり
２相判定の場合に対してπ／２−π／８＝3π／
８の位相だけバイアス位相が減少し、これによつ
て判定入力信号Z_oは、２相信号判定時に比べて、
−3π／８の位相回転を受け、判定回路には、第
５図５１０〜５１７の８信号点のいずれかがラン
ダムに入力される。

この場合I_n（Z_o）R_e（Z_o）およびR_e（Z_o）±I_n
（Z_o）の極性を判定すれば、これはπ／４
（MODπ／４）の信号点５１０〜５１７に対する
最適スレシヨルド位相で判定した事となる。Z_oが
今８ビツト表示されていたとすると、これはZ_oの
実軸、虚軸それぞれに256レベル割り当てたスレ
シヨルド位相軸で判定した事となり、この判定精
度を従来構成におけるROMで実現するには実に
256×256×４≒260kビツトの大容量ROMを従来
構成に用いた場合に相当する。

以上のように、バイアス位相φと追従位相θ_oと
で位相補正を行う事によつて位相判定は極めて簡
単な演算によつてさらには極めて高精度に判定を
行う事ができる。こゝでπ／Ｍ相判定に対しバイ
アス位相をπ／Ｍとして説明したが、上記説明か
ら明らかな如く２相判定に対し８相判定時にπ／
8MOD（π／４）のバイアス位相変化を与えれば
良い事は一般的に明らかであり、また４相判定に
対しても上記の考え方は容易に適用でき、２，
４，８相間の判定に応じたバイアス位相の切替え
は自由である。またこのバイアス位相の切換えは
前述の如く、自動等化器、および位相追従の動作
に全く影響を与えない。

次に本発明の第２の実施例を第６図を用いて説
明する。第４図と同一機能の回路は第４図と同じ
番号を付してある。入力端子１００から入力され
る位相変調された複素入力信号X_oは、たゝみ込
み加算回路１０１によつて複素タツプ係数C_k（ｋ
＝ｌ〜ｋ）とたゝみ込み加算が施され、このたゝ
み込み加算回路１０１の出力信号Y_o＝_k 〓^R=1 C_RX_o-R
は、端子１０６から入力される追従位相θ_oと端子
４０１から入力されるバイアス位相φとの合成回
路４００によつて合成された合成信号θ_o−φに従
つて位相補正回路１０２で位相補正され、位相補
正された信号Z_o＝e^-j(〓^n-〓⁾Y_oは判定回路１０３に
入力されて送信符号が判定される。

判定出力複素信号A_oは、端子１０６から入力
される追従位相θ_oに従つて位相補正回路１０５で
位相逆補正される。この位相逆補正されたA_oe^j〓ⁿ
とたゝみ込み加算出力信号Y_oは、減算回路１０
４に入力されて誤差信号ε″_o＝Y_o−A_oe^j〓ⁿを生成
し、誤差信号ε″_oをもつてたゝみ込み加算回路１
０１のタツプ係数を補正するための制御信号を形
成する。また追従位相θ_oは、位相逆補正回路１０
５出力A_oe^j〓ⁿとたゝみ込み加算回路１０１出力Y_o
とから演算によつてA_oe^j〓ⁿとY_oの位相差を検出し
これをループフイルタ及びVCOとしての積分回
路を介して形成される。

判定回路１０３は、Ｍ相（Ｍ＝２〜８）判定に
対してスレツシヨルド位相を２π／Ｍ（＝０
〜Ｍ−１）とし、判定入力信号Z_oの位相が、２
π／Ｍと２（＋１）π／Ｍとの間にあるときは、
epx｛ｊ（２π／Ｍ）｝なる出力複素信号A_oを出
力する。バイアス位相φ、例えばπ／Ｍとする。

上記実施例第６図の自動等化器のタツプ補正ア
ルゴリズムは、第１図，第４図の説明において用
いたものと同一のアルゴリズムを用いれば、評価
関数をε″_oの絶対値の２乗Ｆ＝｜_k 〓^R=1 C_RX_o-R−A_oe^j〓ⁿ｜² (8) に採ると評価関係Ｆのタツプ係数C_n（ｍ＝ｌ〜
ｋ）に対するクラジエントからタツプ補正式は C_n ^(n+l)＝C_n ⁽ⁿ⁾−α ・X^* _o-nε″_o（ｍ＝ｌ〜ｋ） (9) となり第６図の構成によつてタツプ係数が最適値
に収束する事がわかる。

ここで、誤差信号ε″_oは、 ε″_o＝_k 〓^R=1 C_RX_o-R−A_oe^j〓ⁿ (10) であり(9)式右辺第２項のタツプ係数増分は入力複
素信号X_oと複素タツプ係数C_kと判定出力複素信
号A_o追従位相θ_oの関係形として与えられ、バイ
アス位相φに関係しない。したがつて、自動等化
器動作中にφの値を切換えても自動等化器の動作
は何ら影響を受けない。

なお、(9)，(10)式と従来技術における(1)，(2)式と
は、その式の形が異なつている。よつて各々のア
ルゴリズムで収束が異なるという危惧もある。し
かし、以下に示すように収束についても全く同一
である。

すなわち、(8)式を変形すると、 (8)式＝｜e^j〓ⁿ｜²・｜e^-j〓ⁿ _k 〓^R=1 C_RX_o-R−A_o｜² ＝｜e^j〓ⁿ _k 〓^R=1 C_RX_o-R−A_o｜²＝｜ε_o｜² となる。よつて、(9)，(10)式による等化アルゴリズ
ムによつても、収束の仕方も従来と全く同一であ
り、第６図の構成によつても従来の自動等化アル
ゴリズムを保存したまま、簡便でかつ変調方式に
依存しないで精度の良い判定が実現できる。

また、追従位相θ_oを生成するための、たゝみ込
み加算出力Y_oと位相逆補正出力A_oe^j〓ⁿとの位相差
は、Y_oとA^* _oe^-j〓ⁿの複素積の虚部から検出でき、
これは Yⁿ・A^* _oe^j〓ⁿ＝A^* _oe^-j〓ⁿ _k 〓^R-1 C_RX_o-R (11) となり、追従位相補正信号は入力複素信号X_oと
複素タツプ係数C_kと判定出力複素信号A_oと追従
位相θ_oの関数形で与えられ、かつバイアス位相φ
に関係しない。したがつて位相補正動作中にφの
値を切換えても追従位相θ_oの動作は何ら影響を受
ける事はない。

したがつてバイアス位相φは判定回路への入力
信号Z_oの絶対位相のみを制御する事となる。

ところで追従位相の制御によつて、この場合
たゝみ込み加算回路出力Y_oの位相は位相逆補正
出力A_oe^j〓ⁿと同相になるように追従位相θ_oが制御
される。したがつて、追従位相θ_oを基準にすると
位相補正出力Z_o＝Y_oe^-j(〓^n-〓⁾の位相は、バイアス
位相分e^j〓だけ位相回転が与えられる。

今の場合、２相判定時では、A_o＝０，πであ
り、φ＝π／２であるからN_oの信号点は第５図
の５００，５０４に配置され、一方、８相判定に
対してはA_o＝０（MODπ／４）、φ＝π／８であ
るからZ_oは第５図５１０〜５１７の位置に信号配
置される。従つて前述の如く、R_e（Z_o）・I_n（Z_o）
及びR_e（Z_o）±I_n（Z_o）の極性のみから極めて簡単
かつ極めて高精度に位相判定を行うことができ
る。さらに、前述のように、バイアス位相は、
π／Ｍに限定されず、また２，４，８相間のバイ
アス位相の切換えは自由である。

以上の本発明の実施例説明に当り、入力信号と
して２〜８相の位相変調信号を例として用いたが
より多相の信号に対しても適用できる。更に、位
相変調に振幅変調が重畳した振幅位相変調方式に
対しても、上記説明した位相判定て共に振幅につ
いても判定すれば、同様の効果をもつて最適判定
が可能であることは明らかである。

また、タツプ補正アルゴリズムとして誤差信号
の絶対値の２乗を評価関数として説明したが、上
記文献(1)に示されている様に上記アルゴリズムに
限定されない。さらに、追従位相生成のための位
相差検出は、例えば、第４図においてはZ_o／a_o・
I_n（Z_o−a_o）／R_e（Z_o−a_o）等多くの検出手段があ
り、前記方法に限定されない事は明らかである。

以上詳述した如く、本発明によれば、変調指数
に依存せずに、極めて簡単かつ高精度なる判定方
法によつて位相補正機能を有する自動等化方式を
提供することができる。

【図面の簡単な説明】

第１図は従来の自動等化器を説明するための回
路構成図、第２図および第３図は第１図の動作を
説明するための信号配置図、第４図は本発明自動
等化器の実施例を説明するための回路構成図、第
５図は第４図の動作を説明するための信号配置
図、第６図は第４図の他の実施例説明図、第７図
及び第８図は２相から８相への遷移を説明するた
めの図である。１０１……たゝみ込み加算回路、１０３……位
相補正回路、１０４……判定回路、２０１……位
相逆補正回路、１０６……減算回路。

Claims

【特許請求の範囲】１入力複素信号と複素タツプ係数との複素たた
みこみ演算を行なうたたみこみ演算手段と、追従
位相とバイアス位相とを合成して合成位相を出力
する合成手段と、この手段による合成位相に基づ
き複素たたみこみ演算出力を第１の方向に位相回
転して位相補正する位相補正手段と、この手段に
よる位相補正出力から送信符号を判定する判定手
段と、この手段による判定出力と上記複素たたみ
こみ演算出力とに基づいて前記位相補正手段の位
相回転の影響を受けない誤差信号を求めて、前記
たたみこみ演算の複素タツプ係数を補正するため
の制御信号として前記たたみこみ演算手段に供給
する手段とを備え、自動等化動作のトレーニング中にはｍ相の第１
の位相変調方式を採用し、前記トレーニング開始
後から所定時間経過後はＭ（Ｍ＞ｍ）相の第２の
位相変調方式を採用すると共に、前記トレーニング開始時の前記バイアス位相と
して（2n―１）π／ｍ（ｎ＝１，２，…ｍ）を与え、前記複素タツプ係数が収束した後、前記バイア
ス位相を（2N―１）π／Ｍ（Ｎ＝１，２，…Ｍ）に変更することを特徴とする自動等化方式。２判定手段は、第１の位相変調方式の際の位相
判定スレシヨルドを 2nπ／ｍ（ｎ＝０，１，２，…ｍ―１）とし、第２の位相変調方式の際の位相判定スレシヨル
ドを 2Nπ／Ｍ（Ｎ＝０，１，２，…Ｍ―１）とすることを特徴とする特許請求の範囲第１項記
載の自動等化方式。