KR101786543B1

KR101786543B1 - 오프셋 에지 샘플러들을 갖는 데이터 수신기 회로

Info

Publication number: KR101786543B1
Application number: KR1020167012419A
Authority: KR
Inventors: 슬레이만 보우-슬레이만
Original assignee: 인텔 코포레이션
Priority date: 2013-12-13
Filing date: 2013-12-13
Publication date: 2017-10-18
Also published as: KR20160070181A; US10225072B2; EP3080675A4; WO2015088567A1; CN104716974A; CN104716974B; EP3080675A1; US20160211968A1

Abstract

상이한 기준 레벨들에 대해, 데이터 샘플들 사이의 에지 샘플링 시간에, 데이터 신호를 샘플링하기 위해 한 쌍의 오프셋 에지 샘플러들을 갖는 데이터 수신기 회로에 관련된 방법들, 장치들 및 시스템들이 설명된다. 수신기 회로의 클록 데이터 복구(CDR) 회로는, 수신기 회로에 대해 신호 무결성 메트릭을 제공하기 위해 에지 샘플링 시간에서의 데이터 신호의 신호 레벨이 오프셋 에지 샘플들의 기준 레벨들 사이에 있는 횟수에 대응하는 A-카운트를 결정할 수 있다. CDR 회로는 A-카운트에 기초하여 그것의 설정들을 동적으로 갱신할 수 있다.

Description

오프셋 에지 샘플러들을 갖는 데이터 수신기 회로{DATA RECEIVER CIRCUIT WITH OFFSET EDGE SAMPLERS}

본 발명의 실시예들은 일반적으로 전자 회로들에 관한 것이며, 보다 구체적으로는 오프셋 에지 샘플러들을 갖는 데이터 수신기 회로에 관한 것이다.

고속 입력/출력(HSIO) 수신기 시스템들은 직렬 통신 링크를 통해 데이터를 수신하기 위해 사용된다. HSIO 수신기에 대한 설정들은 전형적으로 HSIO 수신기의 제조자에 의해 설정되고 사용 동안에 수정되지 않는다. 검증 엔지니어들은 다수의 사용 경우들 하에서 특정 규격들을 충족시키는 HSIO 수신기에 대한 설정들을 결정하기 위해 상당한 시간 및 노력을 소비한다. 그러나, 설정들은 HSIO 수신기에 대한 모든 상태들 하에서 최상의 성능을 제공하지 않을 수 있다.

실시예들은 첨부 도면들과 함께 이하의 상세한 설명에 의해 손쉽게 이해될 것이다. 이러한 설명을 용이하게 하기 위해, 동일한 참조 번호들은 동일한 구조적 요소들을 지시한다. 실시예들은 첨부 도면들에서 제한이 아닌 예로서 예시된다.
도 1은 다양한 실시예들에 따른 수신기 회로를 개략적으로 예시한다.
도 2는 다양한 실시예들에 따른 수신기 회로의 각각의 샘플러들에 대한 샘플링 시간들과 기준 레벨들 및 예시적인 데이터 신호를 도시하는 플롯을 예시한다.
도 3은 다양한 실시예들에 따른 데이터를 수신하기 위한 방법의 흐름도를 예시한다.
도 4는 다양한 실시예들에 따른 클록 데이터 복구(clock-data recovery)(CDR) 트레이닝 프로세스의 흐름도를 예시한다.
도 5는 본 명세서에 설명된 다양한 실시예들을 실시하기 위해 사용될 수 있는 예시적인 시스템을 개략적으로 예시한다.

본 개시내용의 예시적인 실시예들은 오프셋 에지 샘플러들을 갖는 데이터 수신기 회로와 연관되는 방법들, 시스템들, 컴퓨터 판독가능 매체들 및 장치들을 포함하지만, 이에 제한되지는 않는다.

예시적인 실시예들의 다양한 양태들은 작업의 본질을 본 기술분야의 다른 통상의 기술자들에게 전달하기 위해 본 기술분야의 통상의 기술자들에 의해 일반적으로 이용되는 용어들을 사용하여 설명될 것이다. 그러나, 대안적인 실시예들은 설명된 양태들의 일부만을 이용하여 실시될 수 있다는 점이 본 기술분야의 통상의 기술자들에게 분명할 것이다. 설명의 목적으로, 특정 수들, 재료들 및 구성들은 예시적인 실시예들의 철저한 이해를 제공하기 위해 진술된다. 그러나, 대안적인 실시예들은 특정 상세들 없이 실시될 수 있다는 점이 본 기술분야의 통상의 기술자에게 분명할 것이다. 다른 사례들에서, 널리 공지된 특징들은 예시적인 실시예들을 모호하게 하지 않도록 생략되거나 단순화된다.

또한, 다양한 동작들은 예시적인 실시예들을 이해하는데 가장 도움이 되는 방식으로, 다수의 별개 동작들로서 차례로 설명될 것이지만; 설명의 순서는 이들 동작들이 반드시 순서에 종속적인 것을 암시하는 것으로서 해석되지 않아야 한다. 특히, 이들 동작들은 제시 순서로 수행될 필요는 없다.

어구 "일부 실시예들에서"는 반복적으로 사용된다. 이 어구는 일반적으로 동일한 실시예들을 언급하지 않지만; 이 어구는 동일한 실시예들을 언급할 수도 있다. 용어들 "포함하는(comprising)", "갖는(having)" 및 "포함하는(including)"은 맥락이 다르게 지시하지 않는 한 동의어이다.

어구 "A 및/또는 B"는 (A), (B) 또는 (A 및 B)를 의미한다. 어구들 "A/B" 및 "A 또는 B"는, 어구 "A 및/또는 B"와 유사하게, (A), (B) 또는 (A 및 B)를 의미한다.

본 명세서에 사용된 바와 같이, 용어 "회로"는 설명된 기능성을 제공하도록 구성되는 주문형 집적 회로(Application Specific Integrated Circuit)(ASIC), 전자 회로, 로직 회로, 프로세서(공유, 전용 또는 그룹) 및/또는 메모리(공유, 전용 또는 그룹)와 같은 하드웨어 컴포넌트들을 언급하거나, 이들의 일부이거나, 이들을 포함한다. 일부 실시예들에서, 회로는 설명된 기능성의 적어도 일부를 제공하기 위해 하나 이상의 소프트웨어 또는 펌웨어 프로그램들을 실행할 수 있다.

본 명세서에서의 다양한 실시예들은, 상이한 기준 레벨들에 대해, 데이터 샘플들 사이의 에지 샘플링 시간에, 데이터 신호를 샘플링하기 위해 한 쌍의 오프셋 에지 샘플러들을 갖는 데이터 수신기 회로를 제공한다. 수신기 회로의 클록 데이터 복구(CDR) 회로는 에지 샘플링 시간에서의 데이터 신호의 신호 레벨이 오프셋 에지 샘플들의 기준 레벨들 사이에 있는 횟수에 대응하는 A-카운트를 결정할 수 있다. A-카운트는 수신기 회로에 대한 신호 무결성 메트릭을 제공할 수 있다. 실시예들에서, CDR 회로는 A-카운트에 기초하여 그것의 설정들을 동적으로 갱신할 수 있다.

도 1은 다양한 실시예들에 따른 수신기 회로(100)를 개략적으로 예시한다. 수신기 회로(100)는 직렬 데이터 신호와 같은 데이터 신호를 수신하기 위해 사용될 수 있다. 예를 들어, 수신기 회로(100)는 다른 것들 중에서, 고속 입력/출력(HSIO) 수신기, 예컨대 USB(Universal Serial Bus), PCIe(Peripheral Component Interconnect express) 및/또는 SATA(Serial Advanced Technology Attachment) 수신기에 통합될 수 있다.

다양한 실시예들에서, 수신기 회로(100)는 데이터 신호를 수신하기 위한 입력 패드(102)를 포함할 수 있다. 데이터 신호는 데이터 신호의 신호 레벨(예를 들어, 전압)에 따라 복수의 데이터 비트들을 인코딩할 수 있다.

수신기 회로(100)는 데이터 샘플러 블록(104) 및 에지 샘플러 블록(106)을 더 포함할 수 있으며, 이들 모두는 데이터 신호를 수신한다. 일부 실시예들에서, 데이터 샘플러 블록(104)은 데이터 경로(108)를 통해 데이터 신호를 수신할 수 있고, 에지 샘플러 블록은 에지 경로(110)를 통해 데이터 신호를 수신할 수 있다.

다양한 실시예들에서, 수신기 회로(100)는 데이터 샘플러 블록(104) 및 에지 샘플러 블록(106)에 결합되는 클록 데이터 복구(CDR) 회로(112)를 더 포함할 수 있다. 아래에 추가로 논의되는 바와 같이, CDR 회로(112)는 클록 신호(CLK OUT)를 생성할 수 있고, 클록 신호를 데이터 샘플러 블록(104) 및/또는 에지 샘플러 블록(106)에 전달하여 데이터 샘플러 블록 및/또는 에지 샘플러 블록의 동작들을 제어할 수 있다. 일부 실시예들에서, CDR 회로(112)는 클록 신호를 데이터 샘플러 블록(104)에 전달하여 데이터 샘플러 블록(104)의 동작들을 제어할 수 있고, 위상 시프트된(예를 들어, 지연된) 버전의 클록 신호를 에지 샘플러 블록(106)에 전달하여 에지 샘플러 블록(104)의 동작들을 제어할 수 있다.

일부 실시예들에서, 도 1에 도시된 바와 같이, 수신기 회로(100)는, 클록 신호의 각각의 사이클에 대해 2 비트가 데이터 신호로 인코딩되는(예를 들어, 클록 신호의 하프 사이클 당 1 비트) 하프 레이트 수신기를 구현할 수 있다. 이들 실시예들에서, CDR 회로(112)는 클록 신호(예를 들어, 0도 위상 시프트를 가짐), 및 180도만큼 위상 시프트되는 클록 신호의 버전을 데이터 샘플러 블록(104)에 전달할 수 있다. CDR 회로(112)는 90도만큼 위상 시프트되는 클록 신호의 버전, 및 270도만큼 위상 시프트되는 클록 신호의 버전을 에지 샘플러 블록에 또한 전달할 수 있다.

도 2는 아래에 추가로 논의되는 데이터 샘플러 블록(104) 및 에지 샘플러 블록(106)의 샘플러들에 대한 기준 레벨들 및 샘플링 시간들을 도시하는 플롯(200)을 예시한다. 예시적인 데이터 신호(205)가 참조를 위해 예시된다. 예시적인 데이터 신호(205)는 클록 신호의 0 위상에서 로직 1 데이터 비트를 인코딩하는 신호 레벨로부터 클록 신호의 180도 위상에서 로직 0 데이터 비트를 인코딩하는 신호 레벨로 전이한다. 부가적으로, 데이터 신호(205)는 클록 신호의 360도 위상(예를 들어, 다음 클록 사이클의 시작)에서 로직 1 데이터 비트를 인코딩하는 신호 레벨로 다시 전이한다.

다른 실시예들에서, 수신기 회로(100)는 데이터 신호가 클록 신호의 클록 사이클 당 1 데이터 비트를 인코딩하는 풀 레이트 수신기를 구현할 수 있다. 이들 실시예들에서, CDR 회로(112)는 클록 신호를 데이터 샘플러 블록(104)에 전달할 수 있고, 180도만큼 위상 시프트되는 클록 신호의 버전을 에지 샘플러 블록(106)에 전달할 수 있다.

일부 실시예들에서, 수신기 회로(100)는 가변 이득 증폭기(variable gain amplifier)(VGA)(114) 및 선형 등화기(116)를 더 포함할 수 있으며, 그 둘 다는 입력 패드(102)와 데이터 샘플러 블록(104) 및 에지 샘플러 블록(106) 사이에 결합될 수 있다. VGA(114) 및 선형 등화기(116)는 데이터 신호를 데이터 샘플러 블록(104) 및 에지 샘플러 블록(106)에 전달하기 전에 데이터 신호를 처리할 수 있다. 예를 들어, VGA(114)는 데이터 신호를 증폭하고 증폭된 데이터 신호를 선형 등화기(116)에 전달할 수 있다. 선형 등화기(116)는 데이터 신호를 등화하고 (예를 들어, 데이터 경로(108) 및 에지 경로(110) 각각을 통해) 데이터 신호를 데이터 샘플러 블록(104) 및 에지 샘플러 블록(106)에 전달할 수 있다. VGA(114) 및/또는 선형 등화기(116)의 하나 이상의 파라미터들은, 아래에 추가로 논의되는 바와 같이, CDR 회로(112)에 의해 피드백 루프에서 조정될 수 있다.

다양한 실시예들에서, 데이터 샘플러 블록(104)은 데이터 샘플러(118)를 포함할 수 있다. 데이터 샘플러(118)는 클록 신호에 응답하여 데이터 신호를 주기적으로 샘플링하여, 데이터 신호에 의해 인코딩되는 각각의 데이터 비트들의 로직 값들을 결정할 수 있다. 예를 들어, 데이터 샘플러(118)는 데이터 샘플링 시간에서의 데이터 신호의 신호 레벨(예를 들어, 전압)과 데이터 임계값을 비교함으로써, 데이터 샘플링 시간에 데이터 신호의 데이터 샘플을 획득할 수 있다. 데이터 신호의 신호 레벨이 데이터 샘플링 시간에 데이터 임계값을 초과하면, 데이터 샘플은 제1 로직 값(예를 들어, 로직 1)일 수 있다. 데이터 신호의 신호 레벨이 데이터 샘플링 시간에 데이터 임계값 미만이면, 데이터 샘플은 제2 로직 값(예를 들어, 로직 0)일 수 있다. 일부 실시예들에서, 데이터 임계값은 0 볼트일 수 있다.

도 2를 참조하면, 수신기 회로(100)가 하프 레이트 수신기를 구현하는 실시예들에서, 데이터 샘플러(118)는 0도의 클록 신호의 위상에 대응하는 제1 데이터 샘플링 시간에 제1 데이터 샘플(DO)을 획득할 수 있고, 180도의 클록 신호의 위상에 대응하는 제2 데이터 샘플링 시간에 제2 데이터 샘플(D1)을 획득할 수 있다. 일부 실시예들에서, 데이터 샘플러(118)는 제1 및 제2 데이터 샘플들 각각을 획득하기 위해 상이한 샘플러 로직을 포함할 수 있다.

수신기 회로(100)가 풀 레이트 수신기를 구현하는 실시예들에서, 데이터 샘플러(118)는 클록 신호의 클록 사이클 당(예를 들어, 0도의 클록 신호의 위상에 대응하는 샘플링 시간에) 단일의 데이터 샘플을 획득할 수 있다.

일부 실시예들에서, 데이터 샘플러 블록(104)은 포지티브 에러 샘플러(120) 및/또는 네거티브 에러 샘플러(122)를 더 포함할 수 있다. 포지티브 에러 샘플러(120)는 데이터 샘플링 시간에 포지티브 에러 샘플(예를 들어, ErpO, Erp1)을 주기적으로 획득할 수 있고, 네거티브 에러 샘플러(122)는 데이터 샘플링 시간에 네거티브 에러 샘플(예를 들어, ErnO, Ern1)을 주기적으로 획득할 수 있다. 포지티브 에러 샘플은 데이터 샘플링 시간에 데이터 신호의 신호 레벨이 포지티브 데이터 기준 레벨보다 더 높은지 또는 더 낮은지를 표시하기 위해 이진 값을 가질 수 있다. 네거티브 에러 샘플은 데이터 샘플링 시간에 데이터 신호의 신호 레벨이 네거티브 데이터 기준 레벨보다 더 높은지 또는 더 낮은지를 표시하기 위해 이진 값을 가질 수 있다. 포지티브 데이터 기준 레벨은 데이터 임계값보다 더 높을 수 있고, 네거티브 데이터 기준 레벨은 데이터 임계값보다 더 낮을 수 있다.

다양한 실시예들에서, 적응 회로(도시되지 않음)가 포지티브 에러 샘플들 및/또는 네거티브 에러 샘플들에 기초하여 VGA(114) 및/또는 선형 등화기(116)의 설정들을 조정하기 위해 진폭 트레이닝을 수행할 수 있다. 예를 들어, 적응 회로는, 데이터 신호에 의해 인코딩되는 로직 1 비트에 대해, 포지티브 에러 샘플러(120)가 제1 로직 값(데이터 샘플링 시간에서의 신호 레벨이 포지티브 데이터 임계값 초과인 것을 표시함)과 제2 로직 값(데이터 샘플링 시간에서의 신호 레벨이 포지티브 데이터 임계값 미만인 것을 표시함)을 갖는 포지티브 에러 샘플들의 대략 동일한 수들을 생성하도록 VGA(114)의 이득 및/또는 선형 등화기(116)의 등화 설정들을 조정할 수 있다. 유사하게, 적응 회로는, 데이터 신호에 의해 인코딩되는 로직 0 비트에 대해, 네거티브 에러 샘플러(122)가 제1 로직 값과 제2 로직 값을 갖는 네거티브 에러 샘플들의 대략 동일한 수들을 생성하도록 VGA(114)의 이득 및/또는 선형 등화기(116)의 등화 설정들을 조정할 수 있다.

다양한 실시예들에서, 에지 샘플러 블록(106)은 포지티브 에지 샘플러(124) 및 네거티브 에지 샘플러(126)를 포함할 수 있다. 포지티브 에지 샘플러(124) 및 네거티브 에지 샘플러(126)는 데이터 샘플러(118)에 의한 샘플들 사이의 동일한 시점에 데이터 신호의 각각의 에지 샘플들(예를 들어, 포지티브 에지 샘플들 및 네거티브 에지 샘플들 각각)을 주기적으로 획득할 수 있다. 예를 들어, 수신기 회로(100)가 하프 레이트 수신기를 구현하는 실시예들에서, 90도의 클록 신호의 위상에 대응하는 제1 에지 샘플링 시간에, 포지티브 에지 샘플러(124)는 제1 포지티브 에지 샘플(EOp)을 획득할 수 있고, 네거티브 에지 샘플러(126)는 제2 네거티브 에지 샘플(EOn)을 획득할 수 있다. 270도의 클록 신호의 위상에 대응하는 제2 에지 샘플링 시간에, 포지티브 에지 샘플러(124)는 제2 포지티브 에지 샘플(E1p)을 획득할 수 있고, 네거티브 에지 샘플러(126)는 제2 네거티브 에지 샘플(E1n)을 획득할 수 있다.

수신기 회로(100)가 풀 레이트 수신기를 구현하는 실시예들에서, 포지티브 에지 샘플러(124)는 클록 사이클 당 단일의 포지티브 에지 샘플을 획득할 수 있고, 네거티브 에지 샘플러(126)는 클록 사이클 당 단일의 네거티브 에지 샘플을 획득할 수 있다. 포지티브 에지 샘플러(124) 및 네거티브 에지 샘플러(126)는 180도의 클록 신호의 위상에 대응하는 샘플링 시간에 각각의 에지 샘플들을 획득할 수 있다.

다양한 실시예들에서, 포지티브 에지 샘플은 에지 샘플링 시간에서의 데이터 신호의 신호 레벨이 제1 기준 레벨보다 더 높은지 또는 더 낮은지를 표시할 수 있다. 예를 들어, 포지티브 에지 샘플은, 에지 샘플링 시간에서의 데이터 신호의 신호 레벨이 제1 기준 레벨보다 더 높으면 제1 로직 값(예를 들어, 로직 1)을 가지며 에지 샘플링 시간에서의 데이터 신호의 신호 레벨이 제1 기준 레벨보다 더 낮으면 제2 로직 값(예를 들어, 로직 0)을 갖는 단일 비트일 수 있다.

다양한 실시예들에서, 네거티브 에지 샘플은 에지 샘플링 시간에서의 데이터 신호의 신호 레벨이 제1 기준 레벨과 상이한(예를 들어, 제1 기준 레벨 미만의) 제2 기준 레벨보다 더 높은지 또는 더 낮은지를 표시할 수 있다. 따라서, 제1 기준 레벨과 제2 기준 레벨은 서로로부터 오프셋될 수 있다. 일부 실시예들에서, 제1 기준 레벨은 데이터 임계값보다 더 크고 포지티브 데이터 기준 레벨보다 더 작을 수 있다. 부가적으로 또는 대안적으로, 제2 기준 레벨은 데이터 임계값보다 더 작고 네거티브 데이터 기준 레벨보다 더 클 수 있다.

다양한 실시예들에서, CDR 회로(112)는 리타이머 및 직렬 입력 병렬 출력(SIPO) 블록(128), 및 뱅뱅 위상 검출기(bang-bang phase detector)(130)를 포함할 수 있다. 리타이머 및 SIPO 블록(128)은 데이터 샘플러 블록(104) 및 에지 샘플러 블록(106)으로부터 수신되는 샘플들을 큐잉하고, 그들을 뱅뱅 위상 검출기(130)에 전달할 수 있다. CDR 회로(112)는 데이터 샘플러 블록(104)에 전달되는 클록 신호(CLK OUT)를 생성하기 위해 위상 보간기(132)를 더 포함할 수 있다. 위상 보간기(132)는 (예를 들어, 전압 제어 발진기(도시되지 않음)로부터) 입력 클록 신호(CLK IN)를 수신할 수 있고, 입력 클록 신호(CLK IN)로부터 클록 신호(CLK OUT)를 생성할 수 있다.

CDR 회로(112)는 비례 이득(Kp) 증폭기(134), 적분 이득(Ki) 증폭기(136), 가산기(138) 및/또는 지연 요소(140)를 더 포함할 수 있다. Kp 증폭기(134), Ki 증폭기(136), 가산기(138) 및 지연 요소(140)는 CDR 회로(112)의 루프 필터를 형성할 수 있다. 뱅뱅 위상 검출기(130)는 루프 필터를 통해 위상 보간기(132)를 제어할 수 있다.

다양한 실시예들에서, CDR 회로(112)는 포지티브 및 네거티브 에지 샘플들에 기초하여 클록 신호(CLK OUT)의 하나 이상의 특성들(예를 들어, 위상 및/또는 주파수)을 조정할 수 있다. 예를 들어, 뱅뱅 위상 검출기(130)는 선행/후행 신호(early/late signal)를 출력할 수 있다. 루프 필터는 선행/후행 신호를 처리하고, 선행/후행 신호에 기초하여 출력 신호를 생성하여 위상 보간기(132)를 제어할 수 있다. 일부 실시예들에서, CDR 회로(112)는 위상 보간기(132)를 통해 클록 신호의 위상을 연속적으로 변경함으로써 클록 신호(CLK OUT)의 주파수를 변경할 수 있다.

일부 실시예들에서, CDR 회로(112)는 포지티브 및 네거티브 에지 샘플들에 기초하여 Kp 증폭기(134)의 Kp 설정 및/또는 Ki 증폭기(136)의 Ki 설정을 조정할 수 있다. Kp 및/또는 Ki 설정들은 클록 신호가 뱅뱅 위상 검출기(130)의 선행/후행 신호에 응답하여 어떻게 변경되는지를 변경할 수 있다.

일부 실시예들에서, CDR 회로(112)는, 포지티브 및 네거티브 에지 샘플들에 기초하여, 데이터 신호의 신호 레벨이 에지 샘플링 시간에 제1 기준 레벨과 제2 기준 레벨 사이에 있는 횟수에 대응하는 A-카운트를 결정할 수 있다. A-카운트는, 에지 샘플링 시간에, 제1 기준 레벨과 제2 기준 레벨 사이에 있는 신호 레벨을 갖는 데이터 신호의 전이들의 수(그 동안에 데이터 신호가 로직 0으로부터 로직 1로 스위칭되거나 로직 1로부터 로직 0으로 스위칭됨)에 대응할 수 있다. 일부 실시예들에서, CDR은, 에지 샘플링 시간에, 제1 기준 레벨 초과이거나 제2 기준 레벨 미만인 신호 레벨을 갖는 데이터 신호의 전이들의 수에 대응하는 B-카운트를 또한 결정할 수 있다.

예를 들어, 아래의 표 1은 뱅뱅 위상 검출기(130)의 선행/후행 신호 출력, 및 제1 데이터 샘플(DO), 제2 데이터 샘플(D1), 제1 포지티브 에지 샘플(EOp) 및 제1 네거티브 에지 샘플(EOn)의 가능한 값들에 대한 A-카운트 및 B-카운트의 갱신들을 나타내는 진리표이다.

다양한 실시예들에서, A-카운트는 데이터 채널의 아이-폭(eye-width)에 대한 프록시 측정을 제공할 수 있다. 예를 들어, 더 높은 A-카운트는 데이터 채널의 더 넓은 아이-폭에 대응할 수 있다. 따라서, A-카운트는 수신기 회로(100)에 대한 신호 무결성 메트릭을 제공할 수 있다.

다양한 실시예들에서, CDR 회로(112)는, 예를 들어 A-카운트를 최대화하고/하거나 B-카운트를 최소화하기 위해, A-카운트에 기초하여 클록 신호의 하나 이상의 특성들을 조정할 수 있다. A-카운트의 사용은 단일의(비오프셋(non-offset)) 에지 샘플러를 이용하는 스킴을 통해 개선을 제공할 수 있다. 단일의 에지 샘플러를 사용하면, 에지 샘플러에 의해 획득되는 에지 샘플은 데이터 신호의 신호 레벨이 에지 샘플러의 기준 레벨(데이터 임계값과 동일함)보다 더 높은지 또는 더 낮은지만을 표시하고, CDR 회로는 기준 레벨의 양측에서 에지 샘플들의 동일한 양들을 갖도록 클록 신호를 조정한다. 따라서, CDR 회로는 데이터 신호의 신호 레벨이 데이터 임계값과 상이한 크기에 상관없이 클록 신호를 조정한다. 대조적으로, 본 명세서에 설명된 CDR 회로(112)에 의해 획득되는 A-카운트는, 에지 샘플링 시간에, 제1 기준 레벨과 제2 기준 레벨에 의해 정의된 범위 밖에 있는 신호 레벨을 갖는 데이터 신호의 전이들의 수를 최소화하기 위해 CDR(112)이 클록 신호를 조정하는 것을 허용한다.

부가적으로, CDR 회로(112)는 A-카운트 및/또는 B-카운트에 기초하여 Kp 증폭기(134)의 Kp 설정 및/또는 Ki 증폭기(136)의 Ki 설정의 값들을 결정하고/하거나 동적으로 조정할 수 있다. 대조적으로, 전형적인 데이터 수신기들에서, Kp 설정 및 Ki 설정은 주어진 데이터 수신기 설계에 대해 미리 결정되고, 데이터 수신기의 제조자에 의해 설정된다.

도 3은 다양한 실시예들에 따른 데이터를 수신하는 방법(300)을 예시한다. 방법(300)은 수신기 회로(100)와 같은 데이터 수신기에 의해 수행될 수 있다.

302에서, 방법(300)은, 클록 신호에 응답하여, 데이터 샘플링 시간에, 데이터 신호의 데이터 샘플을 주기적으로 획득하는 단계를 포함할 수 있다. 데이터 샘플은 데이터 샘플링 시간에서의 데이터 신호의 신호 레벨이 데이터 임계값 초과인지 또는 미만인지를 표시할 수 있다(예를 들어, 로직 0 비트 또는 로직 1 비트 각각을 표현함).

304에서, 방법(300)은, 데이터 샘플들 사이의 에지 샘플링 시간에, 제1 에지 샘플을 주기적으로 획득하는 단계를 포함할 수 있다. 제1 에지 샘플은, 에지 샘플링 시간에서의 데이터 신호의 신호 레벨이 제1 기준 레벨보다 더 높은지 또는 더 낮은지를 표시할 수 있다. 일부 실시예들에서, 제1 기준 레벨은 데이터 임계값보다 더 높을 수 있다.

306에서, 방법(300)은, 에지 샘플링 시간에, 제2 에지 샘플을 주기적으로 획득하는 단계를 포함할 수 있다. 제2 에지 샘플은, 에지 샘플링 시간에서의 데이터 신호의 신호 레벨이 제2 기준 레벨보다 더 높은지 또는 더 낮은지를 표시할 수 있다. 제2 기준 레벨은 제1 기준 레벨과 상이할 수 있다. 예를 들어, 일부 실시예들에서, 제2 기준 레벨은 데이터 임계값보다 더 낮을 수 있다.

308에서, 방법(300)은, 복수의 제1 및 제2 에지 샘플들에 기초하여 A-카운트를 결정하는 단계를 포함할 수 있다. A-카운트는 데이터 신호의 신호 레벨이 에지 샘플링 시간에 제1 기준 레벨과 제2 기준 레벨 사이에 있는 횟수에 대응할 수 있다.

310에서, 방법(300)은, A-카운트에 기초하여 CDR 회로(예를 들어, CDR 회로(112))의 Kp 설정 및/또는 Ki 설정을 조정하는 단계를 포함할 수 있다. CDR 회로의 Kp 및/또는 Ki 설정들을 조정하는 것은 클록 신호의 위상이 조정되는 레이트를 변경할 수 있다.

일부 실시예들에서, CDR 회로(112)는 CDR 트레이닝 프로세스를 통해 Kp 설정 및 Ki 설정을 위해 사용할 값들을 결정할 수 있다. 도 4는 다양한 실시예들에 따른 CDR 트레이닝 프로세스(400)를 예시한다. 일부 실시예들에서, CDR 트레이닝 프로세스(400)는 위에서 설명된 진폭 트레이닝 프로세스 후에 수행될 수 있다. 부가적으로 또는 대안적으로, 일부 실시예들에서, VGA(114) 및/또는 선형 등화기(116)의 설정들은 CDR 트레이닝 프로세스(400) 동안에 일정하게 유지될 수 있다.

402에서, CDR 트레이닝 프로세스(400)는 동일한 Ki 설정을 이용하여 CDR 회로(예를 들어, CDR 회로(112))의 제1의 일련의 상이한 Kp 설정들에 대해 데이터 신호와 연관된 A-카운트를 결정하는 단계를 포함할 수 있다. 제1의 일련의 상이한 Kp 설정들은 시작 Kp 설정에서 시작할 수 있고, 제1의 일련의 상이한 Kp 설정들의 후속 Kp 설정들은 시작 Kp 설정으로부터 변경될 수 있다. 일부 실시예들에서, 시작 Kp 설정은 Kp 증폭기(예를 들어, Kp 증폭기(134))에 대해 최고 비례 이득을 제공하는 Kp 설정일 수 있다. 부가적으로 또는 대안적으로, 일련의 상이한 Kp 설정들을 위해 사용되는 Ki 설정(예를 들어, 시작 Ki 설정)은 Ki 증폭기(예를 들어, Ki 증폭기(136))에 대해 최저 적분 이득을 제공하는 Ki 설정일 수 있다. 최고 비례 이득과 최저 적분 이득의 조합은 CDR 회로에 최고 대역폭 및 안정성을 제공할 수 있으며, 이는 CDR 트레이닝 프로세스(400) 동안 안정된 동작 영역에 CDR 회로를 유지하는 것을 용이하게 할 수 있다.

예를 들어, 일부 실시예들에서, Kp 설정 및/또는 Ki 설정들은 1 내지 n, 예컨대 1 내지 16의 정수 값을 갖는 디지털 설정들일 수 있다. 이들 실시예들에서, 시작 Kp 설정은 16일 수 있고, 시작 Ki 설정은 1일 수 있다. 제1의 일련의 상이한 Kp 설정들은 시작 Kp 설정으로부터 반복되는 Kp 설정들을 포함할 수 있다.

404에서, CDR 트레이닝 프로세스(400)는 일련의 상이한 Kp 설정들 중에서 최고 A-카운트를 갖는 제1 Kp 설정을 선택하는 단계를 포함할 수 있다.

406에서, CDR 트레이닝 프로세스(400)는, 모두 제1 Kp 설정을 이용하여, CDR 회로의 제1의 일련의 상이한 Ki 설정들에 대한 A-카운트를 결정하는 단계를 포함할 수 있다. 제1의 일련의 상이한 Ki 설정들은 시작 Ki 설정에서 시작하고, 시작 Ki 설정으로부터 반복될 수 있다.

408에서, CDR 트레이닝 프로세스(400)는 일련의 상이한 Ki 설정들 중에서 최고 A-카운트를 갖는 제1 Ki 설정을 선택하는 단계를 포함할 수 있다.

일부 실시예들에서, CDR 트레이닝 프로세스(400)는, 410에서, 제1 Ki 설정을 이용하여 제2의 일련의 상이한 Kp 설정들에 대한 데이터 신호의 A-카운트를 결정하는 단계를 더 포함할 수 있다.

412에서, CDR 트레이닝 프로세스(400)는 제2의 일련의 상이한 Kp 설정들 중에서 최고 A-카운트를 갖는 제2 Kp 설정을 선택하는 단계를 더 포함할 수 있다. 제2 Kp 설정은 제1 Kp 설정과 동일하거나 상이할 수 있다.

414에서, CDR 트레이닝 프로세스(400)는 제2 Kp 설정을 이용하여 CDR 회로의 제2의 일련의 상이한 Ki 설정들에 대한 A-카운트를 결정하는 단계를 더 포함할 수 있다.

416에서, CDR 트레이닝 프로세스(400)는 제2의 일련의 상이한 Ki 설정들 중에서 최고 A-카운트를 갖는 제2 Ki 설정을 선택하는 단계를 더 포함할 수 있다.

일부 실시예들에서, 제2 Kp 설정 및 제2 Ki 설정은 CDR 회로의 정상 동작을 위해 사용될 수 있다. 다른 실시예들에서, 하나 이상의 부가적인 일련의 Kp 설정들 및/또는 Ki 설정들은 유사한 방식으로(예를 들어, 제2 Kp 설정에서 시작되는 제3의 일련의 Kp 설정들을 이용하여 그리고 제2 Ki 설정을 사용하여) 획득되고 분석될 수 있다.

다양한 실시예들에서, 일련의 상이한 Kp 설정들 및 일련의 상이한 Ki 설정들은 임의의 적합한 수의 상이한 설정들을 포함할 수 있고, 반복들 사이에서 임의의 적합한 스텝 크기를 사용할 수 있다. 일부 실시예들에서, 제1의 일련의 Kp 설정들 및/또는 Ki 설정들은 제2의 일련의 Kp 설정들 및/또는 Ki 설정들 각각보다 더 큰 스텝 크기를 포함할 수 있다. 다른 실시예들에서, 제1의 일련의 Kp 설정들 및/또는 Ki 설정들은 제2의 일련의 Kp 설정들 및/또는 Ki 설정들 각각과 동일한 스텝 크기를 포함할 수 있다.

일부 실시예들에서, CDR 트레이닝 프로세스(400)는 CDR 회로의 동작을 위해 사용할 Kp 설정 및 Ki 설정을 재결정하도록 주기적으로 반복될 수 있다. 일부 실시예들에서, 데이터 신호의 A-카운트는 CDR 회로의 동작 동안 모니터링될 수 있고 CDR 트레이닝 프로세스(400)는 A-카운트가 임계값 미만이 되면 재개시될 수 있다. 따라서, Kp 설정 및/또는 Ki 설정은 수신기 회로(100)의 변경 상태들에 응답하도록 동적으로 갱신될 수 있다.

도 1 및 도 2를 다시 참조하면, 그리고 위에서 논의된 바와 같이, 일부 실시예들에서, 포지티브 에지 샘플러(124)에 의해 사용되는 제1 기준 레벨은 데이터 임계값보다 더 클 수 있고, 네거티브 에지 샘플러(126)에 의해 사용되는 제2 기준 레벨은 데이터 임계값보다 더 작을 수 있다. 일부 그러한 실시예들에서, 에지 샘플러 블록(106)은 에지 샘플링 시간에서의 데이터 신호의 신호 레벨이 데이터 임계값 초과인지 또는 미만인지를 표시하는 비오프셋 에지 샘플을 획득하기 위해 비오프셋 에지 샘플러(도시되지 않음)를 더 포함할 수 있다. 따라서, 비오프셋 에지 샘플은 데이터 신호가 클록 신호에 대해 선행인지 또는 후행인지를 표시할 수 있다. 다른 실시예들에서, 에지 샘플러 블록(106)은 비오프셋 에지 샘플러를 포함하지 않을 수 있다. CDR 회로(112)는, 에지 샘플링 시간에 신호 레벨이 제1 기준 레벨 초과이거나 제2 기준 레벨 미만일 때, 위에서 논의되고 표 1에 나타낸 바와 같이, 포지티브 에지 샘플러(124) 및 네거티브 에지 샘플러(126)로부터 선행/후행 정보를 여전히 획득할 수 있다.

다른 실시예들에서, 제1 기준 레벨은 데이터 임계값보다 더 클 수 있고, 제2 기준 레벨은 데이터 임계값과 동일할 수 있다. 따라서, 네거티브 에지 샘플러(126)의 네거티브 에지 샘플들은 선행/후행 정보를 제공하기 위해 사용될 수 있다. 이러한 예들에서, B-카운트는 에지 샘플링 시간에 포지티브 에지 샘플러의 제1 기준 레벨 초과인 신호 레벨을 갖는 전이들의 수에 대응할 수 있지만, 에지 샘플링 시간에 네거티브 에지 샘플러의 제2 기준 레벨 미만인 신호 레벨을 갖는 데이터 신호의 전이들을 포함하지 않을 수 있다. CDR 회로(112)는 (예를 들어, 높은 A-카운트 및 낮은 B-카운트를 갖기 위해) A-카운트 및 B-카운트에 기초하여 클록 신호를 조정할 수 있다.

일부 실시예들에서, CDR 회로(112)는, 데이터 샘플러, 포지티브 에러 샘플러 및 네거티브 에러 샘플러를 갖는 데이터 샘플링 블록, 및 단일의 에지 샘플러(예를 들어, 데이터 임계값과 동일한 기준 레벨을 갖는 비오프셋 에지 샘플러로서 종래에 사용됨)를 갖는 에지 샘플링 블록을 갖는 종래의 샘플링 회로와 함께 사용될 수 있다. 이들 실시예들에서, CDR 회로(112)는 본 명세서에 설명된 실시예들을 실시하기 위해 한 쌍의 오프셋 에지 샘플러들을 생성하도록 샘플러들의 기준 레벨들 및 클록 신호를 조정할 수 있다. 예를 들어, CDR 회로(112)는 90도만큼 클록 신호를 위상 시프트하여, 데이터 샘플링 블록이 에지 샘플링 시간에 데이터 신호를 샘플링하게 하고(그에 따라 데이터 샘플링 블록을 에지 샘플링 블록으로 변환함) 에지 샘플링 블록이 데이터 샘플링 시간에 데이터 신호를 샘플링하게 한다(그에 따라 에지 샘플링 블록을 데이터 샘플링 블록으로 변환함). 포지티브 및 네거티브 에러 샘플러들의 기준 레벨들은 포지티브 및 네거티브 에러 샘플러들을 포지티브 및 네거티브 에러 샘플러들 각각으로 변환하기 위해 본 명세서에 설명된 제1 및 제2 기준 레벨들 각각으로 설정될 수 있다.

도 5는 다양한 실시예들에 따라 본 명세서에 설명된 장치들 및/또는 방법들(예를 들어, 수신기 회로(100), 방법(300), CDR 프로세스(400))을 이용할 수 있는 예시적인 컴퓨팅 디바이스(500)를 예시한다. 도시된 바와 같이, 컴퓨팅 디바이스(500)는 다수의 컴포넌트들, 예컨대 하나 이상의 프로세서(들)(504)(1개가 도시됨) 및 적어도 하나의 통신 칩(506)을 포함할 수 있다. 다양한 실시예들에서, 하나 이상의 프로세서(들)(504) 각각은 하나 이상의 프로세서 코어들을 포함할 수 있다. 다양한 실시예들에서, 적어도 하나의 통신 칩(506)은 하나 이상의 프로세서(들)(504)에 물리적으로 그리고 전기적으로 결합될 수 있다. 추가 구현들에서, 통신 칩(506)은 하나 이상의 프로세서(들)(504)의 일부일 수 있다. 다양한 실시예들에서, 컴퓨팅 디바이스(500)는 인쇄 회로 보드(PCB)(502)를 포함할 수 있다. 이들 실시예들에 있어, 하나 이상의 프로세서(들)(504) 및 통신 칩(506)은 그 위에 배치될 수 있다. 대안적인 실시예들에서, 다양한 컴포넌트들은 PCB(502)의 이용 없이 결합될 수 있다.

그것의 애플리케이션들에 따라, 컴퓨팅 디바이스(500)는 PCB(502)에 물리적으로 그리고 전기적으로 결합될 수도 있고 결합되지 않을 수도 있는 다른 컴포넌트들을 포함할 수 있다. 이들 다른 컴포넌트들은 메모리 제어기(505), 휘발성 메모리(예를 들어, DRAM(508)), 비휘발성 메모리, 예컨대 판독 전용 메모리(ROM)(510), 플래시 메모리(512) 및 저장 디바이스(511)(예를 들어, HDD), I/O 제어기(514), 디지털 신호 프로세서(도시되지 않음), 암호 프로세서(도시되지 않음), 그래픽스 프로세서(516), 하나 이상의 안테나(518), 디스플레이(도시되지 않음), 터치 스크린 디스플레이(520), 터치 스크린 제어기(522), 배터리(524), 오디오 코덱(도시되지 않음), 비디오 코덱(도시되지 않음), 글로벌 포지셔닝 시스템(GPS) 디바이스(528), 나침반(530), 가속도계(도시되지 않음), 자이로스코프(도시되지 않음), 스피커(532), 카메라(534) 및 대용량 저장 디바이스(예컨대, 하드 디스크 드라이브, 고체 상태 드라이브, 콤팩트 디스크(CD), DVD(digital versatile disk))(도시되지 않음) 등을 포함하지만, 이에 제한되지는 않는다. 다양한 실시예들에서, 프로세서(504)는 시스템 온 칩(SoC)을 형성하기 위해 다른 컴포넌트들과 동일한 다이 상에 집적될 수 있다.

일부 실시예들에서, 하나 이상의 프로세서(들), 플래시 메모리(512) 및/또는 저장 디바이스(511)는, 컴퓨팅 디바이스(500)가, 하나 이상의 프로세서(들)(504)에 의한 프로그래밍 명령어들의 실행에 응답하여, 본 명세서에 설명된 방법들(예를 들어, 방법(300) 및/또는 CDR 프로세스(400))의 모든 또는 선택된 양태들을 실시할 수 있게 하도록 구성된 프로그래밍 명령어들을 저장하는 연관된 펌웨어(도시되지 않음)를 포함할 수 있다. 다양한 실시예들에서, 이들 양태들은 하나 이상의 프로세서(들)(504), 플래시 메모리(512) 또는 저장 디바이스(511)로부터 분리되는 하드웨어를 사용하여 부가적으로 또는 대안적으로 구현될 수 있다.

다양한 실시예들에서, 컴퓨팅 디바이스(500)의 하나 이상의 컴포넌트들은 데이터를 수신하기 위해 본 명세서에 설명된 수신기 회로(100)를 포함할 수 있다. 예를 들어, 수신기 회로(100)는 컴퓨팅 디바이스(500)의 I/O 제어기(514), 프로세서(504), 메모리 제어기(505) 및/또는 다른 컴포넌트에 포함될 수 있다. 일부 실시예들에서, I/O 제어기(514)는 수신기 회로(100)를 사용하여 데이터 신호를 수신하기 위해 하나 이상의 외부 디바이스들과 인터페이스할 수 있다. 다른 실시예들에서, 수신기 회로(100)는 컴퓨팅 디바이스(500)의 2개의 컴포넌트들 사이에서 전송되는 데이터 신호를 수신하기 위해 사용될 수 있다.

통신 칩들(506)은 컴퓨팅 디바이스(500)로의 그리고 컴퓨팅 디바이스로부터의 데이터의 전송을 위해 유선 및/또는 무선 통신들을 가능하게 할 수 있다. 용어 "무선" 및 그것의 파생어들은 비고체 매체를 통한 변조된 전자기 복사의 사용을 통해 데이터를 통신할 수 있는 회로들, 디바이스들, 시스템들, 방법들, 기술들, 통신 채널들 등을 설명하기 위해 사용될 수 있다. 이 용어는 연관된 디바이스들이 임의의 와이어들을 포함하지 않는 것을 암시하지는 않지만, 일부 실시예들에서 연관된 디바이스들은 그렇지 않을 수도 있다. 통신 칩(506)은, IEEE 702.20, GPRS(General Packet Radio Service), Ev-DO(Evolution Data Optimized), HSPA+(Evolved High Speed Packet Access), HSDPA+(Evolved High Speed Downlink Packet Access), HSUPA+(Evolved High Speed Uplink Packet Access), GSM(Global System for Mobile Communications), EDGE(Enhanced Data rates for GSM Evolution), CDMA(Code Division Multiple Access), TDMA(Time Division Multiple Access), DECT(Digital Enhanced Cordless Telecommunications), 블루투스, 그것의 파생물들뿐만 아니라, 3G, 4G, 5G 및 그 이상의 것으로서 지정되는 임의의 다른 무선 프로토콜들을 포함하지만 이에 제한되지는 않는 다수의 무선 표준들 또는 프로토콜들 중 임의의 것을 구현할 수 있다. 컴퓨팅 디바이스(500)는 복수의 통신 칩들(506)을 포함할 수 있다. 예를 들어, 제1 통신 칩(506)은 Wi-Fi 및 블루투스와 같은 단거리 무선 통신들에 전용일 수 있고, 제2 통신 칩(506)은 GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO 등과 같은 장거리 무선 통신들에 전용일 수 있다.

다양한 구현들에서, 컴퓨팅 디바이스(500)는 랩톱, 넷북, 노트북, 울트라북, 스마트폰, 컴퓨팅 태블릿, PDA(personal digital assistant), 울트라 모바일 PC, 모바일 폰, 데스크톱 컴퓨터, 서버, 프린터, 스캐너, 모니터, 셋톱 박스, 엔터테인먼트 제어 유닛(예를 들어, 게이밍 콘솔 또는 차량용 엔터테인먼트 유닛), 디지털 카메라, 어플라이언스, 휴대용 뮤직 플레이어 또는 디지털 비디오 레코더일 수 있다. 추가 구현들에서, 컴퓨팅 디바이스(500)는 데이터를 처리하는 임의의 다른 전자 디바이스일 수 있다.

예들

일부 비제한적인 예들이 아래에 제공된다.

예 1은 데이터를 수신하기 위한 회로이며, 이 회로는, 클록 신호에 응답하여, 데이터 신호를 주기적으로 샘플링하여, 데이터 신호에 의해 인코딩되는 각각의 데이터 비트들의 로직 값들을 결정하는 데이터 샘플러; 데이터 샘플러에 의한 샘플들 사이의 에지 샘플링 시간에 제1 에지 샘플을 주기적으로 획득하는 제1 에지 샘플러 - 제1 에지 샘플은, 에지 샘플링 시간에서의 데이터 신호의 신호 레벨이 제1 기준 레벨보다 더 높은지 또는 더 낮은지를 표시함 -; 데이터 샘플러에 의한 샘플들 사이의 에지 샘플링 시간에 제2 에지 샘플을 주기적으로 획득하는 제2 에지 샘플러 - 제2 에지 샘플은, 에지 샘플링 시간에서의 데이터 신호의 신호 레벨이 제1 기준 레벨과 상이한 제2 기준 레벨보다 더 높은지 또는 더 낮은지를 표시함 -; 및 데이터 샘플러, 제1 에지 샘플러 및 제2 에지 샘플러에 결합된 클록 데이터 복구(CDR) 회로 - CDR 회로는 제1 에지 샘플과 제2 에지 샘플에 기초하여 클록 신호의 하나 이상의 특성들을 조정함 - 를 포함한다.

예 2는 예 1의 회로이며, 여기서 CDR 회로는, 제1 에지 샘플과 제2 에지 샘플에 기초하여, 데이터 신호의 신호 레벨이 에지 샘플링 시간에 제1 기준 레벨과 제2 기준 레벨 사이에 있는 횟수에 대응하는 A-카운트를 결정하고; 결정된 A-카운트에 기초하여 클록 신호의 하나 이상의 특성들을 조정한다.

예 3은 예 2의 회로이며, 여기서 CDR 회로는 CDR 회로의 비례 이득(Kp) 설정 또는 적분 이득(Ki) 설정을 조정하여, 클록 신호의 위상을 조정한다.

예 4는 예 3의 회로이며, 여기서 CDR 회로는, 동일한 Ki 설정을 이용하여 CDR 회로의 일련의 상이한 Kp 설정들에 대해 데이터 신호의 A-카운트를 결정하고; 일련의 상이한 Kp 설정들 중에서 최고 A-카운트를 갖는 제1 Kp 설정을 선택하고; 제1 Kp 설정을 이용하여 CDR 회로의 일련의 상이한 Ki 설정들에 대해 데이터 신호의 A-카운트를 결정하고; 일련의 상이한 Ki 설정들 중에서 최고 A-카운트를 갖는 제1 Ki 설정을 선택하도록 구성됨으로써 CDR 회로의 Kp 설정 및 Ki 설정을 조정한다.

예 5는 예 4의 회로이며, 여기서 일련의 상이한 Kp 설정들은 제1의 일련의 상이한 Kp 설정들이고, 일련의 상이한 Ki 설정들은 제1의 일련의 상이한 Ki 설정들이고, CDR 회로는, 제1 Ki 설정을 이용하여 CDR 회로의 제2의 일련의 상이한 Kp 설정들에 대해 데이터 신호의 A-카운트를 결정하고; 제2의 일련의 상이한 Kp 설정들 중에서 최고 A-카운트를 갖는 제2 Kp 설정을 선택하고; 제2 Kp 설정을 이용하여 CDR 회로의 제2의 일련의 상이한 Ki 설정들에 대해 데이터 신호의 A-카운트를 결정하고; 제2의 일련의 상이한 Ki 설정들 중에서 최고 A-카운트를 갖는 제2 Ki 설정을 선택한다.

예 6은 예 1의 회로이며, 여기서 클록 신호는 제1 클록 신호이고, 제1 에지 샘플러 및 제2 에지 샘플러는 제1 클록 신호의 위상 시프트된 버전인 제2 클록 신호에 응답하여 각각의 제1 에지 샘플 또는 제2 에지 샘플을 획득한다.

예 7은 예 1의 회로이며, 여기서 데이터 샘플러는, 각각의 데이터 비트들의 로직 값들을 결정하기 위해, 샘플링 시간에 데이터 신호의 신호 레벨과 데이터 임계값을 주기적으로 비교하고, 이 회로는, 샘플링 시간에, 데이터 신호의 신호 레벨이 데이터 임계값보다 더 높은 포지티브 데이터 기준 레벨보다 더 높은지 또는 더 낮은지를 결정하는 포지티브 에러 샘플러; 및 샘플링 시간에, 데이터 신호의 신호 레벨이 데이터 임계값보다 더 낮은 네거티브 데이터 기준 레벨보다 더 높은지 또는 더 낮은지를 결정하는 네거티브 에러 샘플러를 더 포함한다.

예 8은 예 7의 회로이며, 이 회로는, 데이터 신호를 수신하는 입력 패드; 및 가변 이득 증폭기 및 선형 등화기 - 가변 이득 증폭기 및 선형 등화기 양쪽 모두는 데이터 신호를 처리하기 위해 입력 패드와 데이터 샘플러 사이에 결합되고, 가변 이득 증폭기 및 선형 등화기의 하나 이상의 파라미터들은 포지티브 에러 샘플러 및 네거티브 에러 샘플러의 결정들에 기초하여 결정됨 - 를 더 포함한다.

예 9는 예 1 내지 예 8 중 어느 하나의 회로이며, 여기서 데이터 샘플러는, 각각의 데이터 비트들의 로직 값들을 결정하기 위해, 데이터 신호의 신호 레벨과 데이터 임계값을 비교하고, 제1 기준 레벨은 데이터 임계값 초과이고, 제2 기준 레벨은 데이터 임계값 미만이다.

예 10은 예 1 내지 예 8 중 어느 하나의 회로이며, 여기서 데이터 샘플러는, 각각의 데이터 비트들의 로직 값들을 결정하기 위해, 데이터 신호의 신호 레벨과 데이터 임계값을 비교하고, 제1 기준 레벨은 데이터 임계값 초과이고, 제2 기준 레벨은 데이터 임계값과 동일하다.

예 11은 데이터를 수신하기 위한 방법이며, 이 방법은, 클록 신호에 응답하여, 데이터 샘플링 시간에, 데이터 신호의 데이터 샘플을 주기적으로 획득하는 단계 - 데이터 샘플은, 데이터 샘플링 시간에서의 데이터 신호의 신호 레벨이 데이터 임계값 초과인지 또는 미만인지를 표시함 -; 데이터 샘플들 사이의 에지 샘플링 시간에 제1 에지 샘플을 주기적으로 획득하는 단계 - 제1 에지 샘플은, 에지 샘플링 시간에서의 데이터 신호의 신호 레벨이 제1 기준 레벨보다 더 높은지 또는 더 낮은지를 표시함 -; 데이터 샘플들 사이의 에지 샘플링 시간에 제2 에지 샘플을 주기적으로 획득하는 단계 - 제2 에지 샘플은, 에지 샘플링 시간에서의 데이터 신호의 신호 레벨이 제2 기준 레벨보다 더 높은지 또는 더 낮은지를 표시함 -; 및 제1 에지 샘플과 제2 에지 샘플에 기초하여 클록 신호의 위상을 조정하는 단계를 포함한다.

예 12는 예 11의 방법이며, 이 방법은, 제1 에지 샘플과 제2 에지 샘플에 기초하여, 데이터 신호의 신호 레벨이 에지 샘플링 시간에 제1 기준 레벨과 제2 기준 레벨 사이에 있는 횟수에 대응하는 A-카운트를 결정하는 단계; 및 결정된 A-카운트에 기초하여 클록 신호의 위상을 조정하는 단계를 더 포함한다.

예 13은 예 12의 방법이며, 이 방법은, 클록 신호의 위상을 조정하기 위해 클록 데이터 복구(CDR) 회로의 비례 이득(Kp) 설정 또는 적분 이득(Ki) 설정을 조정하는 단계를 더 포함한다.

예 14는 예 13의 방법이며, 여기서 Kp 설정 또는 Ki 설정을 조정하는 단계는, 동일한 Ki 설정을 이용하여 CDR의 일련의 상이한 Kp 설정들에 대해 데이터 신호의 A-카운트를 결정하는 단계; 일련의 상이한 Kp 설정들 중에서 최고 A-카운트를 갖는 제1 Kp 설정을 선택하는 단계; 제1 Kp 설정을 이용하여 CDR의 일련의 상이한 Ki 설정들에 대해 데이터 신호의 A-카운트를 결정하는 단계; 및 일련의 상이한 Ki 설정들 중에서 최고 A-카운트를 갖는 제1 Ki 설정을 선택하는 단계를 포함한다.

예 15는 예 14의 방법이며, 여기서 일련의 상이한 Kp 설정들은 제1의 일련의 상이한 Kp 설정들이고, 일련의 상이한 Ki 설정들은 제1의 일련의 상이한 Ki 설정들이고, Kp 설정 또는 Ki 설정을 조정하는 단계는, 제1 Ki 설정을 이용하여 CDR 회로의 제2의 일련의 상이한 Kp 설정들에 대해 데이터 신호의 A-카운트를 결정하는 단계; 제2의 일련의 상이한 Kp 설정들 중에서 최고 A-카운트를 갖는 제2 Kp 설정을 선택하는 단계; 제2 Kp 설정을 이용하여 CDR 회로의 제2의 일련의 상이한 Ki 설정들에 대해 데이터 신호의 A-카운트를 결정하는 단계; 및 제2의 일련의 상이한 Ki 설정들 중에서 최고 A-카운트를 갖는 제2 Ki 설정을 선택하는 단계를 더 포함한다.

예 16은 예 13의 방법이며, 여기서 Kp 설정 또는 Ki 설정은 교정 프로세스를 사용하여 조정되고, 이 방법은, 시간에 따라 데이터 신호의 A-카운트를 모니터링하는 단계; 및 데이터 신호의 A-카운트가 A-카운트 임계값 미만이 되는 경우, 교정 프로세스를 재개시하는 단계를 더 포함한다.

예 17은 예 11 내지 예 16 중 어느 하나의 방법이며, 여기서 제1 기준 레벨은 데이터 임계값 초과이고, 제2 기준 레벨은 데이터 임계값 미만이다.

예 18은 예 11 내지 예 16 중 어느 하나의 방법이며, 여기서 제1 기준 레벨은 데이터 임계값 초과이고, 제2 기준 레벨은 데이터 임계값과 동일하다.

예 19는 데이터를 수신하기 위한 시스템이며, 이 시스템은 프로세서; 및 데이터 신호를 수신하기 위해 프로세서에 결합된 수신기 회로를 포함한다. 수신기 회로는, 클록 신호에 응답하여, 데이터 샘플링 시간에, 데이터 신호의 신호 레벨과 데이터 임계값을 비교하여, 데이터 신호에 의해 인코딩되는 각각의 데이터 비트들의 로직 값들을 결정하는 데이터 샘플러; 데이터 샘플러에 의한 연속적인 비교들 사이의 에지 샘플링 시간에 제1 에지 샘플을 주기적으로 획득하는 제1 에지 샘플러 - 제1 에지 샘플은, 에지 샘플링 시간에서의 데이터 신호의 신호 레벨이 제1 기준 레벨보다 더 높은지 또는 더 낮은지를 표시함 -; 데이터 샘플러에 의한 연속적인 비교들 사이의 에지 샘플링 시간에 제2 에지 샘플을 주기적으로 획득하는 제2 에지 샘플러 - 제2 에지 샘플은, 에지 샘플링 시간에서의 데이터 신호의 신호 레벨이 제1 기준 레벨과 상이한 제2 기준 레벨보다 더 높은지 또는 더 낮은지를 표시함 -; 및 데이터 샘플러, 제1 에지 샘플러 및 제2 에지 샘플러에 결합된 클록 데이터 복구(CDR) 회로를 포함한다. CDR 회로는, 제1 에지 샘플과 제2 에지 샘플에 기초하여, 데이터 신호의 신호 레벨이 에지 샘플링 시간에 제1 기준 레벨과 제2 기준 레벨 사이에 있는 횟수에 대응하는 A-카운트를 결정하고; A-카운트에 기초하여 클록 신호의 위상을 조정한다.

예 20은 예 19의 시스템이며, 여기서 CDR 회로는 CDR 회로의 비례 이득(Kp) 설정 및 적분 이득(Ki) 설정을 조정하여, 클록 신호의 위상을 조정한다.

예 21은 예 20의 시스템이며, 여기서 CDR 회로는, 동일한 Ki 설정을 이용하여 CDR 회로의 일련의 상이한 Kp 설정들에 대해 데이터 신호의 A-카운트를 결정하고; 일련의 상이한 Kp 설정들 중에서 최고 A-카운트를 갖는 제1 Kp 설정을 선택하고; 제1 Kp 설정을 이용하여 CDR 회로의 일련의 상이한 Ki 설정들에 대해 데이터 신호의 A-카운트를 결정하고; 일련의 상이한 Ki 설정들 중에서 최고 A-카운트를 갖는 제1 Ki 설정을 선택하도록 구성됨으로써 CDR 회로의 Kp 설정 및 Ki 설정을 조정한다.

예 22는 예 21의 시스템이며, 여기서 일련의 상이한 Kp 설정들은 제1의 일련의 상이한 Kp 설정들이고, 일련의 상이한 Ki 설정들은 제1의 일련의 상이한 Ki 설정들이고, CDR 회로는, 제1 Ki 설정을 이용하여 CDR 회로의 제2의 일련의 상이한 Kp 설정들에 대해 데이터 신호의 A-카운트를 결정하고; 제2의 일련의 상이한 Kp 설정들 중에서 최고 A-카운트를 갖는 제2 Kp 설정을 선택하고; 제2 Kp 설정을 이용하여 CDR 회로의 제2의 일련의 상이한 Ki 설정들에 대해 데이터 신호의 A-카운트를 결정하고; 제2의 일련의 상이한 Ki 설정들 중에서 최고 A-카운트를 갖는 제2 Ki 설정을 선택한다.

예 23은 예 19의 시스템이며, 여기서 제1 에지 샘플러 및 제2 에지 샘플러는 클록 신호의 위상 시프트된 버전에 응답하여 각각의 제1 에지 샘플 또는 제2 에지 샘플을 획득한다.

예 24는 예 19의 시스템이며, 여기서 수신기 회로는, 데이터 샘플러의 샘플링 시간에, 데이터 신호의 신호 레벨이 데이터 임계값보다 더 높은 포지티브 데이터 기준 레벨보다 더 높은지 또는 더 낮은지를 결정하는 포지티브 에러 샘플러; 및 데이터 샘플러의 샘플링 시간에, 데이터 신호의 신호 레벨이 데이터 임계값보다 더 낮은 네거티브 데이터 기준 레벨보다 더 높은지 또는 더 낮은지를 결정하는 네거티브 에러 샘플러를 더 포함한다.

예 25는 예 19의 시스템이며, 여기서 제1 기준 레벨은 데이터 임계값 초과이고, 제2 기준 레벨은 데이터 임계값 미만이다.

특정 실시예들이 설명의 목적들을 위해 본 명세서에 예시되고 설명되었지만, 동일한 목적들을 달성하기 위해 산출되는 매우 다양한 대안적인 및/또는 등가의 실시예들 또는 구현들은 본 개시내용의 범위로부터 벗어나지 않고 도시되고 설명된 실시예들에 대해 대체될 수 있다. 본 출원은 본 명세서에서 논의된 실시예들의 임의의 개조들 또는 변형들을 커버하도록 의도된다. 따라서, 본 명세서에 설명된 실시예들은 청구항들 및 그것의 등가물들에 의해서만 제한되는 것으로 명백히 의도된다.

Claims

회로로서,
클록 신호에 응답하여, 데이터 신호를 주기적으로 샘플링하여, 상기 데이터 신호에 의해 인코딩되는 각각의 데이터 비트들의 로직 값들을 결정하는 데이터 샘플러;
상기 데이터 샘플러에 의한 샘플들 사이의 에지 샘플링 시간에 제1 에지 샘플을 주기적으로 획득하는 제1 에지 샘플러 - 상기 제1 에지 샘플은, 상기 에지 샘플링 시간에서의 상기 데이터 신호의 신호 레벨이 제1 기준 레벨보다 더 높은지 또는 더 낮은지를 표시함 -;
상기 데이터 샘플러에 의한 샘플들 사이의 상기 에지 샘플링 시간에 제2 에지 샘플을 주기적으로 획득하는 제2 에지 샘플러 - 상기 제2 에지 샘플은, 상기 에지 샘플링 시간에서의 상기 데이터 신호의 신호 레벨이 상기 제1 기준 레벨과 상이한 제2 기준 레벨보다 더 높은지 또는 더 낮은지를 표시함 -; 및
상기 데이터 샘플러, 상기 제1 에지 샘플러 및 상기 제2 에지 샘플러에 결합된 클록 데이터 복구(CDR) 회로 - 상기 CDR 회로는 상기 제1 에지 샘플과 상기 제2 에지 샘플에 기초하여 상기 클록 신호의 하나 이상의 특성들을 조정함 -
를 포함하고,
상기 CDR 회로는,
상기 제1 에지 샘플과 상기 제2 에지 샘플에 기초하여, 상기 데이터 신호의 신호 레벨이 상기 에지 샘플링 시간에 상기 제1 기준 레벨과 상기 제2 기준 레벨 사이에 있는 횟수에 대응하는 A-카운트를 결정하고;
상기 결정된 A-카운트에 기초하여 상기 클록 신호의 하나 이상의 특성들을 조정하는 회로.
삭제
제1항에 있어서,
상기 CDR 회로는 상기 CDR 회로의 비례 이득(Kp) 설정 또는 적분 이득(Ki) 설정을 조정하여, 상기 클록 신호의 위상을 조정하는 회로.
제3항에 있어서,
상기 CDR 회로는,
동일한 Ki 설정을 이용하여 상기 CDR 회로의 일련의 상이한 Kp 설정들에 대해 상기 데이터 신호의 A-카운트를 결정하고;
상기 일련의 상이한 Kp 설정들 중에서 최고 A-카운트를 갖는 제1 Kp 설정을 선택하고;
상기 제1 Kp 설정을 이용하여 상기 CDR 회로의 일련의 상이한 Ki 설정들에 대해 상기 데이터 신호의 A-카운트를 결정하고;
상기 일련의 상이한 Ki 설정들 중에서 최고 A-카운트를 갖는 제1 Ki 설정을 선택하도록
구성됨으로써, 상기 CDR 회로의 상기 Kp 설정 및 상기 Ki 설정을 조정하는 회로.
제4항에 있어서,
상기 일련의 상이한 Kp 설정들은 제1의 일련의 상이한 Kp 설정들이고, 상기 일련의 상이한 Ki 설정들은 제1의 일련의 상이한 Ki 설정들이고,
상기 CDR 회로는,
상기 제1 Ki 설정을 이용하여 상기 CDR 회로의 제2의 일련의 상이한 Kp 설정들에 대해 상기 데이터 신호의 A-카운트를 결정하고;
상기 제2의 일련의 상이한 Kp 설정들 중에서 최고 A-카운트를 갖는 제2 Kp 설정을 선택하고;
상기 제2 Kp 설정을 이용하여 상기 CDR 회로의 제2의 일련의 상이한 Ki 설정들에 대해 상기 데이터 신호의 A-카운트를 결정하고;
상기 제2의 일련의 상이한 Ki 설정들 중에서 최고 A-카운트를 갖는 제2 Ki 설정을 선택하는 회로.
제1항에 있어서,
상기 클록 신호는 제1 클록 신호이고, 상기 제1 에지 샘플러 및 상기 제2 에지 샘플러는 상기 제1 클록 신호의 위상 시프트된 버전인 제2 클록 신호에 응답하여 각각의 제1 에지 샘플 또는 제2 에지 샘플을 획득하는 회로.
제1항에 있어서,
상기 데이터 샘플러는, 상기 각각의 데이터 비트들의 로직 값들을 결정하기 위해, 샘플링 시간에 상기 데이터 신호의 신호 레벨과 데이터 임계값을 주기적으로 비교하고,
상기 회로는,
상기 샘플링 시간에, 상기 데이터 신호의 신호 레벨이 상기 데이터 임계값보다 더 높은 포지티브 데이터 기준 레벨보다 더 높은지 또는 더 낮은지를 결정하는 포지티브 에러 샘플러; 및
상기 샘플링 시간에, 상기 데이터 신호의 신호 레벨이 상기 데이터 임계값보다 더 낮은 네거티브 데이터 기준 레벨보다 더 높은지 또는 더 낮은지를 결정하는 네거티브 에러 샘플러
를 더 포함하는 회로.
제7항에 있어서,
상기 데이터 신호를 수신하는 입력 패드; 및
가변 이득 증폭기 및 선형 등화기 - 상기 가변 이득 증폭기 및 상기 선형 등화기 양쪽 모두는 상기 데이터 신호를 처리하기 위해 상기 입력 패드와 상기 데이터 샘플러 사이에 결합되고, 상기 가변 이득 증폭기 및 상기 선형 등화기의 하나 이상의 파라미터들은 상기 포지티브 에러 샘플러 및 상기 네거티브 에러 샘플러의 결정들에 기초하여 결정됨 -
를 더 포함하는 회로.
제1항에 있어서,
상기 데이터 샘플러는, 상기 각각의 데이터 비트들의 로직 값들을 결정하기 위해, 상기 데이터 신호의 신호 레벨과 데이터 임계값을 비교하고,
상기 제1 기준 레벨은 상기 데이터 임계값 초과이고,
상기 제2 기준 레벨은 상기 데이터 임계값 미만인 회로.
제1항에 있어서,
상기 데이터 샘플러는, 상기 각각의 데이터 비트들의 로직 값들을 결정하기 위해, 상기 데이터 신호의 신호 레벨과 데이터 임계값을 비교하고,
상기 제1 기준 레벨은 상기 데이터 임계값 초과이고,
상기 제2 기준 레벨은 상기 데이터 임계값과 동일한 회로.
방법으로서,
클록 신호에 응답하여, 데이터 샘플링 시간에, 데이터 신호의 데이터 샘플을 주기적으로 획득하는 단계 - 상기 데이터 샘플은, 상기 데이터 샘플링 시간에서의 상기 데이터 신호의 신호 레벨이 데이터 임계값 초과인지 또는 미만인지를 표시함 -;
데이터 샘플들 사이의 에지 샘플링 시간에 제1 에지 샘플을 주기적으로 획득하는 단계 - 상기 제1 에지 샘플은, 상기 에지 샘플링 시간에서의 상기 데이터 신호의 신호 레벨이 제1 기준 레벨보다 더 높은지 또는 더 낮은지를 표시함 -;
데이터 샘플들 사이의 에지 샘플링 시간에 제2 에지 샘플을 주기적으로 획득하는 단계 - 상기 제2 에지 샘플은, 상기 에지 샘플링 시간에서의 상기 데이터 신호의 신호 레벨이 제2 기준 레벨보다 더 높은지 또는 더 낮은지를 표시함 -; 및
상기 제1 에지 샘플과 상기 제2 에지 샘플에 기초하여 상기 클록 신호의 위상을 조정하는 단계
를 포함하고,
상기 클록 신호의 위상을 조정하는 단계는
상기 제1 에지 샘플과 상기 제2 에지 샘플에 기초하여, 상기 데이터 신호의 신호 레벨이 상기 에지 샘플링 시간에 상기 제1 기준 레벨과 상기 제2 기준 레벨 사이에 있는 횟수에 대응하는 A-카운트를 결정하는 단계; 및
상기 결정된 A-카운트에 기초하여 상기 클록 신호의 위상을 조정하는 단계를 포함하는 방법.
삭제
제11항에 있어서,
상기 클록 신호의 위상을 조정하기 위해 클록 데이터 복구(CDR) 회로의 비례 이득(Kp) 설정 또는 적분 이득(Ki) 설정을 조정하는 단계를 더 포함하는 방법.
제13항에 있어서,
상기 Kp 설정 또는 상기 Ki 설정을 조정하는 단계는,
동일한 Ki 설정을 이용하여 상기 CDR의 일련의 상이한 Kp 설정들에 대해 상기 데이터 신호의 A-카운트를 결정하는 단계;
상기 일련의 상이한 Kp 설정들 중에서 최고 A-카운트를 갖는 제1 Kp 설정을 선택하는 단계;
상기 제1 Kp 설정을 이용하여 상기 CDR의 일련의 상이한 Ki 설정들에 대해 상기 데이터 신호의 A-카운트를 결정하는 단계; 및
상기 일련의 상이한 Ki 설정들 중에서 최고 A-카운트를 갖는 제1 Ki 설정을 선택하는 단계
를 포함하는 방법.
제14항에 있어서,
상기 일련의 상이한 Kp 설정들은 제1의 일련의 상이한 Kp 설정들이고, 상기 일련의 상이한 Ki 설정들은 제1의 일련의 상이한 Ki 설정들이고,
상기 Kp 설정 또는 상기 Ki 설정을 조정하는 단계는,
상기 제1 Ki 설정을 이용하여 상기 CDR 회로의 제2의 일련의 상이한 Kp 설정들에 대해 상기 데이터 신호의 A-카운트를 결정하는 단계;
상기 제2의 일련의 상이한 Kp 설정들 중에서 최고 A-카운트를 갖는 제2 Kp 설정을 선택하는 단계;
상기 제2 Kp 설정을 이용하여 상기 CDR 회로의 제2의 일련의 상이한 Ki 설정들에 대해 상기 데이터 신호의 A-카운트를 결정하는 단계; 및
상기 제2의 일련의 상이한 Ki 설정들 중에서 최고 A-카운트를 갖는 제2 Ki 설정을 선택하는 단계
를 더 포함하는 방법.
제13항에 있어서,
상기 Kp 설정 또는 Ki 설정은 교정 프로세스를 사용하여 조정되고,
상기 방법은,
시간에 따라 상기 데이터 신호의 A-카운트를 모니터링하는 단계; 및
상기 데이터 신호의 A-카운트가 A-카운트 임계값 미만이 되는 경우, 상기 교정 프로세스를 재개시하는 단계
를 더 포함하는 방법.
제11항에 있어서,
상기 제1 기준 레벨은 상기 데이터 임계값 초과이고, 상기 제2 기준 레벨은 상기 데이터 임계값 미만인 방법.
제11항에 있어서,
상기 제1 기준 레벨은 상기 데이터 임계값 초과이고, 상기 제2 기준 레벨은 상기 데이터 임계값과 동일한 방법.
시스템으로서,
프로세서; 및
데이터 신호를 수신하기 위해 상기 프로세서에 결합된 수신기 회로
를 포함하고,
상기 수신기 회로는,
클록 신호에 응답하여, 데이터 샘플링 시간에, 상기 데이터 신호의 신호 레벨과 데이터 임계값을 비교하여, 상기 데이터 신호에 의해 인코딩되는 각각의 데이터 비트들의 로직 값들을 결정하는 데이터 샘플러;
상기 데이터 샘플러에 의한 연속적인 비교들 사이의 에지 샘플링 시간에 제1 에지 샘플을 주기적으로 획득하는 제1 에지 샘플러 - 상기 제1 에지 샘플은, 상기 에지 샘플링 시간에서의 상기 데이터 신호의 신호 레벨이 제1 기준 레벨보다 더 높은지 또는 더 낮은지를 표시함 -;
상기 데이터 샘플러에 의한 연속적인 비교들 사이의 상기 에지 샘플링 시간에 제2 에지 샘플을 주기적으로 획득하는 제2 에지 샘플러 - 상기 제2 에지 샘플은, 상기 에지 샘플링 시간에서의 상기 데이터 신호의 신호 레벨이 상기 제1 기준 레벨과 상이한 제2 기준 레벨보다 더 높은지 또는 더 낮은지를 표시함 -; 및
상기 데이터 샘플러, 상기 제1 에지 샘플러 및 상기 제2 에지 샘플러에 결합된 클록 데이터 복구(CDR) 회로
를 포함하고,
상기 CDR 회로는,
상기 제1 에지 샘플과 상기 제2 에지 샘플에 기초하여, 상기 데이터 신호의 신호 레벨이 상기 에지 샘플링 시간에 상기 제1 기준 레벨과 상기 제2 기준 레벨 사이에 있는 횟수에 대응하는 A-카운트를 결정하고;
상기 A-카운트에 기초하여 상기 클록 신호의 위상을 조정하는 시스템.
제19항에 있어서,
상기 CDR 회로는 상기 CDR 회로의 비례 이득(Kp) 설정 및 적분 이득(Ki) 설정을 조정하여, 상기 클록 신호의 위상을 조정하는 시스템.
제20항에 있어서,
상기 CDR 회로는,
동일한 Ki 설정을 이용하여 상기 CDR 회로의 일련의 상이한 Kp 설정들에 대해 상기 데이터 신호의 A-카운트를 결정하고;
상기 일련의 상이한 Kp 설정들 중에서 최고 A-카운트를 갖는 제1 Kp 설정을 선택하고;
상기 제1 Kp 설정을 이용하여 상기 CDR 회로의 일련의 상이한 Ki 설정들에 대해 상기 데이터 신호의 A-카운트를 결정하고;
상기 일련의 상이한 Ki 설정들 중에서 최고 A-카운트를 갖는 제1 Ki 설정을 선택하도록
구성됨으로써, 상기 CDR 회로의 상기 Kp 설정 및 상기 Ki 설정을 조정하는 시스템.
제21항에 있어서,
상기 일련의 상이한 Kp 설정들은 제1의 일련의 상이한 Kp 설정들이고, 상기 일련의 상이한 Ki 설정들은 제1의 일련의 상이한 Ki 설정들이고,
상기 CDR 회로는,
상기 제1 Ki 설정을 이용하여 상기 CDR 회로의 제2의 일련의 상이한 Kp 설정들에 대해 상기 데이터 신호의 A-카운트를 결정하고;
상기 제2의 일련의 상이한 Kp 설정들 중에서 최고 A-카운트를 갖는 제2 Kp 설정을 선택하고;
상기 제2 Kp 설정을 이용하여 상기 CDR 회로의 제2의 일련의 상이한 Ki 설정들에 대해 상기 데이터 신호의 A-카운트를 결정하고;
상기 제2의 일련의 상이한 Ki 설정들 중에서 최고 A-카운트를 갖는 제2 Ki 설정을 선택하는 시스템.
제19항에 있어서,
상기 제1 에지 샘플러 및 상기 제2 에지 샘플러는 상기 클록 신호의 위상 시프트된 버전에 응답하여 각각의 제1 에지 샘플 또는 제2 에지 샘플을 획득하는 시스템.
제19항에 있어서,
상기 수신기 회로는,
상기 데이터 샘플러의 샘플링 시간에, 상기 데이터 신호의 신호 레벨이 상기 데이터 임계값보다 더 높은 포지티브 데이터 기준 레벨보다 더 높은지 또는 더 낮은지를 결정하는 포지티브 에러 샘플러; 및
상기 데이터 샘플러의 샘플링 시간에, 상기 데이터 신호의 신호 레벨이 상기 데이터 임계값보다 더 낮은 네거티브 데이터 기준 레벨보다 더 높은지 또는 더 낮은지를 결정하는 네거티브 에러 샘플러
를 더 포함하는 시스템.
제19항에 있어서,
상기 제1 기준 레벨은 상기 데이터 임계값 초과이고, 상기 제2 기준 레벨은 상기 데이터 임계값 미만인 시스템.