CN104716974A - 具有偏移边缘采样器的数据接收器电路 - Google Patents

具有偏移边缘采样器的数据接收器电路 Download PDF

Info

Publication number
CN104716974A
CN104716974A CN201410858165.2A CN201410858165A CN104716974A CN 104716974 A CN104716974 A CN 104716974A CN 201410858165 A CN201410858165 A CN 201410858165A CN 104716974 A CN104716974 A CN 104716974A
Authority
CN
China
Prior art keywords
data
signal
circuit
reference level
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410858165.2A
Other languages
English (en)
Other versions
CN104716974B (zh
Inventor
S·布-苏莱曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104716974A publication Critical patent/CN104716974A/zh
Application granted granted Critical
Publication of CN104716974B publication Critical patent/CN104716974B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/143—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by switching the reference signal of the phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/16—Threshold monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Power Engineering (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明描述了与数据接收器电路相关的方法、装置和系统，所述数据接收器电路具有一对偏移边缘采样器，其用于在数据样本之间的边缘采样时间处关于不同参考电平来采样数据信号。所述接收器电路的时钟数据恢复(CDR)电路可以确定A计数，所述A计数对应于在边缘采样时间处所述数据信号的信号电平处于偏移边缘样本的参考电平之间的次数，以为所述接收器电路提供信号完整性度量。所述CDR电路可以基于所述A计数来动态地更新其设置。

Description

具有偏移边缘采样器的数据接收器电路
技术领域
本发明的实施例总体上涉及电子电路，并且更具体地涉及具有偏移边缘采样器的数据接收器电路。
背景技术
高速输入/输出(HSIO)接收器系统用于接收串行通信链路上的数据。HSIO接收器的设置通常由HSIO接收器的制造商进行设置，并且在使用过程中不被修改。验证工程师花费大量时间和精力来确定HSIO接收器的设置在多种使用情况下满足一定规范。然而，该设置可能无法在所有条件下为HSIO接收器提供最佳性能。
附图说明
通过以下具体实施方式并结合附图将容易理解实施例。为了便于描述，相似的附图标记表示相似的结构元件。在附图的各图中通过示例的方式而不是限制的方式示出实施例。
图1示意性地示出了根据各种实施例的接收器电路。
图2示出了显示根据各种实施例的用于接收器电路的相应采样器的采样时间和参考电平、以及示例性数据信号的曲线。
图3示出了根据各种实施例的用于接收数据的方法的流程图。
图4示出了根据各种实施例的时钟数据恢复(CDR)训练过程的流程图。
图5示意性地示出了可以用于实践本文中所描述的各种实施例的示例性系统。
具体实施方式
本公开内容的说明性实施例包括但不限于与具有偏移边缘采样器的数据接收器电路相关联的方法、系统、计算机可读介质和装置。
将使用本领域技术人员通常采用的用于将他们的工作实质传达给本领域的其他技术人员的术语来描述说明性实施例的各种方面。然而，对本领域技术人员来说显而易见的是，可以仅利用所描述的方面中的一些方面来实践替代实施例。出于解释的目的，阐述了具体的数字、材料和配置以提供对说明性实施例的深入理解。然而，对本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下实践替代实施例。在其它实例中，省略或简化了公知的特征以避免使说明性实施例难以理解。
此外，以最有助于理解说明性实施例的方式将各种操作依次描述为多个分立操作；然而，描述的顺序不应被解释为暗示这些操作必须依赖该顺序。具体而言，不需要以所呈现的顺序来执行这些操作。
术语“在一些实施例中”被反复使用。该术语通常不指代相同实施例；然而，它可以指代相同实施例。术语“包含”、“具有”和“包括”是同义的，除非在上下文中另外规定。
术语“A和/或B”表示(A)、(B)或(A和B)。术语“A/B”和“A或B”表示(A)、(B)或(A和B)，类似于术语“A和/或B”。
如本文中所使用的，术语“电路”是指硬件部件的一部分或包括硬件部件，所述硬件电路例如是被配置为提供所描述的功能的特殊应用集成电路(ASIC)、电子电路、逻辑电路、处理器(共享、专用或组)和/或存储器(共享、专用或组)。在一些实施例中，电路可以执行一个或多个软件或固件程序，以提供所描述的功能中的至少一些功能。
本文中的各种实施例提供具有一对偏移边缘采样器的数据接收器电路，其中一对偏移边缘采样器用于在数据样本之间的边缘采样时间处关于不同参考电平对数据信号进行采样。接收器电路的时钟数据恢复(CDR)电路可以确定A计数，其对应于在边缘采样时间处数据信号的信号电平处于偏移边缘采样的参考电平之间的次数。A计数可以为接收器电路提供信号完整性度量。在实施例中，CDR电路可以基于A计数来动态更新其设置。
图1示意性地示出了根据各种实施例的接收器电路100。接收器电路100可以用于接收数据信号，例如串行数据信号。例如，接收器电路100可以被合并到诸如通用串行总线(USB)、外围部件互连高速(PCle)、和/或串行高级技术附件(SATA)接收器等的高速输入/输出(HSIO)接收器中。
在各种实施例中，接收器电路100可以包括输入板102，以接收数据信号。数据信号可以根据数据信号的信号电平(例如，电压)来编码多个数据位。
接收器电路100还可以包括数据采样器块104和边缘采样器块106，二者均接收数据信号。在一些实施例中，数据采样器块104可以经由数据路径108接收数据信号，并且边缘采样器块可以经由边缘路径110接收数据信号。
在各种实施例中，接收器电路100还可以包括耦合到数据采样器块104和边缘采样器块106的时钟数据恢复(CDR)电路112。CDR电路112可以产生时钟信号(CLK OUT)，并且可以将时钟信号传递到数据采样器块104和/或边缘采样器块106，以控制数据采样器块和/或边缘采样器块的操作，如下面进一步论述的。在一些实施例中，CDR电路112可以将时钟信号传递到数据采样器块104，以控制数据采样器块104的操作，并且CDR电路112可以将时钟信号的相移(例如，延迟)型式(version)传递到边缘采样器块106，以控制边缘采样器块106的操作。
在一些实施例中，如图1中所示，接收器电路100可以实施半速率接收器，其中对于时钟信号的每个周期，在数据信号中对两个位进行编码(例如，时钟信号的每半周期一个位)。在这些实施例中，CDR电路112可以将时钟信号(例如，具有零度相移)、以及相移180度的时钟信号的型式传递到数据采样器块104。CDR电路112还可以将相移90度的时钟信号的型式、以及相移270度的时钟信号的型式传递到边缘采样器块。
图2示出了曲线图200，其显示了数据采样器块104和边缘采样器块106的采样器的参考电平和采样时间，这将在下面进一步论述。示出示例性数据信号205用于参考。示例性数据信号205从在时钟信号的零相位处编码逻辑1数据位的信号电平转换为在时钟信号的180度相位处编码逻辑0数据位的信号电平。另外，数据信号205在时钟信号的360度相位(例如，在下一个时钟周期的开始)处转换回编码逻辑1数据位的信号电平。
在其它实施例中，接收器电路100可以实施全速率接收器，其中数据信号在时钟信号的每个时钟周期编码一个数据位。在这些实施例中，CDR电路112可以将时钟信号传递到数据采样器块104，并且CDR电路112可以将相移180度的时钟信号的型式传递到边缘采样器块106。
在一些实施例中，接收器电路100还可以包括可变增益放大器(VGA)114和线性均衡器116，二者可以耦合在输入板102与数据采样器块104和边缘采样器块106之间。VGA114和线性均衡器116可以在将数据信号传递到数据采样器块104和边缘采样器块106之前处理数据信号。例如，VGA114可以放大数据信号并且将放大的数据信号传递到线性均衡器116。线性均衡器116可以均衡数据信号并且将数据信号传递到数据采样器块104和边缘采样器块106(例如，分别经由数据路径108和边缘路径110)。在反馈回路中可以由CDR电路112来调整VGA 114和/或线性均衡器116的一个或多个参数，如下面进一步论述。
在各种实施例中，数据采样器块104可以包括数据采样器118。数据采样器118可以响应于时钟信号而周期性地采样数据信号，以确定由数据信号编码的相应数据位的逻辑值。例如，数据采样器118可以通过将数据采样时间处的数据信号的信号电平(例如，电压)与数据阈值进行比较来获取在数据采样时间处的数据信号的数据样本。如果在数据采样时间处数据信号的信号电平高于数据阈值，则数据样本可以是第一逻辑值(例如，逻辑1)。如果在数据采样时间处数据信号的信号电平低于数据阈值，则数据样本可以是第二逻辑值(例如，逻辑0)。在一些实施例中，数据阈值可以是零伏特。
参考图2，在接收器电路100实施半速率接收器的实施例中，数据采样器118可以在对应于零度的时钟信号相位的第一数据采样时间处获得第一数据样本(D0)，并且可以在对应于180度的时钟信号相位的第二数据采样时间处获得第二数据样本(D1)。在一些实施例中，数据采样器118可以包括不同采样器逻辑，以分别获得第一和第二数据样本。
在接收器电路100实施全速率接收器的实施例中，数据采样器118可以获得时钟信号的每个时钟周期(例如，在对应于零度的时钟信号相位的采样时间处)的单个数据样本。
在一些实施例中，数据采样器块104还可以包括正误差采样器120和/或负误差采样器122。正误差采样器120可以周期性地获得数据采样时间处的正误差样本(例如，Erp0，Erp1)，并且负误差采样器122可以周期性地获得数据采样时间处的负误差样本(例如，Ern0，Ern1)。正误差样本可以具有二进制值，以指示数据采样时间处的数据信号的信号电平是高于正数据参考电平还是低于正数据参考电平。负误差样本可以具有二进制值，以指示数据采样时间处的数据信号的信号电平是高于负数据参考电平还是低于负数据参考电平。正数据参考电平可以高于数据阈值，并且负数据参考电平可以低于数据阈值。
在各种实施例中，自适应电路(未示出)可以执行振幅训练，以基于正误差样本和/或负误差样本来调整VGA 114和/或线性均衡器116的设置。例如，自适应电路可以调整VGA 114的增益和/或线性均衡器116的均衡设置，以使得对于由数据信号编码的逻辑1位，正误差采样器120产生近似相等数量的具有第一逻辑值(指示数据采样时间处的信号电平高于正数据阈值)和第二逻辑值(指示数据采样时间处的信号电平低于正数据阈值)的正误差样本。同样，自适应电路可以调整VGA 114的增益和/或线性均衡器116的均衡设定，以使得对于由数据信号编码的逻辑0位，负误差采样器122产生近似相等数量的具有第一逻辑值和第二逻辑值的负误差样本。
在各种实施例中，边缘采样器块106可以包括正边缘采样器124和负边缘采样器126。正边缘采样器124和负边缘采样器126可以通过数据采样器118在样本之间的相同时间点处周期性地获得数据信号的相应边缘样本(例如，分别为正边缘样本和负边缘样本)。例如，在接收器电路100实施半速率接收器的实施例中，在对应于90度的时钟信号相位的第一边缘采样时间处，正边缘采样器124可以获得第一正边缘样本(E0p)并且负边缘采样器126可以获得第一负边缘样本(E0n)。在对应于270度的时钟信号相位的第二边缘采样时间处，正边缘采样器124可以获得第二正边缘样本(E1p)并且负边缘采样器126可以获得第二负边缘样本(E1n)。
在接收器电路100实施全速率接收器的实施例中，正边缘采样器124可以获得每个时钟周期的单个正边缘样本，并且负边缘采样器126可以获得每个时钟周期的单个负边缘样本。正边缘采样器124和负边缘采样器126可以获得对应于180度的时钟信号相位的采样时间处的相应边缘样本。
在各种实施例中，正边缘样本可以指示边缘采样时间处的数据信号的信号电平是高于第一参考电平还是低于第一参考电平。例如，如果边缘采样时间处的数据信号的信号电平高于第一参考电平，则正边缘样本可以是具有第一逻辑值(例如，逻辑1)的单个位，并且如果边缘采样时间处的数据信号的信号电平低于第一参考电平，则正边缘样本可以是具有第二逻辑值(例如，逻辑0)的单个位。
在各种实施例中，负边缘样本可以指示边缘采样时间处的数据信号的信号电平是高于第二参考电平还是低于第二参考电平，所述第二参考电平不同于(例如，小于)第一参考电平。因此，第一和第二参考电平可以彼此偏移。在一些实施例中，第一参考电平可以大于数据阈值并且小于正数据参考电平。另外或替代地，第二参考电平可以小于数据阈值并且大于负数据参考电平。
在各种实施例中，CDR电路112可以包括重定时器和串行输入、并行输出(SIPO)块128、以及开关式(bang-bang)相位检测器130。重定时器和SIPO块128可以将从数据采样器块104和边缘采样器块106接收的样本排序并将其传递到开关式相位检测器130。CDR电路112还可以包括相位内插器132，以产生被传递到数据采样器块104的时钟信号CLK OUT。相位内插器132可以接收输入时钟信号CLK IN(例如，从电压控制振荡器(未示出))并且可以根据输入时钟信号CLK IN来产生时钟信号CLK OUT。
CDR电路112还可以包括比例增益(Kp)放大器134、积分增益(Ki)放大器136、加法器138、和/或延迟元件140。Kp放大器134、Ki放大器136、加法器138和延迟元件140可以形成CDR电路112的环路滤波器。开关式相位检测器130可以经由环路滤波器来控制相位内插器132。
在各种实施例中，CDR电路112可以基于正边缘样本和负边缘样本来调整时钟信号CLK OUT的一个或多个特性(例如，相位和/或频率)。例如，开关式相位检测器130可以输出早/晚信号。环路滤波器可以处理早/晚信号并且基于早/晚信号产生输出信号来控制相位内插器132。在一些实施例中，CDR电路112可以通过经由相位内插器132连续改变时钟信号的相位来改变时钟信号CLK OUT的频率。
在一些实施例中，CDR电路112可以基于正边缘样本和负边缘样本来调整Kp放大器134的Kp设置和/或Ki放大器136的Ki设置。Kp和/或Ki设置可以响应于开关式相位检测器130的早/晚信号而改变时钟信号的修改方式。
在一些实施例中，CDR电路112可以基于正边缘样本和负边缘样本来确定A计数，A计数对应于在边缘采样时间处数据信号的信号电平处于第一参考电平与第二参考电平之间的次数。A-计数可以对应于在边缘采样时间处具有处于参考电平第一与第二参考电平之间的信号电平的数据信号的转变次数(在此期间，数据信号从逻辑0切换到逻辑1，或从逻辑1切换到逻辑0)。在一些实施例中，CDR还可以确定B计数，其对应于在边缘采样时间处具有高于第一参考电平或低于第二参考电平的信号电平的数据信号的转变次数。
例如，下面的表1是示出对于第一数据样本(D0)、第二数据样本(D1)、第一正边缘样本(E0p)和第一负边缘样本(E0n)的可能值，开关式相位检测器130的早/晚信号输出、以及A-计数和B-计数的更新的真值表。
表1
在各种实施例中，A计数可以为数据信道的最短可辩时间间隔提供代理测量。例如，较高的A计数可以对应于数据信道的较宽的最短可辩时间间隔。因此，A计数可以为接收器电路100提供信号完整性度量。
在各种实施例中，CDR电路112可以基于A计数调整时钟信号的一个或多个特性，例如使A计数最大化和/或使B计数最小化。A计数的使用可提供对利用单个(非偏移)边缘采样器的方案的改进。利用单个边缘采样器，由边缘采样器获得的边缘样本指示仅在数据信号的信号电平高于或低于边缘采样器的参考电平(其等于数据阈值)的情况下，CDR电路将时钟信号调整为在参考电平的任一侧上都具有相等数量的边缘样本。因此CDR电路调整时钟信号，而不考虑数据信号的信号电平不同于数据阈值的幅值。相反，本文中描述的由CDR电路112获得的A计数允许CDR 112调整时钟信号，以使在边缘采样时间处具有处于由第一和第二参考电平所限定的范围之外的信号电平的数据信号的转变次数最小化。
另外，CDR电路112可以基于A计数和/或B计数来确定和/或动态调整Kp放大器134的Kp设置的值和/或Ki放大器136的Ki设置的值。相反，在典型的数据接收器中，Kp设置和Ki设置是在给定数据接收器设计之前确定的并且由数据接收器的制造商来进行设置。
图3示出了根据各种实施例的用于接收数据的方法300。方法300可以由诸如接收器电路100之类的数据接收器执行。
在302处，方法300可以包括响应于时钟信号而在数据采样时间处周期性地获得数据信号的数据样本。数据样本可以指示数据采样时间处的数据信号的信号电平是高于数据阈值还是低于数据阈值(例如，分别表示逻辑0位或逻辑1位)。
在304处，方法300可以包括在数据样本之间的边缘采样时间处周期性地获得第一边缘样本。第一边缘样本可以指示边缘采样时间处的数据信号的信号电平是高于第一参考电平还是低于第一参考电平。在一些实施例中，第一参考电平可以高于数据阈值。
在306处，方法300可以包括在边缘采样时间处周期性地获得第二边缘样本。第二边缘样本可以指示边缘采样时间处的数据信号的信号电平是高于第二参考电平还是低于第二参考电平。第二参考电平可以与第一参考电平不同。例如，在一些实施例中，第二参考电平可以低于数据阈值。
在308处，方法300可以包括基于多个第一和第二边缘样本来确定A计数。A计数可以对应于在边缘采样时间处数据信号的信号电平处于第一参考电平与第二参考电平之间的次数。
在310处，方法300可以包括根据A计数来调整CDR电路(例如，CDR电路112)的Kp设置和/或Ki设置。调整CDR电路的Kp设置和/或Ki设置可以修改调整时钟信号的相位的速率。
在一些实施例中，CDR电路112可以经由CDR训练过程来确定要用于Kp设置和Ki设置的值。图4示出了根据各种实施例的CDR训练过程400。在一些实施例中，可以在上述振幅训练过程之后执行CDR训练过程400。另外或替代地，在一些实施例中，VGA 114和/或线性均衡器116的设置可以在CDR训练过程400期间保持恒定。
在402处，CDR训练过程400可以包括确定与用于具有相同Ki设置的CDR电路(例如，CDR电路112)的不同Kp设置的第一系列的数据信号相关联的A计数。不同Kp设置的第一系列可以从起始Kp设置开始，并且不同Kp设置的第一系列的随后的Kp设置可以从起始Kp设置改变。在一些实施例中，起始Kp设置可以是为Kp放大器(例如，Kp放大器134)提供最高比例增益的Kp设置。另外或替代地，用于不同Kp设置的系列的Ki设置(例如，起始Ki设置)可以是为Ki放大器(例如，Ki放大器136)提供最低积分增益的Ki设置。最高比例增益和最低积分增益的组合可以为CDR电路提供最高带宽和稳定性，这可以有利于在CDR训练过程400期间将CDR电路保持在稳定的操作区域中。
例如，在一些实施例中，Kp设置和/或Ki设置可以是具有从1到n(例如从1到16)的整数值的数字设置。在这些实施例中，起始Kp设置可以是16，并且起始Ki设置可以是1。不同Kp设置的第一系列可以包括从起始Kp迭代的Kp设置。
在404处，CDR训练过程400可以包括从不同Kp设置的系列中选择具有最高A计数的第一Kp设置。
在406处，CDR训练过程400可以包括确定用于CDR电路的不同Ki设置的第一系列的A计数，它们都具有第一Kp设置。不同Ki设置的第一系列可以从起始Ki设置开始，并且从起始Ki设置迭代。
在408处，CDR训练过程400可以包括从不同Ki设置的系列中选择具有最高A计数的第一Ki设置。
在一些实施例中，在410处，CDR训练过程400还可以包括确定用于具有第一Ki设置的不同Kp设置的第二系列的数据信号的A计数。
在412处，CDR训练过程400还可以包括从不同Kp设置的第二系列中选择具有最高A计数的第二Kp设置。第二Kp设置可以与第一Kp设置相同或不同。
在414处，CDR训练过程400还可以包括确定用于具有第二Kp设置的CDR电路的不同Ki设置的第二系列的A-计数。
在416处，CDR训练过程400还可以包括从不同Ki设置的第二系列中选择具有最高A计数的第二Ki设置。
在一些实施例中，第二Kp设置和第二Ki设置可以用于CDR电路的正常操作。在其它实施例中，可以采用类似的方式(例如，利用从第二Kp设置开始并使用第二Ki设置的Kp设置的第三系列)来获得并分析Kp设置和/或Ki设置的一个或多个附加系列。
在各种实施例中，不同Kp设置的系列和不同Ki设置的系列可以包括任何适合数量的不同设置，并且在迭代之间可以使用任何适合的步长大小。在一些实施例中，Kp设置和/或Ki设置的第一系列可以包括分别比Kp设置和/或Ki设置的第二系列大的步长大小。在其它实施例中，Kp设置和/或Ki设置的第一系列可以包括分别与Kp设置和/或Ki设置的第二系列相同的步长大小。
在一些实施例中，可以周期性地重复CDR训练过程400，以重新确定要用于CDR电路的操作的Kp设置和Ki设置。在一些实施例中，在CDR电路的操作期间可以检测数据信号的A计数，并且如果A计数降低到阈值以下，则可以重新启动CDR训练过程400。因此，可以动态地更新Kp设置和/或Ki设置，以响应于改变接收器电路100的条件。
再次参考图1和2并且如上所论述的，在一些实施例中，正边缘采样器124所使用的第一参考电平可以大于数据阈值，并且负边缘采样器126所使用的第二参考电平可以小于数据阈值。在一些这种实施例中，边缘采样器块106还可以包括一个非偏移边缘采样器(未示出)，以获得非偏移边缘样本，用以指示边缘采样时间处的数据信号的信号电平是高于数据阈值还是低于数据阈值。因此，非偏移边缘样本可以指示数据信号相对于时钟信号是早还是晚。在其它实施例中，边缘采样器块106可以不包括非偏移边缘采样器。如上面所论述并且如表1中所示，当边缘采样时间处的信号电平超过第一参考电平或低于第二参考电平时，CDR电路112仍然可以从正边缘采样器124和负边缘采样器126获得早/晚信息。
在其它实施例中，第一参考电平可以大于数据阈值并且第二参考电平可以等于数据阈值。因此，可以使用负边缘采样器126的负边缘样本来提供早/晚信息。在这些示例中，B计数可以对应于在边缘采样时间处具有超过正边缘采样器的第一参考电平的信号电平的转换次数，但可以不包括在边缘采样时间处具有低于负边缘采样器的第二参考电平的信号电平的数据信号的转换。CDR电路112可以基于A计数和B计数来调整时钟信号(例如，以具有高A计数和低B计数)。
在一些实施例中，CDR电路112可以用于常规采样电路，其具有带有数据采样器的数据采样块、正误差采样器、负误差采样器、以及带有单个边缘采样器(例如，其通常用作具有等于数据阈值的参考电平的非偏移边缘采样器)的边缘采样块。在这些实施例中，CDR电路112可以调整时钟信号和采样器的参考电平，以建立一对偏移边缘采样器来实践本文中所描述的实施例。例如，CDR电路112可以将时钟信号相移90度，以使数据采样块在边缘采样时间处对数据信号进行采样(因此将该数据采样块转换为边缘采样块)，并且使边缘采样块在数据采样时间处对数据信号进行采样(因此将边缘采样块转换为数据采样块)。可以将正误差采样器和负误差采样器的参考电平分别设置为本文中所描述的第一和第二参考电平，以将正误差采样器和负误差采样器分别转换为正误差采样器和负误差采样器。
图5示出了根据各种实施例的示例性计算设备500，其可以采用本文中所描述的装置和/或方法(例如，接收器电路100、方法300、CDR过程400)。如图所示，计算设备500可以包括多个部件，例如一个或多个处理器504(示出一个)和至少一个通信芯片506。在各种实施例中，一个或多个处理器504均可以包括一个或多个处理器核。在各种实施例中，至少一个通信芯片506可以物理地和电气地耦合到一个或多个处理器504。在其它实施例中，通信芯片506可以是一个或多个处理器504的一部分。在各种实施例中，计算设备500可以包括印刷电路板(PCB)502。对于这些实施例，一个或多个处理器504和通信芯片506可以设置在其上。在替代的实施例中，各种部件可以在不使用PCB 502的情况下进行耦合。
取决于其应用，计算设备500可以包括其它部件，所述其它部件可以或可以不与PCB 502物理和电气耦合。这些其它部件包括但不限于存储器控制器505、易失性存储器(例如，DRAM 508)、诸如只读存储器510(ROM)之类的非易失性存储器、闪速存储器512、和存储设备511(例如，HDD)、I/O控制器514、数字信号处理器(未示出)、密码处理器(未示出)、图形处理器516、一个或多个天线518、显示器(未示出)、触摸屏显示器520、触摸屏控制器522、电池524、音频编解码器(未示出)、视频编解码器(未示出)、全球定位系统(GPS)设备528、罗盘530、加速度计(未示出)、陀螺仪(未示出)、扬声器532、照相机534、以及大容量存储设备(例如硬盘驱动器、固态驱动器、光盘(CD)、数字多功能盘(DVD))(未示出)等等。
在一些实施例中，一个或多个处理器、闪存存储器512、和/或存储设备511可以包括存储程序指令的相关联的固件(未示出)，所述程序指令被配置为使计算设备500能够响应于由一个或多个处理器504执行程序指令而实践本文中所描述的方法的所有或所选择的方面(例如，方法300和/或CDR过程400)。在各种实施例中，可以另外或替代地使用与一个或多个处理器504、闪存存储器512或存储设备511分开的硬件来实施这些方面。
在各种实施例中，计算设备500的一个或多个部件可以包括本文中所描述的用于接收数据的接收器电路100。例如，接收器电路100可以被包括在计算设备500的I/O控制器514、处理器504、存储器控制器505、和/或另一个部件中。在一些实施例中，I/O控制器514可以与一个或多个外部设备接口，以使用接收器电路100来接收数据信号。在其它实施例中，接收器电路100可以用于接收在计算设备500的两个部件之间传输的数据信号。
通信芯片506能够进行用于到和来自计算设备500的数据传输的有线和/或无线通信。术语“无线”及其衍生词可以用于描述电路、设备、系统、方法、技术、通信信道等等，其可以通过使用调制的电磁辐射而经由非固态介质传送数据。术语并不暗示相关联的设备不包含任何线路，尽管在一些实施例中相关联的设备可能不包含任何线路。通信芯片506可以实施多种无线标准或协议中的任何一种，所述多种无线标准或协议包括但不限于IEEE 702.20、通用分组无线业务(GPRS)、演进数据优化(Ev-DO)、演进的高速分组接入(HSPA+)、演进的高速下行链路分组接入(HSDPA+)、演进的高速上行链路分组接入(HSUPA+)、全球移动通信系统(GSM)、增强型数据速率GSM演进(EDGE)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳通信(DECT)、蓝牙、及它们的衍生物，以及被指定为3G、4G、5G和更高代的任何其它无线协议。计算设备500可以包括多个通信芯片506。例如，第一通信芯片506可以专用于诸如Wi-Fi和蓝牙之类的较短范围的无线通信，并且第二通信芯片506可以专用于诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等等的较长范围的无线通信。
在各种实施例中，计算设备500可以是膝上型电脑、上网本、笔记本、超级本、智能电话、平板电脑、个人数字助理(PDA)、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描器、监视器、机顶盒、娱乐控制单元(例如，游戏控制台或自动娱乐单元)、数字照相机、家用电器、便携式音乐播放器、或数字录像机。在其它实施方式中，计算设备500可以是处理数据的任何其它电子设备。
示例
下面提供了一些非限制性示例。
示例1是用于接收数据的电路，其包括：数据采样器，其响应于时钟信号而周期性地采样数据信号，以确定由数据信号编码的相应数据位的逻辑值；第一边缘采样器，其在由数据采样器采样的样本之间的边缘采样时间处周期性地获得第一边缘样本，第一边缘样本指示边缘采样时间处的数据信号的信号电平是高于第一参考电平还是低于第一参考电平；第二边缘采样器，其在由数据采样器采样的样本之间的边缘采样时间处周期性地获得第二边缘样本，第二边缘样本指示边缘采样时间处的数据信号的信号电平是高于第二参考电平还是低于第二参考电平，所述第二参考电平不同于第一参考电平；以及时钟数据恢复(CDR)电路，其耦合到数据采样器以及第一边缘采样器和第二边缘采样器，CDR电路基于第一和第二边缘样本来调整时钟信号的一个或多个特性。
示例2是示例1的电路，其中CDR电路用以执行如下操作：基于第一和第二边缘样本来确定A计数，其对应于在边缘采样时间处数据信号的信号电平处于第一参考电平与第二参考电平之间的次数；并且基于所确定的A计数来调整时钟信号的一个或多个特性。
示例3是示例2的电路，其中CDR电路用以调整CDR电路的比例增益(Kp)设置或积分增益(Ki)设置，以调整时钟信号的相位。
示例4是示例3的电路，其中CDR电路用以通过被配置为执行如下操作来调整CDR电路的Kp设置和Ki设置：确定用于具有相同Ki设置的CDR电路的不同Kp设置的系列的数据信号的A计数；从不同Kp设置的系列中选择具有最高A计数的第一Kp设置；确定用于具有第一Kp设置的CDR电路的不同Ki设置的系列的数据信号的A计数；并且从不同Ki设置的系列中选择具有最高A计数的第一Ki设置。
示例5是示例4的电路，其中不同Kp设置的系列为不同Kp设置的第一系列，其中不同Ki设置的系列为不同Ki设置的第一系列，并且其中CDR电路用以执行如下操作：确定用于具有第一Ki设置的CDR电路的不同Kp设置的第二系列的数据信号的A计数；从不同Kp设置的第二系列中选择具有最高A计数的第二Kp设置；确定用于具有第二Kp设置的CDR电路的不同Ki设置的第二系列的数据信号的A计数；以及从不同Ki设置的第二系列中选择具有最高A计数的第二Ki设置。
示例6是示例1的电路，其中时钟信号为第一时钟信号，并且其中第一和第二边缘采样器响应于作为第一时钟信号的相移型式的第二时钟信号而获得相应的第一或第二边缘样本。
示例7是示例1的电路，其中数据采样器周期性地将数据信号的信号电平与采样时间处的数据阈值进行比较，以确定相应数据位的逻辑值，并且其中电路还包括：正误差采样器，其确定在采样时间处数据信号的信号电平是高于正数据参考电平还是低于正数据参考电平，正数据参考电平高于数据阈值；以及负误差采样器，其确定在采样时间处数据信号的信号电平是高于负数据参考电平还是低于负数据参考电平，负数据参考电平低于数据阈值。
示例8是示例7的电路，还包括：输入板，其接收数据信号；以及可变增益放大器和线性均衡器，二者都耦合在输入板与数据采样器之间，以处理数据信号，其中基于对正误差采样器和负误差采样器的确定来确定可变增益放大器和线性均衡器的一个或多个参数。
示例9是示例1至8中的任一个的电路：其中数据采样器将数据信号的信号电平与数据阈值进行比较，以确定相应数据位的逻辑值；其中第一参考电平高于数据阈值；并且其中第二参考电平低于数据阈值。
示例10是示例1至8中的任一个的电路，其中数据采样器将数据信号的信号电平与数据阈值进行比较，以确定相应数据位的逻辑值；其中第一参考电平高于数据阈值；并且其中第二参考电平等于数据阈值。
示例11是用于接收数据的方法，其包括：响应于时钟信号而在数据采样时间处周期性地获得数据信号的数据样本，数据样本指示数据采样时间处的数据信号的信号电平是高于数据阈值还是低于数据阈值；在数据样本之间的边缘采样时间处周期性地获得第一边缘样本，第一边缘样本指示边缘采样时间处的数据信号的信号电平是高于第一参考电平还是低于第一参考电平；在数据样本之间的边缘采样时间处周期性地获得第二边缘样本，第二边缘样本指示边缘采样时间处的数据信号的信号电平是高于第二参考电平还是低于第二参考电平；以及，基于第一和第二边缘样本来调整时钟信号的相位。
示例12是示例11的方法，还包括：基于第一和第二边缘样本来确定A计数，其对应于在边缘采样时间处数据信号的信号电平处于第一与第二参考电平之间的次数；以及基于所确定的A计数来调整时钟信号的相位。
示例13是示例12的方法，还包括调整时钟数据恢复(CDR)电路的比例增益(Kp)设置或积分增益(Ki)设置，以调整时钟信号的相位。
示例14是示例13的方法，其中调整Kp设置或Ki设置包括：确定用于具有相同Ki设置的CDR的不同Kp设置的系列的数据信号的A计数；从不同Kp设置的系列中选择具有最高A计数的第一Kp设置；确定用于具有第一Kp设置的CDR的不同Ki设置的系列的数据信号的A计数；以及从不同Ki设置的系列中选择具有最高A计数的第一Ki设置。
示例15是示例14的方法，其中不同Kp设置的系列为不同Kp设置的第一系列，其中不同Ki设置的系列为不同Ki设置的第一系列，并且其中调整Kp设置或Ki设置还包括：确定用于具有第一Ki设置的CDR电路的不同Kp设置的第二系列的数据信号的A计数；从不同Kp设置的第二系列中选择具有最高A计数的第二Kp设置；确定用于具有第二Kp设置的CDR电路的不同Ki设置的第二系列的数据信号的A计数；以及从不同Ki设置的第二系列中选择具有最高A计数的第二Ki设置。
示例16是示例13的方法，其中使用校准过程来调整Kp设置或Ki设置，并且其中方法还包括：随时间推移而监测数据信号的A计数；以及如果数据信号的A计数下降到A计数阈值以下，则重新开始校准过程。
示例17是示例11至16中的任一个的方法，其中第一参考电平高于数据阈值，并且第二参考电平低于数据阈值。
示例18是示例11至16中的任一个的方法，其中第一参考电平高于数据阈值，并且第二参考电平等于数据阈值。
示例19是用于接收数据的系统，其包括：处理器；以及接收器电路，其耦合到处理器，以接收数据信号。接收器电路包括：数据采样器，其响应于时钟信号而在数据采样时间处将数据信号的信号电平与数据阈值进行比较，以确定由数据信号编码的相应数据位的逻辑值；第一边缘采样器，其在由数据采样器进行的连续比较之间的边缘采样时间处周期性地获得第一边缘样本，其中第一边缘样本指示边缘采样时间处的数据信号的信号电平是高于第一参考电平还是低于第一参考电平；第二边缘采样器，其在由数据采样器进行的连续比较之间的边缘采样时间处周期性地获得第二边缘样本，其中第二边缘样本指示边缘采样时间处的数据信号的信号电平是高于第二参考电平还是低于第二参考电平，所述第二参考电平不同于第一参考电平；以及时钟数据恢复(CDR)电路，其耦合到数据采样器以及第一和第二边缘采样器。CDR电路用以执行如下操作：基于第一和第二边缘样本来确定A计数，其对应于在边缘采样时间处数据信号的信号电平处于第一与第二参考电平之间的次数；并且基于A计数来调整时钟信号的相位。
示例20是示例19的系统，其中CDR电路用以调整CDR电路的比例增益(Kp)设置和积分增益(Ki)设置，以调整时钟信号的相位。
示例21是示例20的系统，其中CDR电路用以通过被配置为执行如下操作来调整CDR电路的Kp设置和Ki设置：确定用于具有相同Ki设置的CDR电路的不同Kp设置的系列的数据信号的A计数；从不同Kp设置的系列中选择具有最高A计数的第一Kp设置；确定用于具有第一Kp设置的CDR电路的不同Ki设置的系列的数据信号的A计数；以及从不同Ki设置的系列中选择具有最高A计数的第一Ki设置。
示例22是示例21的系统，其中不同Kp设置的系列为不同Kp设置的第一系列，其中不同Ki设置的系列为不同Ki设置的第一系列，并且其中CDR电路用以执行如下操作：确定用于具有第一Ki设置的CDR电路的不同Kp设置的第二系列的数据信号的A计数；从不同Kp设置的第二系列中选择具有最高A计数的第二Kp设置；确定用于具有第二Kp设置的CDR电路的不同Ki设置的第二系列的数据信号的A计数；以及从不同Ki设置的第二系列中选择具有最高A计数的第二Ki设置。
示例23是示例19的系统，其中第一和第二边缘采样器用以响应于时钟信号的相移型式而获得相应的第一或第二边缘样本。
示例24是示例19的系统，其中接收器电路还包括：正误差采样器，其确定在数据采样器的采样时间处数据信号的信号电平是高于正数据参考电平还是低于正数据参考电平，正数据参考电平高于数据阈值；以及负误差采样器，其确定在数据采样器的采样时间处数据信号的信号电平是高于负数据参考电平还是低于负数据参考电平，负数据参考电平低于数据阈值。
示例25是示例19的系统，其中第一参考电平高于数据阈值，并且第二参考电平低于数据阈值。
尽管已经出于描述的目的而在本文中示出并描述了某些实施例，但是在不脱离本发明的范围的情况下，为实现相同目的而考虑的多种替代的和/或等效的实施例或实施方式可以取代所示出并描述的实施例。本申请旨在涵盖本文中所论述的实施例的任何修改或变化。因此，显然是要使本文中所描述的实施例仅由权利要求及其等同物来限定。

Claims (25)

1.一种用于接收数据的电路，包括：
数据采样器，其用于响应于时钟信号而周期性地采样数据信号，以确定由所述数据信号编码的相应数据位的逻辑值；
第一边缘采样器，其用于在由所述数据采样器采样的样本之间的边缘采样时间处周期性地获得第一边缘样本，所述第一边缘样本指示所述边缘采样时间处的所述数据信号的信号电平是高于第一参考电平还是低于第一参考电平；
第二边缘采样器，其用于在由所述数据采样器采样的样本之间的所述边缘采样时间处周期性地获得第二边缘样本，所述第二边缘样本指示所述边缘采样时间处的所述数据信号的所述信号电平是高于第二参考电平还是低于第二参考电平，所述第二参考电平不同于所述第一参考电平；以及
时钟数据恢复(CDR)电路，其耦合到所述数据采样器以及所述第一边缘采样器和所述第二边缘采样器，所述CDR电路基于所述第一边缘样本和所述第二边缘样本来调整所述时钟信号的一个或多个特性。
2.根据权利要求1所述的电路，其中，所述CDR电路用以执行以下操作：
基于所述第一边缘样本和所述第二边缘样本来确定A计数，所述A计数对应于在所述边缘采样时间处所述数据信号的所述信号电平处于所述第一参考电平与所述第二参考电平之间的次数；并且
基于所确定的A计数来调整所述时钟信号的所述一个或多个特性。
3.根据权利要求2所述的电路，其中，所述CDR电路用以调整所述CDR电路的比例增益(Kp)设置或积分增益(Ki)设置，以调整所述时钟信号的相位。
4.根据权利要求3所述的电路，其中，所述CDR电路通过被配置为执行如下操作来调整所述CDR电路的所述Kp设置和所述Ki设置：
确定用于具有相同Ki设置的所述CDR电路的不同Kp设置的系列的所述数据信号的所述A计数；
从所述不同Kp设置的系列中选择具有最高的所述A计数的第一Kp设置；
确定用于具有所述第一Kp设置的所述CDR电路的不同Ki设置的系列的所述数据信号的所述A计数；并且
从所述不同Ki设置的系列中选择具有最高的所述A计数的第一Ki设置。
5.根据权利要求4所述的电路，其中，所述不同Kp设置的系列为不同Kp设置的第一系列，其中，所述不同Ki设置的系列为不同Ki设置的第一系列，并且其中，所述CDR电路用以执行以下操作：
确定用于具有所述第一Ki设置的所述CDR电路的不同Kp设置的第二系列的所述数据信号的所述A计数；
从所述不同Kp设置的第二系列中选择具有最高的所述A计数的第二Kp设置；
确定用于具有所述第二Kp设置的所述CDR电路的不同Ki设置的第二系列的所述数据信号的所述A计数；并且
从所述不同Ki设置的第二系列中选择具有最高的所述A计数的第二Ki设置。
6.根据权利要求1所述的电路，其中，所述时钟信号为第一时钟信号，并且其中，所述第一边缘采样器和所述第二边缘采样器用以响应于作为所述第一时钟信号的相移型式的第二时钟信号而获得相应的所述第一边缘样本或所述第二边缘样本。
7.根据权利要求1所述的电路，其中，所述数据采样器周期性地比较所述数据信号的所述信号电平与采样时间处的数据阈值，以确定所述相应数据位的所述逻辑值，并且其中，所述电路还包括：
正误差采样器，其用于确定在所述采样时间处所述数据信号的所述信号电平是高于正数据参考电平还是低于正数据参考电平，所述正数据参考电平高于所述数据阈值；以及
负误差采样器，其用于确定在所述采样时间处所述数据信号的所述信号电平是高于负数据参考电平还是低于负数据参考电平，所述负数据参考电平低于所述数据阈值。
8.根据权利要求7所述的电路，还包括：
输入板，其用于接收所述数据信号；以及
可变增益放大器和线性均衡器，二者均耦合在所述输入板与所述数据采样器之间，以处理所述数据信号，其中，基于对所述正误差采样器和所述负误差采样器的确定来确定所述可变增益放大器和所述线性均衡器的一个或多个参数。
9.根据权利要求1至8中的任一项所述的电路：
其中，所述数据采样器比较所述数据信号的所述信号电平与所述数据阈值，以确定所述相应数据位的所述逻辑值；
其中，所述第一参考电平高于所述数据阈值；并且
其中，所述第二参考电平低于所述数据阈值。
10.根据权利要求1至8中的任一项所述的电路，
其中，所述数据采样器比较所述数据信号的所述信号电平与所述数据阈值，以确定所述相应数据位的所述逻辑值；
其中，所述第一参考电平高于所述数据阈值；并且
其中，所述第二参考电平等于所述数据阈值。
11.一种用于接收数据的方法，包括：
响应于一个时钟信号，在数据采样时间处周期性地获得数据信号的数据样本，所述数据样本指示所述数据采样时间处的所述数据信号的信号电平是高于数据阈值还是低于数据阈值；
在数据样本之间的边缘采样时间处周期性地获得第一边缘样本，所述第一边缘样本指示所述边缘采样时间处的所述数据信号的信号电平是高于第一参考电平还是低于第一参考电平；
在数据样本之间的所述边缘采样时间处，周期性地获得第二边缘样本，所述第二边缘样本指示所述边缘采样时间处的所述数据信号的所述信号电平是高于第二参考电平还是低于第二参考电平；以及，
基于所述第一边缘样本和所述第二边缘样本来调整所述时钟信号的相位。
12.根据权利要求11所述的方法，还包括：
基于所述第一边缘样本和所述第二边缘样本来确定A计数，所述A计数对应于在所述边缘采样时间处，所述数据信号的所述信号电平处于所述第一参考电平与所述第二参考电平之间的次数；以及
基于所确定的A计数来调整所述时钟信号的所述相位。
13.根据权利要求12所述的方法，还包括：调整时钟数据恢复(CDR)电路的比例增益(Kp)设置或积分增益(Ki)设置，以调整所述时钟信号的所述相位。
14.根据权利要求13所述的方法，其中，调整所述Kp设置或所述Ki设置包括：
确定用于具有相同Ki设置的所述CDR的不同Kp设置的系列的所述数据信号的所述A计数；
从所述不同Kp设置的系列中选择具有最高的所述A计数的第一Kp设置；
确定用于具有所述第一Kp设置的所述CDR的不同Ki设置的系列的所述数据信号的所述A计数；以及
从所述不同Ki设置的系列中选择具有最高的所述A计数的第一Ki设置。
15.根据权利要求14所述的方法，其中，所述不同Kp设置的系列为不同Kp设置的第一系列，其中，所述不同Ki设置的系列为不同Ki设置的第一系列，并且其中，调整所述Kp设置或所述Ki设置还包括：
确定用于具有所述第一Ki设置的所述CDR电路的不同Kp设置的第二系列的所述数据信号的所述A计数；
从所述不同Kp设置的第二系列中选择具有最高的所述A计数的第二Kp设置；
确定用于具有所述第二Kp设置的所述CDR电路的不同Ki设置的第二系列的所述数据信号的所述A计数；以及
从所述不同Ki设置的第二系列中选择具有最高的所述A计数的第二Ki设置。
16.根据权利要求13所述的方法，其中，使用校准过程来调整所述Kp设置或所述Ki设置，并且其中，所述方法还包括：
随时间推移而监测所述数据信号的所述A计数；以及
如果所述数据信号的所述A计数下降到A计数阈值以下，则重新开始所述校准过程。
17.根据权利要求11至16中的任一项所述的方法，其中，所述第一参考电平高于所述数据阈值，并且所述第二参考电平低于所述数据阈值。
18.根据权利要求11至16中的任一项所述的方法，其中，所述第一参考电平高于所述数据阈值，并且所述第二参考电平等于所述数据阈值。
19.一种用于接收数据的系统，包括：
处理器；以及
接收器电路，其耦合到所述处理器，以接收数据信号，所述接收器电路包括：
数据采样器，其用于响应于时钟信号而在数据采样时间处比较所述数据信号的信号电平与数据阈值，以确定由所述数据信号编码的相应数据位的逻辑值；
第一边缘采样器，其用于在由所述数据采样器进行的连续比较之间的边缘采样时间处周期性地获得第一边缘样本，其中，所述第一边缘样本指示所述边缘采样时间处的所述数据信号的所述信号电平是高于第一参考电平还是低于第一参考电平；
第二边缘采样器，其用于在由所述数据采样器进行的连续比较之间的所述边缘采样时间处周期性地获得第二边缘样本，其中，所述第二边缘样本指示所示边缘采样时间处的所述数据信号的所述信号电平是高于第二参考电平还是低于第二参考电平，所述第二参考电平不同于所述第一参考电平；以及
时钟数据恢复(CDR)电路，其耦合到所述数据采样器以及所述第一边缘采样器和所述第二边缘采样器，所述CDR电路执行以下操作：
基于所述第一边缘样本和所述第二边缘样本来确定A计数，所述A计数对应于在所述边缘采样时间处，所述数据信号的所述信号电平处于所述第一参考电平与所述第二参考电平之间的次数；并且
基于所述A计数来调整所述时钟信号的相位。
20.根据权利要求19所述的系统，其中，所述CDR电路用以调整所述CDR电路的比例增益(Kp)设置和积分增益(Ki)设置，以调整所述时钟信号的所述相位。
21.根据权利要求20所述的系统，其中，所述CDR电路用以通过被配置为执行如下操作来调整所述CDR电路的所述Kp设置和所述Ki设置：
确定用于具有相同Ki设置的所述CDR电路的不同Kp设置的系列的所述数据信号的所述A计数；
从所述不同Kp设置的系列中选择具有最高的所述A计数的第一Kp设置；
确定用于具有所述第一Kp设置的所述CDR电路的不同Ki设置的系列的所述数据信号的所述A计数；以及
从所述不同Ki设置的系列中选择具有最高的所述A计数的第一Ki设置。
22.根据权利要求21所述的系统，其中，所述不同Kp设置的系列为不同Kp设置的第一系列，其中，所述不同Ki设置的系列为不同Ki设置的第一系列，并且其中，所述CDR电路用以执行以下操作：
确定用于具有所述第一Ki设置的所述CDR电路的不同Kp设置的第二系列的所述数据信号的所述A计数；
从所述不同Kp设置的第二系列中选择具有最高的所述A计数的第二Kp设置；
确定用于具有所述第二Kp设置的所述CDR电路的不同Ki设置的第二系列的所述数据信号的所述A计数；并且
从所述不同Ki设置的第二系列中选择具有最高的所述A计数的第二Ki设置。
23.根据权利要求19所述的系统，其中，所述第一边缘采样器和所述第二边缘采样器将响应于所述时钟信号的相移型式而获得相应的所述第一边缘样本或所述第二边缘样本。
24.根据权利要求19所述的系统，其中，所述接收器电路还包括：
正误差采样器，其用于在所述数据采样器的所述采样时间处确定所述数据信号的所述信号电平是高于正数据参考电平还是低于正数据参考电平，所述正数据参考电平高于所述数据阈值；以及
负误差采样器，其用于在所述数据采样器的所述采样时间处确定所述数据信号的所述信号电平是高于负数据参考电平还是低于负数据参考电平，所述负数据参考电平低于所述数据阈值。
25.根据权利要求19所述的系统，其中，所述第一参考电平高于所述数据阈值，并且所述第二参考电平低于所述数据阈值。
CN201410858165.2A 2013-12-13 2014-11-13 具有偏移边缘采样器的数据接收器电路 Expired - Fee Related CN104716974B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
USPCT/US2013/075156 2013-12-13
PCT/US2013/075156 WO2015088567A1 (en) 2013-12-13 2013-12-13 Data receiver circuit with offset edge samplers

Publications (2)

Publication Number Publication Date
CN104716974A true CN104716974A (zh) 2015-06-17
CN104716974B CN104716974B (zh) 2017-05-31

Family

ID=53371657

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410858165.2A Expired - Fee Related CN104716974B (zh) 2013-12-13 2014-11-13 具有偏移边缘采样器的数据接收器电路

Country Status (5)

Country Link
US (1) US10225072B2 (zh)
EP (1) EP3080675A4 (zh)
KR (1) KR101786543B1 (zh)
CN (1) CN104716974B (zh)
WO (1) WO2015088567A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109412585A (zh) * 2017-08-18 2019-03-01 三星电子株式会社 被配置为调整时钟信号之间的偏斜的电子电路
CN114365420A (zh) * 2019-09-10 2022-04-15 德州仪器公司 双层自适应均衡器

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9800438B1 (en) * 2016-10-25 2017-10-24 Xilinx, Inc. Built-in eye scan for ADC-based receiver
CN113141181B (zh) * 2020-01-17 2022-06-14 中国电子科技集团公司第二十四研究所 时钟数据恢复电路的数字控制电路及时钟数据恢复电路
CN114326926B (zh) * 2021-12-29 2024-03-12 天津海芯微电子技术有限公司 双采样计数器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101843019A (zh) * 2007-09-14 2010-09-22 西姆特科有限公司 高速串行器、相关组件、系统和方法
CN101926121A (zh) * 2008-02-01 2010-12-22 拉姆伯斯公司 具有增强的时钟和数据恢复的接收器
US20100329403A1 (en) * 2009-06-26 2010-12-30 International Business Machines Corporation Dynamic quadrature clock correction for a phase rotator system
CN102594337A (zh) * 2010-12-17 2012-07-18 Nxp股份有限公司 多相位时钟和数据恢复系统
US20120230450A1 (en) * 2002-06-21 2012-09-13 Stefanos Sidiropoulos Methods and apparatus for clock and data recovery using transmission lines
US20130101011A1 (en) * 2011-10-20 2013-04-25 Won-hwa Shin Data receiver circuit and method of adaptively controlling equalization coefficients using the same
CN103220282A (zh) * 2003-06-02 2013-07-24 高通股份有限公司 生成并实施一用于更高数据率的讯号协议和接口

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7356095B2 (en) 2002-12-18 2008-04-08 Agere Systems Inc. Hybrid data recovery system
US7092472B2 (en) * 2003-09-16 2006-08-15 Rambus Inc. Data-level clock recovery
US9137063B2 (en) * 2005-01-20 2015-09-15 Rambus Inc. High-speed signaling systems with adaptable pre-emphasis and equalization
KR100674955B1 (ko) 2005-02-07 2007-01-26 삼성전자주식회사 데이터 주파수에 따라 위상 옵셋을 조절하는 클럭 복원장치 및 방법
JP4945161B2 (ja) 2006-04-05 2012-06-06 小橋工業株式会社 オフセット作業機の制御装置及び制御方法
US8289032B2 (en) * 2007-03-20 2012-10-16 Rambus Inc. Integrated circuit having receiver jitter tolerance (“JTOL”) measurement
US7995698B2 (en) * 2007-09-28 2011-08-09 Integrated Device Technology, Inc. Method for binary clock and data recovery for fast acquisition and small tracking error
US20110267122A1 (en) * 2009-01-22 2011-11-03 Glonet Systems, Inc. All-digital clock data recovery device and transceiver implemented thereof
US8451969B2 (en) * 2011-03-15 2013-05-28 Intel Corporation Apparatus, system, and method for timing recovery
US8649476B2 (en) 2011-04-07 2014-02-11 Lsi Corporation Adjusting sampling phase in a baud-rate CDR using timing skew
US20120269305A1 (en) * 2011-04-21 2012-10-25 Stmicroelectronics (Canada) Inc. Bang-bang offset cancellation (autozero)
GB2504110A (en) * 2012-07-18 2014-01-22 Texas Instruments Inc Data slicing level and timing adjustment

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120230450A1 (en) * 2002-06-21 2012-09-13 Stefanos Sidiropoulos Methods and apparatus for clock and data recovery using transmission lines
CN103220282A (zh) * 2003-06-02 2013-07-24 高通股份有限公司 生成并实施一用于更高数据率的讯号协议和接口
CN101843019A (zh) * 2007-09-14 2010-09-22 西姆特科有限公司 高速串行器、相关组件、系统和方法
CN101926121A (zh) * 2008-02-01 2010-12-22 拉姆伯斯公司 具有增强的时钟和数据恢复的接收器
US20100329403A1 (en) * 2009-06-26 2010-12-30 International Business Machines Corporation Dynamic quadrature clock correction for a phase rotator system
CN102594337A (zh) * 2010-12-17 2012-07-18 Nxp股份有限公司 多相位时钟和数据恢复系统
US20130101011A1 (en) * 2011-10-20 2013-04-25 Won-hwa Shin Data receiver circuit and method of adaptively controlling equalization coefficients using the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109412585A (zh) * 2017-08-18 2019-03-01 三星电子株式会社 被配置为调整时钟信号之间的偏斜的电子电路
CN109412585B (zh) * 2017-08-18 2023-10-20 三星电子株式会社 被配置为调整时钟信号之间的偏斜的电子电路
CN114365420A (zh) * 2019-09-10 2022-04-15 德州仪器公司 双层自适应均衡器
CN114365420B (zh) * 2019-09-10 2023-09-29 德州仪器公司 双层自适应均衡器

Also Published As

Publication number Publication date
KR20160070181A (ko) 2016-06-17
KR101786543B1 (ko) 2017-10-18
US10225072B2 (en) 2019-03-05
EP3080675A4 (en) 2017-09-27
WO2015088567A1 (en) 2015-06-18
CN104716974B (zh) 2017-05-31
EP3080675A1 (en) 2016-10-19
US20160211968A1 (en) 2016-07-21

Similar Documents

Publication Publication Date Title
CN104716974A (zh) 具有偏移边缘采样器的数据接收器电路
TWI769274B (zh) 配置為調整時脈訊號間偏移之電子電路
CN107735836A (zh) 采用可编程跟踪斜率的数字相位控制
US9832006B1 (en) Method, apparatus and system for deskewing parallel interface links
US9735765B2 (en) Apparatuses, methods, and systems for jitter equalization and phase error detection
US7817767B2 (en) Processor-controlled clock-data recovery
US10763866B2 (en) Electronic circuit configured to adjust sampling timing for recovering data
EP2991260A1 (en) Method for performing data sampling control in an electronic device, and associated apparatus
KR102523101B1 (ko) 데이터 유효 윈도우를 판별하는 읽기 마진 제어 회로, 이를 포함하는 메모리 컨트롤러, 그리고 전자 장치
US8456206B2 (en) Phase-locked loop lock detect
US9401721B1 (en) Reference voltage generation and tuning
CN104242852A (zh) 自动增益控制电路、集成电路、电子装置及自动增益控制方法
US10326622B2 (en) Equalizer tuning method, signal receiving circuit and a memory storage device
US9787468B2 (en) LVDS data recovery method and circuit
US20130301368A1 (en) Supporting Calibration For Sub-Rate Operation In Clocked Memory Systems
US10749728B1 (en) Signal calibration circuit, memory storage device and signal calibration method
TWI583148B (zh) 用於多模式無線系統的頻道適應性可組配之多重輸入多重輸出（ｍｉｍｏ）檢測器
KR20190061367A (ko) 듀티 사이클 보정기 및 그 동작 방법
US11929772B2 (en) Circuit configured to compensate for timing skew and operation method thereof
CN109313463A (zh) 通过调制时钟信号的数据传输
CN111654266B (zh) 时脉数据回复电路、存储器存储装置及快闪存储器控制器
CN103378848B (zh) 一种采样时钟的选择方法及装置
CN111585547A (zh) 信号校正电路、存储器存储装置及信号校正方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170531

Termination date: 20191113

CF01 Termination of patent right due to non-payment of annual fee