CN114365420A - 双层自适应均衡器 - Google Patents

双层自适应均衡器 Download PDF

Info

Publication number
CN114365420A
CN114365420A CN202080063013.7A CN202080063013A CN114365420A CN 114365420 A CN114365420 A CN 114365420A CN 202080063013 A CN202080063013 A CN 202080063013A CN 114365420 A CN114365420 A CN 114365420A
Authority
CN
China
Prior art keywords
equalization
counts
conductor
equalizer
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080063013.7A
Other languages
English (en)
Other versions
CN114365420B (zh
Inventor
A·拉内
C·M·坎贝尔
S·M·瓦伊宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN114365420A publication Critical patent/CN114365420A/zh
Application granted granted Critical
Publication of CN114365420B publication Critical patent/CN114365420B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03012Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0054Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0058Detection of the synchronisation error by features other than the received signal transition detection of error based on equalizer tap values
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0079Receiver details
    • H04L7/0087Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10009Improvement or modification of read or write signals
    • G11B20/10046Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10009Improvement or modification of read or write signals
    • G11B20/10222Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L2025/03592Adaptation methods
    • H04L2025/03745Timing of adaptation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本公开的至少一些方面提供一种方法(500)。在至少一个实例中,所述方法包含将第一均衡应用到接收到的数据信号以产生均衡器信号(510)及在每相应参考电压的预定时段内比较所述均衡信号与多个参考电压中的每一者以产生比较结果(520)。所述方法进一步包含确定多个计数,其中所述多个计数中的每一计数唯一对应于所述多个参考电压中的每一者的所述比较结果中的上升边缘的数目(525)。所述方法进一步包含比较所述多个计数中的至少一者与所述多个计数中的至少另一者以确定所述多个计数之间的关系(535)及基于所述多个计数之间的所述确定关系将第二均衡应用到所述接收到的数据信号(540)。

Description

双层自适应均衡器
发明内容
本公开的至少一些方面提供一种电路。在至少一些实例中,所述电路包括均衡器、比较器、计数器及控制器。所述均衡器包括经配置以接收数据信号的输入端子及输出端子。所述均衡器经配置以接收均衡器设置及根据所述数据信号及所述均衡器设置产生均衡信号。所述比较器包括耦合到所述均衡器的所述输出端子的第一输入端子、经配置以接收多个阈值信号的第二输入端子,及其中所述比较器经配置以输出指示所述均衡信号与当前考虑中的所述多个阈值信号中的相应阈值信号之间的比较的结果的比较结果的输出端子。所述计数器包括输入端子及输出端子且经配置以计数所述比较结果的上升边缘的数目。所述控制器包括耦合到所述比较器的所述输出端子的输入端子及耦合到所述均衡器的控制输入的输出端子。所述控制器经配置以:控制所述均衡器应用短导体均衡器设置;针对所述多个阈值信号中的多者确定由所述计数器输出的计数之间的关系;及控制所述均衡器保持所述短导体均衡器设置或控制所述均衡器基于所述确定关系应用长导体均衡器设置。
本公开的其它方面提供一种系统。在至少一些实例中,所述系统包含处理器、非暂时性存储器及存储于所述非暂时性存储器中的均衡自适应计算机程序产品。当由所述处理器执行时,所述均衡自适应计算机程序产品致使所述处理器:控制均衡器将第一均衡应用到接收到的数据信号以产生均衡信号;控制数/模转换器(DAC)输出多个阈值信号用于与所述均衡信号比较;针对所述多个阈值信号中的每一者在预定时段内确定所述均衡信号与所述阈值信号的所述比较的比较结果中的上升边缘的计数;确定上升边缘的所述确定计数中的多者之间的关系;及根据所述确定关系控制所述均衡器将第二均衡应用到所述接收到的信号。
本公开的其它方面提供一种方法。在至少一个实例中,所述方法包含将第一均衡应用到接收到的数据信号以产生均衡器信号及在每相应参考电压的预定时段内比较所述均衡信号与多个参考电压中的每一者以产生比较结果。所述方法进一步包含确定多个计数,其中所述多个计数中的每一计数唯一对应于所述多个参考电压中的每一者的所述比较结果中的上升边缘的数目。所述方法进一步包含比较所述多个计数中的至少一者与所述多个计数中的至少另一者以确定所述多个计数之间的关系及基于所述多个计数之间的所述确定关系将第二均衡应用到所述接收到的数据信号。
附图说明
为了详细描述各个实例,现将参考附图,其中:
图1展示根据各个实例的说明性通信系统的框图;
图2展示根据各个实例的说明性重新驱动器的示意图;
图3展示根据各个实例的信号波形的说明图;
图4展示根据各个实例的信号波形的说明图;及
图5展示根据各个实例的说明性方法的流程图。
具体实施方式
至少一些通信系统通过插座暴露于外部世界。插座经配置以接收插头以在一些实例中实现数据传输。此通信系统的一个实例是通用串行总线(USB)系统,其中USB插座经配置以接收USB插头以实现通信。USB插头耦合到导体,导体耦合到处理器、存储器或其它电路系统。在一些实例中,导体是短的。举例来说,不包含缆线的USB拇指驱动或记忆棒被视作短导体。相反地,插头与另一电路系统之间的USB缆线被视作长导体。更一般来说,在一些实施方案中,短及长导体根据在导体上发生的信号损耗定义,例如以分贝(dB)为标度,其中短导体具有小于特定阈值的损耗且长导体具有大于特定阈值的损耗。在USB系统的至少一些实施方案中,短导体在以5千兆赫(GHz)操作时具有约2.2dB的损耗且长导体在以5GHz操作时具有约15dB的损耗。
因为在插头插入到插座之前系统不一定知道导体的长度,所以此系统应能够支持长及短导体两者。然而,实现对长及短导体两者的支持通常涉及权衡。一些可用解决方案(例如,使用重定时器电路)增加由电路消耗的面积成本、电路的组件计数、由电路消耗的功率等。另一解决方案是经由单个重新驱动器设置支持长及短导体两者的重新驱动器电路。然而,再次发生权衡。举例来说,当经优化用于支持长导体时,系统无法经优化用于支持短导体,且反之亦然。因此,通常使用适于长及短导体两者之仅部分优化,但无法经由长及短导体产生最佳性能。因此,在至少一些系统中,期望适于支持长及短导体两者的电路。
本公开的至少一些方面提供通信系统的动态双层均衡自适应。均衡补偿导体(例如长导体或短导体)对通信系统的性能的影响。自适应是动态的,因为其是基于在链路训练时导体是长导体还是短导体的确定来执行。自适应进一步是是双层的,因为其在用于长导体的预定均衡设置与用于短导体的预定均衡设置之间选择,而非在许多不同均衡设置之间选择。至少部分由于自适应的双层性,自适应被确定且比其它方法更快应用,例如上文论述的重定时器。
现转到图1,展示说明性通信系统100的框图。在至少一些实例中,系统100表示USB系统。在其它实例中,系统100表示另一类型的通信系统。举例来说,在至少一个实施方案中,系统100表示外围组件互连高速(PCI高速)系统。在至少一些实施方案中,系统100包含接收器102、重新驱动器104、插座106、插头108、导体110及传输器112。在至少一些实例中,系统100包含图1中未说明的另外组件,例如交流(AC)解耦电容器、电磁静态放电(ESD)保护组件等。
在至少一个实例架构中,接收器102耦合到重新驱动器104且重新驱动器104耦合到插座106。在至少一些实例中,耦合件是差分信号线,而在其它实例中,耦合件是单端信号线。尽管图1中说明两个耦合件,但在各个实施方案中,存在任何数目个合适耦合件。插座经配置以耦合到插头108,插头108耦合到导体110。导体110经配置以耦合到传输器112。在一些实例中,导体110与传输器112之间的耦合通过另一插头及插座执行,而在其它实例中,导体以例如焊接等的另一方式耦合到传输器112。在一些实例中,导体110是短导体,如上文描述。在其它实例中,导体110是长导体,也如上文描述。
在系统100的操作实例中,传输器112将数据传输到接收器102。所传输数据从传输器112流过导体110、插头108、插座106及重新驱动器104到接收器102。在至少一些实例中,信号损耗发生于传输器112与重新驱动器104之间的信号路径中。在一些实例中,信号损耗基于导体110的特性而变化(例如,例如导体110是长还是短)。为了补偿信号损耗,在至少一些实例中,重新驱动器104提升信号的值。举例来说,重新驱动器104包含均衡器(未展示),其在将信号传输到接收器102之前均衡(例如,提升或放大)信号。在至少一些实例中,均衡器线性操作以保留从传输器112接收的信号的其它特性。
在一些实例中,由均衡器应用的均衡取决于导体110。举例来说,当导体110是短导体时,较少(或没有)均衡被应用,及当导体110是长导体时,较多均衡被应用。然而,在多数情况中,重新驱动器104不事先知道导体110的长度。为了在导体110是短导体时提供经优化用于短导体的均衡及在导体110是长导体时提供经优化用于长导体的均衡,在至少一些实例中,在插头108插入到插座106中之后,重新驱动器104将导体110的状态确定为长或短。在至少一些实施方案中,例如当系统100是USB系统时,在链路训练过程或时段期间作出确定。因为在至少一些实施方案中,其它功能也在链路训练过程期间执行,所以有时期望或有利地在最短可能时间量内将导体110确定为长或短。
为了确定导体110是短还是长,在至少一些实例中,均衡器经设置为预定短导体均衡设置且所得均衡信号与多个阈值比较。针对阈值中的每一者维持指示均衡信号超过阈值的次数的计数。当阈值中的一或多者处的计数比另一阈值处的计数小得多时,在至少一些实例中,确定导体110是长导体。举例来说,当阈值中的一或多者处的计数与另一阈值处的计数相差至少3.5%时,在一些实例中,确定导体110是长导体。在其它实例中,允许变化可在百分比范围之间编程,例如约3.1%到约3.7%。在一些实例中,允许变化至少部分基于系统100中的噪声级选择。相反地,当阈值中的一或多者处的计数约等于另一阈值处的计数(例如,在预定义变化百分比内,例如约3.5%)时,在至少一些实例中,确定导体110是短导体。针对长导体及短导体两者确定,在至少一些实例中,一或多个阈值中的至少一者的值小于另一阈值且一或多个阈值中的至少一者的值大于另一阈值。
在确定导体110是长还是短导体之后,在至少一些实例中,重新驱动器104将均衡应用到从传输器112接收的信号以产生均衡信号。在至少一些实例中,所应用的均衡是从长导体设置及短导体设置选择的预定值。如果导体110是短导体,那么由重新驱动器104应用的均衡因其均衡已设置为短用于确定导体110的长度而保持不变。如果导体110是长导体,那么重新驱动器104变为用于长导体的预定均衡量。因为均衡仅存在两个设置(短均衡或长均衡),所以在至少一些实例中,均衡被视作双层的。在至少一些实例中,双层均衡被确定且在不到1毫秒、不到500微秒、不到200微秒、不到约100微秒或不到约50微秒内应用。在至少一些实例中,双层均衡的确定及应用速度比其它均衡方法(例如用作比较多个均衡设置的均衡信号与阈值信号或根据基于能量的自适应方法执行重新驱动器自适应的重定时器或重新驱动器的均衡方法)提高。
现转到图2,展示说明性重新驱动器200的框图。在至少一些实例中,重新驱动器200适于实施为图1的系统100的重新驱动器104。因此,在描述重新驱动器200时,参考系统100的至少一些组件及/或信号。然而,重新驱动器200还适于实施于除系统100之外的系统中,其中重新驱动器200的功能性是可期望及/或有利的。
在至少一些实例中,重新驱动器200包含均衡器202、比较器204、分频器206、计数器208、控制器210及数/模转换器(DAC)212。在至少一些实例中,均衡器202是连续时间线性均衡器(CTLE)。在其它实例中,均衡器202是决策反馈均衡器(DFE)、前馈均衡器(FFE)或不依赖或利用经恢复时钟信号(例如,经由时钟数据恢复)执行均衡的任何其它合适形式的均衡器。
在至少一个实施方案中,均衡器202具有耦合到节点214的数据输入端子、控制输入端子及耦合到节点216的输出端子。比较器204具有耦合到节点216的第一输入端子(例如正或非反相输入端子)、第二输入端子(例如负或反相输入端子)及输出端子。分频器206具有耦合到比较器204的输出端子的输入端子及输出端子。计数器208具有耦合到分频器206的输出端子的输入端子及耦合到控制器210的输入端子的输出端子。控制器210具有耦合到DAC 212的输入端子的第一输出端子,DAC 212具有耦合到比较器204的第二输入端子的输出端子。控制器210进一步具有耦合到均衡器202的控制输入端子的第二输出端子。
虽然在控制器210与DAC 212之间及控制器210与均衡器202之间说明为单个端子及耦合件,但在至少一些实例中,存在多个端子及耦合件,使得多个数据位从控制器210提供到均衡器202及DAC 212。举例来说,在至少一些实例中,控制器210将4个数据位传输到DAC 212且将另4个数据位传输到均衡器202。在其它实例中,任何合适数目个位分别基于均衡器202的均衡设置的最大数目及用于由比较器204比较的阈值的数目传输到均衡器202且在至少一些实例中传输到DAC 212。虽然说明为与控制器210分离,但在至少一些实例中,计数器208代以为例如控制器210的组件,使得计数器208实施于由控制器210执行的软件中。另外,在至少一些实例中,重新驱动器200包含图2中未展示的另外组件,例如具有耦合到节点214的输入及经配置以提供重新驱动器200的输出信号的输出的驱动器。
在至少一些实例中,控制器210包含处理器218及存储器220。在至少一些实例中,处理器218是微控制器或其它微处理单元。在至少一些实例中,均衡自适应计算机程序产品222存储于存储器220内。在至少一些实施方案中,处理器218执行均衡自适应计算机程序产品222以致使均衡信号产生,如本文中描述。举例来说,在至少一些实施方案中,执行或否则实施均衡自适应计算机程序产品222致使处理器218实施自适应有限状态机。在至少一些实例中,自适应有限状态机确定耦合到节点214的导体(例如导体110)是长导体还是短导体且产生控制信号用于控制均衡器202根据所述确定执行均衡。
在重新驱动器200的操作实例中,信号在节点214处接收。在至少一些实例中,信号经由例如导体110的导体(其是短导体或长导体)接收,如本文中别处定义。均衡器202将均衡应用到接收到的信号以产生及输出均衡信号。在至少一些实例中,均衡基于从控制器210接收的均衡设置来应用。当重新驱动器200已确定应用到接收到的信号的均衡(例如长或短均衡)以产生均衡信号(例如,自适应已发生)时,在至少一些实例中,比较器204、分频器206、计数器208及/或DAC 212经停用以防止不必要功耗。
参考重新驱动器200进行重新驱动器200的以下论述,同时执行均衡的自适应。在至少一些实例中,控制器210通过控制均衡器202提供经配置用于短导体的预定均衡量来开始自适应。在一些实例中,用于短导体的预定均衡是最低或没有均衡量。在其它实例中,用于短导体的预定均衡是小于用于长导体的预定均衡的非零均衡量。当均衡器202提供短导体的预定均衡时,控制器210控制DAC 212以从零操纵到大于零的值的阶梯步进产生及输出多个阈值信号。在至少一些实例中,此导致产生约16个阈值信号。在一些实例中,阈值信号具有约40毫伏的分辨率(例如,每一后续阈值信号的值比紧接前一阈值信号更大约40毫伏)。在一些实例中,阈值信号表示基于从控制器210接收的数据位的数目从DAC 212的最小支持输出值扫掠到DAC 212的最大支持输出值的结果。
在至少一些其它实例中,控制器210控制DAC 212产生及输出多个不同阈值信号。举例来说,控制器210控制DAC 212产生及输出具有三个特定关注值(例如,例如下文更详细论述的hits[neg]、hits[pos]及hits[0])的阈值信号。在至少一些实例中,控制DAC212产生及输出仅特定关注值处的阈值信号导致更快确定导体是长或短且防止不必要功耗用于产生及输出非关注阈值信号。
比较器204输出每一阈值信号的比较结果以指示均衡信号是否超过相应阈值信号。在至少一些实例中,控制器210控制DAC 212在预定时段内输出相同阈值信号以进行均衡信号与每一阈值信号的多次比较。在至少一个实例中,预定时段是约3微秒。在其它实例中,预定时段可编程例如到约12微秒的最大值。更一般来说,在至少一些实例中,预定时段的值至少部分根据在节点214处接收的信号的模式类型、在节点214处接收的信号的数据速率、最大允许自适应时间等确定。在至少一些实例中,执行均衡信号与每一阈值信号的多次比较减少均衡信号变化影响自适应过程的机会。
在至少一些实例中,均衡信号具有GHz级频率(例如约5GHz),其在一些实例中给准确计数造成困难或不必要挑战或费用。此频率转化为比较器204的输出。因此,分频器206使比较器输出分频以产生分频信号。在至少一些实例中,分频器206是将比较器输出除以8以产生兆赫兹(MHz)级信号(例如当比较器输出具有5GHz频率时约625MHz的信号)的分频器。在其它实例中,分频器206基于重新驱动器200的应用环境及/或计数器208的技术限制根据任何合适整数使比较器输出分频。
针对每一阈值信号,处理器218使计数器208复位。因此,计数器208从零开始计数且针对分频信号的每一接收到的上升边缘使计数递增,从而指示均衡信号此时已超过考虑中的相应阈值信号的值。处理器218从计数器208接收计数用于与每一阈值信号比较且将每一计数存储于例如存储器220或另一存储装置(未展示)(例如高速缓存或寄存器)中。在至少一些实例中,处理器218进一步存储对应于每一相应计数的阈值信号的值。
在确定均衡信号与每一阈值信号的比较计数之后,处理器218比较多个先前存储的计数。举例来说,处理器218确定在多个阈值信号值处发生的计数的数目且比较其以确定其之间的关系。在至少一些实例中,处理器218确定值hits[neg]等于约3的阈值信号值处的计数。在所述实例中,处理器218进一步确定值hits[pos]等于约12的阈值信号值处的计数。还在所述实例中,处理器218进一步确定值hits[0]等于约7的阈值信号值处的计数。在一些实例中,如果在节点214处接收的输入信号具有不相等上升及下降边缘转变,那么hits[pos]及hits[neg]的值从上述值变化。更一般来说,当hits[0]对应于阈值信号值X且hits[neg]对应于阈值信号值X-Y时,hits[pos]对应于阈值信号值X+(Y+1)。此外,当DAC值可在约0到约15之间编程时,确定hits[0]约等于约7的DAC输出值。当hits[0]的值约等于hits[neg]及hits[pos]两者时,处理器218确定耦合到节点214的导体是短导体。当hits[0]的值比hits[neg]或hits[pos]大得多时,控制器210确定耦合到节点214的导体是长导体。在至少一些实施方案中,如果确定hits[0]小于hits[neg]或hits[pos],那么记录错误条件(例如导体短路)。
基于基于hits[neg]、hits[pos]及hits[0]之间的关系确定长或短导体,处理器218将预定均衡设置提供到均衡器202。在至少一些实例中,预定均衡设置在重新驱动器200开始均衡自适应的约100微秒内提供到均衡器202。在至少一些实例中,均衡自适应进一步动态提供到均衡器202,因为其在导体耦合到节点214之后且基于导体的确定长度提供。当确定导体110是短导体时,处理器218没有关于预定均衡设置采取进一步动作,因为均衡器202已事先编程有用于短导体的预定均衡。当确定导体110是长导体时,处理器218选择长导体的预定均衡设置且将所述设置输出到均衡器202。
在至少一些实例中,在将预定均衡设置提供到均衡器202之后,处理器218停用比较器204、分频器206、计数器208及/或DAC 212中的至少若干者以防止不必要功耗。当在节点214处检测到新耦合时,处理器218启用比较器204、分频器206、计数器208及DAC 212且再次对新耦合的导体执行本公开的均衡自适应。
现转到图3,展示信号波形的说明图300。在至少一些实例中,图300表示当耦合到也是图2的节点214的导体是长导体时存在于图2的重新驱动器200中的至少一些信号。因此,在描述图300时参考图2的至少一些组件及/或信号。图300的y轴表示由计数器208进行的计数的数目,且图300的x轴表示阈值信号的从由DAC 212在阈值信号的扫掠中输出的最小值到由DAC 212在阈值信号的扫掠中输出的最大值的值。在本公开的一个实施方案中,在图300的x轴上另外说明对应于hits[neg]、hits[pos]及hits[0]的阈值信号值。
图300中说明的每一信号唯一对应于用于多个阈值信号中的每一者的扫掠的从待测试导体接收的信号的均衡器202的一个均衡设置,如上文描述。如由图300展示,在值hits[neg]处发生的计数及在值hits[pos]处发生的计数两者比在值hits[0]处发生的计数小得多。因此,图300中说明的hits[neg]、hits[pos]及hits[0]之间的此关系指示待测试导体是长导体。
现转到图4,展示信号波形的说明图400。在至少一些实例中,图400表示当耦合到也是图2的节点214的导体是短导体时存在于图2的重新驱动器200中的至少一些信号。因此,在描述图400时参考图2的至少一些组件及/或信号。图400的y轴表示由计数器208进行的计数的数目,且图400的x轴表示阈值信号的从由DAC 212在阈值信号的扫掠中输出的最小值到由DAC 212在阈值信号的扫掠中输出的最大值的值。在本公开的一个实施方案中,在图400的x轴上另外说明对应于hits[neg]、hits[pos]及hits[0]的阈值信号值。
图400中说明的每一信号唯一对应于用于多个阈值信号中的每一者的扫掠的从待测试导体接收的信号的均衡器202的一个均衡设置,如上文描述。如由图400展示,在值hits[neg]处发生的计数及在值hits[pos]处发生的计数两者约等于在值hits[0]处发生的计数。因此,图400中说明的hits[neg]、hits[pos]及hits[0]之间的此关系指示待测试导体是短导体。
现转到图5,展示说明性方法500的流程图。在至少一些实例中,方法500是在例如通信系统的系统中动态双层均衡自适应的方法。在至少一些实例中,方法500由例如图2的控制器210的控制器实施且在描述方法500时参考前图中的一或多者。在至少一些实例中,方法500通过执行图2的均衡自适应计算机程序产品222来实施或执行。此外,在至少一些实例中,方法500的操作还或替代地表示状态机的状态,例如上文论述的自适应有限状态机。
在操作505,接收信号。在至少一些实例中,信号是符合USB协议的信号且经由基于导体的特性分类为短或长的未知长度的导体接收。在其它实例中,信号符合任何其它合适信号或通信协议或不符合信号或通信协议。
在操作510,将预定第一均衡应用到接收到的信号以产生均衡信号。在至少一些实例中,第一均衡是用于短导体的均衡。在一些实例中,均衡由均衡器基于从控制器接收的均衡设置执行。
在操作515,产生参考电压。在一些实例中,参考电压通过控制器将参考值输出到DAC以致使DAC产生参考电压来产生。在其它实例中,参考电压由控制器直接输出。在又其它实例中,参考电压由任何合适组件产生或从任何合适组件接收。
在操作520,比较均衡信号与参考电压。在至少一个实施方案中,比较均衡信号与参考电压以在执行比较的特定时间点确定均衡信号的值是否超过参考电压的值。因此,在这方面,参考电压有时称为阈值信号。比较导致比较结果。在至少一些实例中,比较执行多次,使得多个比较结果关于相同参考电压及均衡信号在多个时间点产生。
在操作525,确定比较结果的计数。在至少一些实例中,计数通过计数器计数由比较器输出的断言脉冲数的硬件或软件实施方案进行。在至少一些实例中,比较结果在计数之前先被分频(例如,例如通过分频器)。在一些实例中,分频在比较结果处于使计数难以或无法准确执行的频率时执行。
在操作530,确定参考电压是否保持与均衡信号比较。举例来说,如上文论述,在各个实施方案中,多个参考电压与均衡信号比较以产生多个计数。当参考电压保持与均衡信号比较时,方法500返回到操作515。当没有参考电压保持与均衡信号比较时,方法500继续到操作535。
在操作535,确定多个参考电压的比较结果的计数之间的关系。举例来说,比较计数以确定各自如本文中别处描述的hits[neg]或hits[pos]是否比也在本文中别处描述的hits[0]小得多。在至少一些实例中,进一步比较计数以确定hits[neg]、hits[pos]及hits[0]是否彼此近似相等。
在操作540,根据确定关系将第二均衡应用到接收到的信号。举例来说,当确定hits[neg]、hits[pos]及hits[0]彼此近似相等时,确定在操作505经由其接收信号的导体是短导体。当确定导体是短导体时,操作540中的均衡保持不变,因为用于短导体的均衡在操作510已被应用。当确定hits[neg]或hits[pos]比hits[0]小得多时,确定在操作505经由其接收信号的导体是长导体。当确定导体是长导体时,在操作540将用于长导体的预定均衡应用到接收到的信号以产生均衡信号。在一些实例中,均衡由均衡器基于从控制器接收的均衡设置执行。
虽然方法500的操作已以数值参考论述及标记,但在各个实例中,方法500包含本文中未陈述的额外操作。在一些实例中,本文中陈述的操作中的任何一或多者包含一或多个子操作。在一些实例中,省略本文中陈述的操作中的任何一或多者。在一些实例中,本文中陈述的操作中的任何一或多者依除本文中呈现的顺序之外的顺序(例如依相反顺序、基本上同时、重叠等)执行。这些替代中的每一者希望落于本公开的范围内。
在前文论述中,术语“包含”及“包括”以开放式方式使用且因此应被解译为意味着“包含(但不限于)”。贯穿说明书使用术语“耦合”。术语可涵盖启用与本公开的描述一致的功能关系的连接、通信或信号路径。举例来说,如果装置A产生用于控制装置B执行动作的信号,那么在第一实例中,装置A耦合到装置B,或在第二实例中,如果中介组件C基本上不更改装置A与装置B之间的功能关系,那么装置A通过中介组件C耦合到B,使得装置B由装置A经由装置A产生的控制信号控制。“经配置以”执行任务或功能的装置可在制造时由制造商配置(例如,编程及/或硬连线)以执行功能及/或可在制造之后由用户配置(或重新配置)以执行功能及/或其它额外或替代功能。配置可通过装置的固件及/或软件编程、通过装置的硬件组件及互连的构造及/或布局或其组合。此外,被认为包含某些组件的电路或装置可代以经配置以耦合到所述组件以形成所描述电路系统或装置。举例来说,描述为包含一或多个半导体元件(例如晶体管)、一或多个无源元件(例如电阻器、电容器及/或电感器)及/或一或多个源(例如电压及/或电流源)的结构可代以仅包含单个物理装置(例如半导体裸片及/或集成电路(IC)封装)内的半导体元件且可经配置以耦合到至少一些无源元件及/或源以在制造时或制造之后例如由终端用户及/或第三方形成所描述结构。
虽然某些组件在本文中描述为特定过程技术(例如场效晶体管(FET)、金属氧化物半导体FET(MOSFET)、n型、p型等),但这些组件可用其它过程技术的组件交换(例如,用双极结晶体管(BJT)替换FET及/或MOSFET、用p型替换n型或反之亦然等)且重新配置包含经替换组件的电路以在组件替换之前提供至少部分类似于可用功能性的期望功能性。除非另外声明,否则说明为电阻器的组件通常表示经串联及/或并联耦合以提供由所说明电阻器表示的阻抗量的任何一或多个元件。另外,前文论述中使用的短语“接地电压电势”希望包含可应用于或适于本公开的教示的底座接地、地面接地、浮动接地、虚拟接地、数字接地、共同接地及/或任何其它形式的接地连接。除非另外声明,否则值前面的“约”、“大约”或“基本上”意味着所述值的+/-10%。
上文论述意在说明本公开的原理及各个实例。所属领域的技术人员将在完全了解上文公开内容之后明白众多变化及修改。希望本公开被解译为涵盖所有此类变化及修改。

Claims (20)

1.一种电路,其包括:
均衡器,其包括经配置以接收数据信号的输入端子及输出端子,其中所述均衡器经配置以接收均衡器设置且根据所述数据信号及所述均衡器设置产生均衡信号;
比较器,其包括耦合到所述均衡器的所述输出端子的第一输入端子、经配置以接收多个阈值信号的第二输入端子,及其中所述比较器经配置以输出指示所述均衡信号与当前考虑中的所述多个阈值信号中的相应阈值信号之间的比较的结果的比较结果的输出端子;
计数器,其包括输入端子及输出端子且经配置以计数所述比较结果的上升边缘的数目;及
控制器,其包括耦合到所述比较器的所述输出端子的输入端子及耦合到所述均衡器的控制输入的输出端子,其中所述控制器经配置以:
控制所述均衡器应用短导体均衡器设置;
针对所述多个阈值信号中的多者确定由所述计数器输出的计数之间的关系;及
控制所述均衡器保持所述短导体均衡器设置或控制所述均衡器基于所述确定关系应用长导体均衡器设置。
2.根据权利要求1所述的电路,其进一步包括耦合于所述比较器的所述输出端子与所述计数器的所述输入端子之间的分频器,其中所述分频器经配置以在由所述计数器计数所述比较结果的所述上升边缘之前使所述比较结果的频率分频。
3.根据权利要求1所述的电路,其进一步包括具有耦合到所述控制器的第二输出端子的输入端子及耦合到所述比较器的所述第二输入端子的输出端子的数/模转换器(DAC),其中所述DAC经配置以从所述控制器接收多个阈值且基于所述多个阈值产生所述多个阈值信号。
4.根据权利要求1所述的电路,其中确定由所述计数器输出的所述计数之间的所述关系包括当由所述计数器输出且对应于所述多个阈值信号中的三个单独阈值信号的至少三个计数的值近似相等时确定经由其接收所述数据信号的导体是短导体。
5.根据权利要求1所述的电路,其中确定由所述计数器输出的所述计数之间的所述关系包括当由所述计数器输出的对应于所述多个阈值信号中的三个单独阈值信号中的第一者的第一计数或由所述计数器输出的对应于所述三个单独阈值信号中的第二者的第二计数具有超过与由所述计数器输出的对应于所述三个单独阈值信号中的第二者的第三计数的值的预定允许方差的值时确定经由其接收所述数据信号的导体是长导体。
6.根据权利要求5所述的电路,其中所述三个单独阈值信号中的所述第一者与所述三个单独阈值信号中的第三者相差X个单位,且其中所述三个单独阈值信号中的所述第二者与所述三个阈值信号中的所述第三者相差X+1个单位。
7.根据权利要求5所述的电路,其中控制所述均衡器应用所述短均衡器设置或所述长均衡器设置是在无需对所述数据信号执行时钟数据恢复的情况下执行。
8.一种系统,其包括:
处理器;
非暂时性存储器;及
均衡自适应计算机程序产品,其存储于所述非暂时性存储器中,当由所述处理器执行时致使所述处理器:
控制均衡器将第一均衡应用到接收到的数据信号以产生均衡信号;
控制数/模转换器(DAC)输出多个阈值信号用于与所述均衡信号比较;
在所述多个阈值信号中的每一者的预定时段内确定所述均衡信号与所述阈值信号的所述比较的比较结果中的上升边缘的计数;
确定上升边缘的所述确定计数中的多者之间的关系;及
根据所述确定关系控制所述均衡器将第二均衡应用到所述接收到的信号。
9.根据权利要求8所述的系统,其中所述处理器进一步经配置以通过在上升边缘的所述确定计数中的至少三者的值近似相等时确定经由其接收所述数据信号的导体是短导体来确定上升边缘的所述确定计数中的多者之间的所述关系,上升边缘的所述确定计数中的所述至少三者中的每一者唯一对应于所述多个阈值信号中的三个单独阈值信号中的一者。
10.根据权利要求9所述的系统,其中所述第一均衡是用于所述短导体的均衡,且根据所述确定关系控制所述均衡器将第二均衡应用到所述接收到的信号包括控制所述均衡器将均衡应用于长导体。
11.根据权利要求8所述的系统,其中所述处理器进一步经配置以通过在对应于所述多个阈值信号中的三个单独阈值信号中的第一者的上升边缘的所述确定计数中的第一者或对应于所述三个单独阈值信号中的第二者的上升边缘的所述确定计数中的第二者具有超过与对应于所述三个单独阈值信号中的第二者的上升边缘的所述确定计数中的第三者的值的预定允许方差的值时确定经由其接收所述数据信号的导体是长导体来确定上升边缘的所述确定计数中的多者之间的所述关系。
12.根据权利要求11所述的系统,其中所述三个单独阈值信号中的所述第一者与所述三个单独阈值信号中的第三者相差X个单位,且其中所述三个单独阈值信号中的所述第二者与所述三个阈值信号中的所述第三者相差X+1个单位。
13.根据权利要求11所述的系统,其中所述第一均衡是用于短导体的均衡,且根据所述确定关系控制所述均衡器将第二均衡应用到所述接收到的信号包括使用于所述短导体的所述均衡维持不变。
14.一种方法,其包括:
将第一均衡应用到接收到的数据信号以产生均衡器信号;
在每相应参考电压的预定时段内比较所述均衡信号与多个参考电压中的每一者以产生比较结果;
确定多个计数,其中所述多个计数中的每一计数唯一对应于所述多个参考电压中的每一者的所述比较结果中的上升边缘的数目;
比较所述多个计数中的至少一者与所述多个计数中的至少另一者以确定所述多个计数之间的关系;及
基于所述多个计数之间的所述确定关系将第二均衡应用到所述接收到的数据信号。
15.根据权利要求14所述的方法,其中所述第二均衡是在不到约100微秒内应用。
16.根据权利要求14所述的方法,其进一步包括通过在所述多个计数中的至少三者的值近似相等时确定经由其接收所述数据信号的导体是短导体来确定所述多个计数中的多者之间的所述关系,所述多个计数中的所述至少三者中的每一者唯一对应于所述多个参考电压中的三个单独参考电压中的一者。
17.根据权利要求16所述的方法,其中所述第一均衡是用于所述短导体的均衡,且将所述第二均衡应用到所述接收到的信号包括将均衡应用于长导体。
18.根据权利要求14所述的方法,其进一步包括通过在所述多个计数中对应于所述多个参考电压中的三个单独参考电压中的第一者的第一计数或所述多个计数中对应于所述三个单独参考电压中的第二者的第二计数具有超过与所述多个计数中对应于所述三个单独参考电压中的第二者的第三计数的值的预定允许方差的值时确定经由其接收所述数据信号的导体是长导体来确定所述多个计数中的多者之间的所述关系。
19.根据权利要求18所述的方法,其中所述第一均衡是用于短导体的均衡,且应用所述第二均衡包括使用于所述短导体的所述均衡维持不变。
20.根据权利要求18所述的方法,其中所述三个单独参考电压中的所述第一者与所述三个单独参考电压中的第三者相差X个单位,且其中所述三个单独参考电压中的所述第二者与所述三个参考电压中的所述第三者相差X+1个单位。
CN202080063013.7A 2019-09-10 2020-09-08 双层自适应均衡器 Active CN114365420B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962898024P 2019-09-10 2019-09-10
US62/898,024 2019-09-10
US16/778,955 US11038723B2 (en) 2019-09-10 2020-01-31 Bi-level adaptive equalizer
US16/778,955 2020-01-31
PCT/US2020/049641 WO2021050407A1 (en) 2019-09-10 2020-09-08 Bi-level adaptive equalizer

Publications (2)

Publication Number Publication Date
CN114365420A true CN114365420A (zh) 2022-04-15
CN114365420B CN114365420B (zh) 2023-09-29

Family

ID=74849652

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080063013.7A Active CN114365420B (zh) 2019-09-10 2020-09-08 双层自适应均衡器

Country Status (5)

Country Link
US (1) US11038723B2 (zh)
EP (1) EP4029148A4 (zh)
JP (1) JP2022549586A (zh)
CN (1) CN114365420B (zh)
WO (1) WO2021050407A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11533205B2 (en) 2020-09-21 2022-12-20 Texas Instruments Incorporated Adaptive equalizer for redriver
US11689201B2 (en) * 2021-07-26 2023-06-27 Qualcomm Incorporated Universal serial bus (USB) host data switch with integrated equalizer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941757A (zh) * 2005-09-28 2007-04-04 阿尔特拉公司 可编程数字均衡控制电路及方法
US7233616B1 (en) * 2001-12-05 2007-06-19 Advanced Micro Devices, Inc. Arrangement for initializing digital equalizer settings based on comparing digital equalizer outputs to prescribed equalizer outputs
CN104716974A (zh) * 2013-12-13 2015-06-17 英特尔公司 具有偏移边缘采样器的数据接收器电路
US20180191534A1 (en) * 2016-12-29 2018-07-05 Texas Instruments Incorporated Equalizer boost setting

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59117718A (ja) 1982-12-24 1984-07-07 Victor Co Of Japan Ltd デイジタル信号の再生装置
US6956914B2 (en) 2001-09-19 2005-10-18 Gennum Corporation Transmit amplitude independent adaptive equalizer
US7126378B2 (en) 2003-12-17 2006-10-24 Rambus, Inc. High speed signaling system with adaptive transmit pre-emphasis
US7697898B2 (en) 2004-02-13 2010-04-13 Freescale Semiconductor, Inc Method and apparatus for processing a frequency modulated (FM) signal using an adaptive equalizer
US8588289B2 (en) 2010-07-19 2013-11-19 National Semiconductor Corporation Adaptive signal equalizer with segmented coarse and fine controls
US9674010B2 (en) 2014-05-21 2017-06-06 Silicon Laboratories Inc. Updating a filter of an equalizer
EP3150752A4 (en) 2014-05-30 2018-01-03 Toray Industries, Inc. Polyphenylene sulfide fibers, and manufacturing method therefor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7233616B1 (en) * 2001-12-05 2007-06-19 Advanced Micro Devices, Inc. Arrangement for initializing digital equalizer settings based on comparing digital equalizer outputs to prescribed equalizer outputs
CN1941757A (zh) * 2005-09-28 2007-04-04 阿尔特拉公司 可编程数字均衡控制电路及方法
CN104716974A (zh) * 2013-12-13 2015-06-17 英特尔公司 具有偏移边缘采样器的数据接收器电路
US20180191534A1 (en) * 2016-12-29 2018-07-05 Texas Instruments Incorporated Equalizer boost setting

Also Published As

Publication number Publication date
CN114365420B (zh) 2023-09-29
US20210075650A1 (en) 2021-03-11
JP2022549586A (ja) 2022-11-28
EP4029148A1 (en) 2022-07-20
US11038723B2 (en) 2021-06-15
EP4029148A4 (en) 2022-10-19
WO2021050407A1 (en) 2021-03-18

Similar Documents

Publication Publication Date Title
EP3541031B1 (en) Apparatuses and methods for switching communication modes of a transceiver circuit
CN108632180B (zh) 具有独立地可调节的电压和阻抗的发射器
US7817727B2 (en) Hybrid output driver for high-speed communications interfaces
US20190272248A1 (en) Bus driver circuit
US8412961B2 (en) Circuit and method for detecting a legacy powered device in a power over Ethernet system
US7420387B2 (en) Semiconductor device capable of controlling OCD and ODT circuits and control method used by the semiconductor device
EP2779550B1 (en) Digital equalizer adaptation using on-die instrument
CN114365420B (zh) 双层自适应均衡器
TWI564725B (zh) 適用於輸入輸出介面之傳輸電路及其訊號傳輸方法
CN111095875A (zh) 用于总线系统的发送/接收装置和用于减小线路传导的发射的方法
US9270505B2 (en) Communication system
US7986727B2 (en) In-band method to configure equalization levels
US20160004661A1 (en) Usb transceiver
JP5407815B2 (ja) 受信処理装置及び通信装置
WO2014049752A1 (ja) データ伝送装置及びデータ伝送方法
US7855576B1 (en) Versatile common-mode driver methods and apparatus
EP3742678B1 (en) Integrated circuit with physical layer interface circuit
JP7059860B2 (ja) パラメータ設定送受信システムおよびパラメータ設定方法
JP5425705B2 (ja) 容量性バックプレーンを駆動するためのディエンファシス自動設定
KR20090048646A (ko) 회로 장치, lin, 방법 및 이들의 사용
US9641000B2 (en) Semiconductor device
US9948279B1 (en) Electronic device capable of bandwidth compensation and method thereof
US11531070B2 (en) Short detection circuit
US7930452B1 (en) Parallel link electrical and timing parameter specification for output driver and input receiver that selects bandwidth or frequency based on timing parameters
JP2012205041A (ja) インターフェース回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant