CN1941757A - 可编程数字均衡控制电路及方法 - Google Patents

可编程数字均衡控制电路及方法 Download PDF

Info

Publication number
CN1941757A
CN1941757A CNA2006101599311A CN200610159931A CN1941757A CN 1941757 A CN1941757 A CN 1941757A CN A2006101599311 A CNA2006101599311 A CN A2006101599311A CN 200610159931 A CN200610159931 A CN 200610159931A CN 1941757 A CN1941757 A CN 1941757A
Authority
CN
China
Prior art keywords
gain
counter
signal
count value
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101599311A
Other languages
English (en)
Inventor
T·赖
S·舒马拉耶夫
S·玛安戈特
W·王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Altera Corp
Original Assignee
Altera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Altera Corp filed Critical Altera Corp
Publication of CN1941757A publication Critical patent/CN1941757A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3089Control of digital or coded signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878Line equalisers; line build-out devices
    • H04L25/03885Line equalisers; line build-out devices adaptive

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Analogue/Digital Conversion (AREA)
  • Networks Using Active Elements (AREA)
  • Amplifiers (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

均衡电路可以用来补偿由传输介质引起的数据信号的衰减。用于均衡电路的控制电路可以产生给均衡级的控制输入,其控制提供给所述数据信号的增益量。比较器可以确定来自所述均衡电路的增益是否比所需增益量更少或更多。可编程加/减计数器可以基于比较器的输出调节计数值。所述计数值可以利用一个或多个数模转换器转换为一个或多个模拟电压。这些模拟电压可以作为控制输入被提供于所述均衡级。所述控制电路还可以包括滞后电路,当由所述均衡级产生的增益接近于所需的增益量时,其阻止所述计数值被调节。

Description

可编程数字均衡控制电路及方法
技术领域
【0001】本发明涉及数字数据通信,特别是涉及产生控制输入以调节均衡电路提供的增益量的电路和方法。
背景技术
【0002】均衡电路可以是一种配置成接收数据信号的接收器的组件,数据信号由驱动器在传输媒体(例如信号板)上传送。均衡电路可以向数据信号提供增益,以补偿由传输媒体引起的衰减。
【0003】均衡电路可以包括均衡级,这些均衡级由控制输入控制,以确定提供给数据信号的增益量。2005年7月14日提交的Maangat等人的美国专利申请第11/182,658号中较详细地讨论了均衡电路和级,在此以引用方式将其全部内容并入本文。
【0004】传统上,用于均衡级的控制输入已经用模拟电路产生,例如比较器、电荷泵、以及电容器。特别地,比较器可以通过输出脉冲确定均衡级是否提供太多或太少的增益。响应于接收来自比较器的脉冲,电荷泵可以增加或减少电容器上的电压,以调节给均衡级的控制输入。
【0005】但是,这个方法有许多不利的方面。一个不利的方面是,电荷泵必须提供充电/放电电流以维持电容器上的电压电平。因此,将很难精确调节均衡电路中的增益量,因为电荷泵的充电/放电动作取决于电流值和来自比较器的使能时间脉冲的持续时间,而这两者都是很难控制的。另一个不利的方面是,电容器的电流泄漏增加了抖动,并且在给均衡电路的合适的控制输入已经被确定之后,控制输入不能被锁定。滞后作用不能被添加来帮助减少这种模拟方法中的抖动,因为在最佳均衡中,电容器充电50%时间,并且放电50%时间。
发明内容
【0006】数字控制电路可以用于确定均衡级的控制输入,以致均衡级向衰减的数据信号提供合适的增益量。数字控制电路可以包括比较器、可编程加/减计数器、一个或多个数模(D/A)转换器、以及滞后电路。
【0007】比较器可以比较数据信号和均衡级的输出,并产生指示均衡级是否向数据信号提供太多或太少增益的输出信号。
【0008】计数器可以基于比较器的输出调节其计数值。计数值直接影响由均衡产生的增益量。例如,如果比较器指出均衡级提供了太多增益,那么计数器可以调节计数值,以致均衡级提供更少的增益。在另一个例子中,如果比较器指出均衡级没有提供足够的增益,那么计数器可以调节计数值,以致均衡级提供更多的增益。
【0009】D/A转换器可以被配置成产生参考电压内的固定增量的模拟电压。输入D/A转换器的计数值指示所产生的模拟输出。模拟电压可以作为控制输入施加于均衡级之一。可以为每个均衡级提供一个D/A转换器。
【0010】计数器可以包括状态机,其确定一个用于确定均衡级的控制输入的顺序。在这种方案中,状态机可以一次一个地向D/A转换器提供计数值。
【0011】计数器和D/A转换器的分辨率可以是可编程的。例如,提高计数器和D/A转换器的分辨率可以允许均衡电路更精确地补偿数据信号的衰减。在一些实施例中,计数器中的状态机可以调节计数器和D/A转换器的分辨率,从而为均衡级确定更精确的控制输入。
【0012】滞后电路可以选择性地向计数器提供时钟信号。时钟信号可以确定均衡电路能够多快地补偿数据信号的衰减。如果比较器的输出是稳定的(即,在时钟信号的一定数目的周期内,输出并没有改变),那么滞后电路可以将时钟信号路由至计数器。如果比较器的输出是不稳定的(即,在时钟信号的一定数目的周期内,输出改变),那么滞后电路可以把时钟信号与计数器隔离。这经常是一个指示,以指出均衡电路向数据信号大致提供了补偿数据信号衰减所需的增益量。
【0013】根据附图和下面的对优选实施例的详细描述,本发明的其他特征,及其本性和各种优点将更加明显。
附图说明
【0014】图1是根据现有技术的利用模拟控制的均衡电路的说明电路图。
【0015】图2是根据本发明的利用数字控制的均衡电路的说明电路图。
具体实施方式
【0016】图1是根据现有技术的具有模拟控制的均衡电路的说明性电路图。均衡电路100可以包括均衡级102、模拟控制电路104、以及比较器112。
【0017】均衡级102可以包括任意合适数目的串联连接的级。作为具有单个级的均衡级102将在下文中进行讨论。均衡级102可以处理数据信号并向数据信号提供增益。均衡级102可以通过给其传递函数加入一个零点来提供增益,并且增益量可以由控制输入控制,该控制输入指出将零点放置在何处。控制输入可以利用具有模拟控制电路104的反馈回路中的比较器112确定。
【0018】比较器112可以比较均衡级102的输出和输入数据信号,以确定均衡级102是否已经为输入信号提供足够的增益来补偿数据信号的衰减。例如,比较器112可以确定均衡级112的输出的能量是否等于输入数据信号加上一个等于数据信号的预料衰减的偏移量后的能量。比较器112可以产生输出信号,其指示均衡级112是否已经向数据信号提供太多增益或不够的增益。在一些实施例中,比较器112的输出可以是一个脉冲。
【0019】模拟控制电路104可以接收来自比较器的输出,以调节用于均衡级102的控制输入。模拟控制电路104可以包括可编程电流源106和108,以及积分电容器110。在一些实施例中,可编程电流源106和108以及积分电容器110可以一起实现作为电荷泵。基于比较器的输出,模拟控制电路104可以增加或减少控制输入,其接着影响由均衡级102提供给数据信号的增益量。如果比较器112的输出是脉冲,模拟控制电路104可以在脉冲持续时间内调节由均衡级102提供的增益。
【0020】控制输入可以随着均衡级102的增益单调增加或单调减少。例如,如果比较器112指出均衡级102的增益应该增加了,并且如果控制输入是随着均衡级102的增益单调增加的,则模拟控制电路104可以增加控制输入。在另一个例子中,如果比较器112指出均衡级102的增益应该增加,并且如果控制输入是随着均衡级102的输出单调减少的,模拟控制电路104可以减少控制输入。
【0021】增加控制输入可以通过相对于可编程电流源108的电流输出,增加可编程电流源106的电流输出来完成。减少控制输入可以通过相对于可编程电流源106的电流输出,增加可编程电流源108的电流输出来完成。
【0022】虽然均衡电路100实现起来相对简单,但在利用模拟电路控制均衡级102方面仍有不利的方面。首先,可编程电流源106和108之一必须不断地提供电流以维持积分电容器110上的电荷。提供给数据信号的增益量不能被精确地控制,因为其取决于电流值和由比较器112产生的脉冲的持续时间,而它们两个都是很难控制的。其次,来自电容器110的电流泄漏增加了抖动,并且模拟控制电路104不能被用来锁定控制输入,即使在已经确定合适的控制输入之后。滞后作用不能被添加来帮助减少这种模拟方法中的抖动,因为在最佳均衡中,电容器充电50%的时间,并且放电50%的时间。这些在均衡级利用模拟控制电路的不利方面可以通过如下文中所描述的在均衡级实现数字控制电路来克服。
【0023】图2是根据本发明的具有数字控制的均衡电路200的说明电路图。均衡电路200可以包括均衡级202、计数器206、数模(D/A)转换器208和210、比较器212、以及滞后电路214。
【0024】均衡级202,其类似于均衡级102(图1),可以通过向传递函数插入一个或多个零点来产生增益。该增益可以被施加于输入数据信号,以补偿数据信号的衰减。出于说明的目的而不是限制,下文将讨论具有两个级的均衡级202。本领域技术人员应该明白,在不脱离本发明范围的情况下,均衡级202可以包括任意数量的级。
【0025】每个均衡级202可以接收一个模拟控制输入,其控制这个级的零点的位置。在一些实施例中,零点位置可以选自不同范围,以允许零点交错通过宽范围的频率。用于均衡数据信号的控制输入可以通过实现具有计数器204和D/A转换器208和210的反馈回路中的比较器212来确定。
【0026】类似于比较器112(图1),比较器212可以确定均衡级202是否向数据信号提供足够的增益以补偿数据信号衰减。在一些实施例中,比较器212可以包括可配置的RAM,该可配置的RAM可以由用户配置来存储等于数据信号的预料衰减量的偏移量。该偏移量可以用于确定均衡级202是否向数据信号提供了足够增益。例如,用户可以设置偏移量等于每1Gbps数据信号15dB。如果比较器212确定均衡级202没有向数据信号提供足够增益,比较器212可以输出信号,指示均衡级202是否应该产生更多或更少的增益。
【0027】数字控制电路可以调节均衡级202的控制输入,以致均衡级202根据比较器212的输出产生更多或更少增益。计数器204和D/A转换器208和210可以被提供来调节给均衡级202的控制输入。
【0028】计数器204可以是加/减计数器,其能够选择性的在2^n值的范围内增加或减少n位计数器值。计数器204可以基于比较器212的输出增加或减少计数值。在一些实施例中,计数值可以随着数据信号的增益单调增加。在这种方案中,当它接收一个上升控制信号时,计数器204可以增加计数值。在一些实施例中,计数值可以随着数据信号的增益单调减少。在这个方法中,当它接收一个上升控制信号时,计数器204可以减少计数值。
【0029】计数器204还可以接收时钟信号,其确定均衡电路200补偿数据信号的衰减的速率。例如,每两毫秒一次调节计数值的计数器204,不能跟每一毫秒一次调节计数值的计数器204一样快地,补偿数据信号的衰减。在一些实施例中,计数器204可以上升沿对准的。在这种方案中,计数器204能够在时钟信号上升沿增加或减少计数值。在一些实施例中,计数器204可以下降沿对准的。在这个方法中,计数器204被使能在时钟信号的下降沿增加或减少计数值。
【0030】在一些实施例中,计数器204可以是可编程的。计数器204可以被编程为增加或减少任意合适的位长度的计数值。例如,用户可以编程计数器204,以增加或减少3位计数值或8位计数值。计数器204可以通过设定计数值的增加的最高有效位为零,增加计数值中的位数。计数器204可以通过移除必要数目的最低有效位,减少计数值中的位数。在一些实施例中,计数器204可以包括可配置RAM,其可配置来存储设置计数值中的位数的值。
【0031】计数器204可以包括状态机206。在一些实施例中,状态机206可以确定计数值,在这个计数值,初始化计数器204。计数器204可以在0到2^n-1的范围内的任意合适的计数值初始化。在一些实施例中,状态机206可以选择一个计数值,其接近于导致补偿数据信号衰减的计数值。例如,如果计数值[0100111]产生补偿数据信号的衰减的控制输入,则状态机206可以在[1111111]初始化计数值,因为它将导致确定正确的控制输入,比如果计数值在[0000000]初始化时更快。
【0032】状态机206还可以控制计数器204向D/A转换器208和210提供计数值的顺序。例如,状态机206可以首先允许D/A转换器208确定给耦合于D/A转换器208的均衡级的控制输入,然后允许D/A转换器210确定给耦合于D/A转换器210的均衡级的控制输入。在另一个例子中,状态机206可以允许在转换至另一个D/A转换器之前,给D/A转换器208和210的计数值增加或减少一定数目的次数。计数器204可以包括给D/A转换器208和210之一或两者存储上一个计数值的存储器,以允许状态机206在D/A转换器208和210之间转换,而不丢失计数值的踪迹(track)。在这种方案中,用于D/A转换器208和210中一个的当前计数值可以存储在存储器中,而D/A转换器208和210中的另一个则可从存储器中取回该计数值。
【0033】状态机206还可以调节计数器204和D/A转换器208和210的分辨率。在一些实施例中,这种调节可以执行来减少校准均衡级202所需的计数值调节的次数。例如,状态机206可以给计数值增加位,以一次一个的确定位值。状态机206一开始可以设置计数值大小为1,以确定给均衡级202的校正控制输入属于输出电压范围的哪一半(例如,第一个一半)。然后状态机206可以增加计数值大小为二,以确定给均衡级202的理想控制输入属于输出电压的哪个四分之一(例如,第一个一半时的第二个一半)。状态机206可以连续增加计数值大小,直到校正控制输入已经被确定了。与搜索计数值范围直到校正计数值被确定相比,这个方法大量地减少了计数值调节的次数。
【0034】在一些实施例中,状态机206可以被配置成维持计数值,如果计数值已经降低到下极值(例如,[000]或者[0000]),或者增加到上极值(例如,[111]或者[1111])。在这种方案中,状态机206阻止计数器204重新将计数值设置为相反极值,并且阻止仅仅为达到相同的极值就重新遍历计数值的整个范围。在一些实施例中,当计数值已经增加或减少到极值之一时,状态机206可以增加计数器中的位数目。
【0035】D/A转换器208和210可以分别转换计数器204的计数值为模拟电压,其值在两个参考电压的范围内。如果呈现超过两个均衡级202,附加D/A转换器可以被提供来给每个均衡级产生控制输入。
【0036】在一些实施例中,D/A转换器208和210提供有相同的参考电压。在一些实施例中,D/A转换器208和210可以提供有不同的参考电压,以允许均衡级在不同频率范围插入零点。
【0037】D/A转换器208和210可以被配置成接收跟计数器204产生的一样多的位值。在一些实施例中,D/A转换器208和210可以是可编程的,以把任意位长度计数器204的计数值转换为模拟电压。在一些实施例中,D/A转换器208和210可以包括可配置RAM,其存储设置D/A转换器的分辨率的值。
【0038】D/A转换器208和210可以被配置成产生它们分别的参考电压内的固定增量的模拟电压。输入D/A转换器的计数值指示已经产生的模拟输出。例如,如果一个3-位计数值被输入D/A转换器208,D/A转换器208能够产生8个均匀隔开的在参考电压内的模拟输出。如果计数值是[010],模拟输出是来自参考电压之一的第三电压,取决于D/A转换器208是怎样配置的。D/A转换器能够基于计数值一贯地、精确地再现模拟输出。
【0039】滞后电路214可以被提供来控制均衡电路200的适应速率。滞后电路214可以接收时钟信号和来自比较器212的输出。来自比较器212的输出可以路由至计数器204。
【0040】不像来自比较器212的输出,滞后电路214可以选择性地提供时钟信号给计数器204。特别地,如果比较器212的输出不稳定(即输出值频繁的变化),则这是一个指示,指出控制输入接近于用于补偿数据信号的衰减的校正控制输入。如果比较器212表现出不稳定性,校正控制输入很可能不能用D/A转换器208和210提供的离散模拟电压输出获得。在这种情况下,滞后电路214可以不提供时钟信号给计数器204,以阻止计数器204不必要地改变均衡级202的控制输入。如果比较器的输出是稳定的(即,输出在预定数目的时钟周期内没有变化),则滞后电路214可以提供时钟信号给计数器204。
【0041】在一些实施例中,当检测到不稳定时,滞后电路214还可以指示状态机增加计数器204的分辨率。这可以允许D/A转换器208和210在停止控制输入的调节之前,产生更精确的控制输入。
【0042】前述内容仅仅是为了说明本发明的原理,在不脱离本发明范围和精神的情况下,本领域技术人员可以做出各种改进。

Claims (20)

1.用于控制提供给已衰减数据信号的增益量的电路,包括:
均衡级,其被配置成向所述数据信号提供增益,其中所述增益响应于控制信号;
比较器,其被配置成产生输出,所述输出指示所述增益是否小于或大于补偿所述数据信号的衰减所需的增益量;
计数器,其被配置成基于所述比较器的输出调节计数值;以及
数模转换器,其被配置成基于所述计数值产生所述控制信号。
2.根据权利要求1所述的电路,进一步包括滞后电路,其被配置成选择性地向所述计数器施加时钟信号,其中所述计数器在所述时钟信号中某些跃变处调节所述计数值。
3.根据权利要求2所述的电路,其中如果在所述时钟信号的预定数目的周期内所述比较器的输出变化,则所述时钟信号不被施加到所述计数器。
4.根据权利要求2所述的电路,其中如果在所述时钟信号的预定数目的周期内所述比较器的输出没有变化,则所述时钟信号被施加到所述计数器。
5.根据权利要求1所述的电路,进一步包括:
附加均衡级,其串联耦合于所述均衡级,以提供附加增益,其中所述附加增益响应于附加控制信号;以及
附加数模转换器,其被配置成基于所述计数值产生所述附加控制信号。
6.根据权利要求5所述的电路,其中所述计数器进一步包括状态机,其被配置成确定所述数模转换器和所述附加数模转换器接收所述计数值的顺序。
7.根据权利要求1所述的电路,其中所述计数器是可编程的,以控制所述计数值中的位数。
8.根据权利要求1所述的电路,其中所述数模转换器是可编程的,以控制所述控制信号的分辨率。
9.根据权利要求1所述的电路,其中所述数模转换器被配置成接收两个参考电压,以定义所述控制信号的电压范围。
10.根据权利要求1所述的电路,其中所述比较器是可编程的,以定义足够补偿所述数据信号的衰减的增益量。
11.一种用于控制提供给已衰减数据信号的增益量的方法,包括:
向所述数据信号提供增益,其中所述增益量响应于控制信号;
确定所述增益是否小于或大于补偿所述数据信号的衰减所需的增益量;
基于所述增益是否小于或大于所需增益量,为计数器调节计数值;以及
基于所述计数值,利用数模转换器产生所述控制信号。
12.根据权利要求11所述的方法,进一步包括选择性地向所述计数器施加时钟信号,其中调节所述计数值发生在所述时钟信号的某些跃变处。
13.根据权利要求12所述的方法,其中如果在所述时钟信号的预定数目的周期内所述确定的结果变化,则所述时钟信号不被施加到所述计数器。
14.根据权利要求12所述的方法,其中如果在所述时钟信号的预定数目的周期内所述确定的结果变化,则所述时钟信号被施加到所述计数器。
15.根据权利要求11所述的方法,进一步包括基于所述计数值,为附加均衡级产生附加控制信号。
16.根据权利要求15所述的方法,进一步包括确定出利用所述计数值产生所述控制信号和所述附加控制信号的顺序。
17.根据权利要求11所述的方法,其中所述计数器是可编程的,以控制所述计数值中的位数。
18.根据权利要求11所述的方法,其中所述数模转换器是可编程的,以控制所述控制信号的分辨率。
19.根据权利要求11所述的方法,进一步包括利用所述数模转换器接收两个参考电压,以定义所述控制信号的电压范围。
20.根据权利要求11所述的方法,其中所述比较器是可编程的,以定义足够补偿所述数据信号的衰减的增益量。
CNA2006101599311A 2005-09-28 2006-09-26 可编程数字均衡控制电路及方法 Pending CN1941757A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/238,365 2005-09-28
US11/238,365 US7760799B2 (en) 2005-09-28 2005-09-28 Programmable digital equalization control circuitry and methods

Publications (1)

Publication Number Publication Date
CN1941757A true CN1941757A (zh) 2007-04-04

Family

ID=37680776

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101599311A Pending CN1941757A (zh) 2005-09-28 2006-09-26 可编程数字均衡控制电路及方法

Country Status (6)

Country Link
US (1) US7760799B2 (zh)
EP (1) EP1770856B1 (zh)
JP (1) JP2007097160A (zh)
CN (1) CN1941757A (zh)
AT (1) ATE493793T1 (zh)
DE (1) DE602006019184D1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107390762A (zh) * 2017-08-25 2017-11-24 华大半导体有限公司 无源器件的性能稳定性的调控电路和调控方法
CN114365420A (zh) * 2019-09-10 2022-04-15 德州仪器公司 双层自适应均衡器

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070098188A1 (en) * 2005-11-02 2007-05-03 Felder Matthew D Equalization setting determination for audio devices
JP4750842B2 (ja) * 2006-03-23 2011-08-17 富士通株式会社 パラメータ制御回路
US7782088B1 (en) 2007-02-15 2010-08-24 Altera Corporation Sharing adaptive dispersion compensation engine among programmable logic device serial interface channels
US8208528B1 (en) 2007-12-13 2012-06-26 Altera Corporation Programmable adaptation convergence detection
US8175143B1 (en) 2008-02-26 2012-05-08 Altera Corporation Adaptive equalization using data level detection
US8742740B2 (en) * 2008-09-19 2014-06-03 Power Integrations, Inc. Digital peak input voltage detector for a power converter controller
CN103262419B (zh) * 2010-07-19 2017-08-15 美国国家半导体公司 具有分段粗糙控制和精细控制的自适应信号均衡器
US9806917B2 (en) 2014-02-21 2017-10-31 Hitachi, Ltd. Electric signal transmission apparatus

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4066977A (en) * 1976-03-30 1978-01-03 E-Systems, Inc. Digitized AGC amplifier with gain hysteresis circuit
JPS61133713A (ja) 1984-12-03 1986-06-21 Nec Corp Agc装置
US4667179A (en) * 1985-03-07 1987-05-19 Xerox Corporation Two reference voltage weighted capacitor digital to analog converter
US5191646A (en) * 1986-11-20 1993-03-02 Hitachi, Ltd. Display method in software development support system
SU1658378A1 (ru) 1988-07-06 1991-06-23 Предприятие П/Я В-8332 Синтезатор частот
US5734974A (en) 1996-03-27 1998-03-31 Motorola, Inc. Selective call receivers with stepwise variable gain control
US6909419B2 (en) * 1997-10-31 2005-06-21 Kopin Corporation Portable microdisplay system
JP2926576B1 (ja) * 1998-04-03 1999-07-28 埼玉日本電気株式会社 無線電話装置
DE19929178C2 (de) * 1999-06-25 2002-10-24 Infineon Technologies Ag Phasenregelkreissystem
US6564168B1 (en) * 1999-09-14 2003-05-13 Immersion Corporation High-resolution optical encoder with phased-array photodetectors
WO2002005423A2 (en) 2000-07-11 2002-01-17 Koninklijke Philips Electronics N.V. Agc circuit
US6665558B2 (en) * 2000-12-15 2003-12-16 Cardiac Pacemakers, Inc. System and method for correlation of patient health information and implant device data
KR100772840B1 (ko) * 2001-04-30 2007-11-02 삼성전자주식회사 아날로그/디지털 변환기의 선형특성 테스트장치 및 그 방법
US7131037B1 (en) * 2002-06-05 2006-10-31 Proactivenet, Inc. Method and system to correlate a specific alarm to one or more events to identify a possible cause of the alarm
US8307064B2 (en) * 2003-02-21 2012-11-06 Verizon Services Corp. Methods and apparatus for automated software generic information retrieval
JP4027822B2 (ja) * 2003-03-11 2007-12-26 松下電器産業株式会社 Agc回路
JP3930446B2 (ja) * 2003-03-13 2007-06-13 株式会社東芝 半導体装置
US6870404B1 (en) * 2003-08-28 2005-03-22 Altera Corporation Programmable differential capacitors for equalization circuits
US7239849B2 (en) * 2003-11-04 2007-07-03 Altera Corporation Adaptive communication methods and apparatus
US20050183066A1 (en) * 2004-02-17 2005-08-18 Jabori Monji G. Correlating debugger
US7042271B2 (en) * 2004-05-06 2006-05-09 Broadcom Corporation Resistor compensation apparatus
US7413342B2 (en) * 2005-02-22 2008-08-19 Micron Technology, Inc. DRAM temperature measurement system
US7697600B2 (en) * 2005-07-14 2010-04-13 Altera Corporation Programmable receiver equalization circuitry and methods

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107390762A (zh) * 2017-08-25 2017-11-24 华大半导体有限公司 无源器件的性能稳定性的调控电路和调控方法
CN107390762B (zh) * 2017-08-25 2019-05-28 华大半导体有限公司 无源器件的性能稳定性的调控电路和调控方法
CN114365420A (zh) * 2019-09-10 2022-04-15 德州仪器公司 双层自适应均衡器
CN114365420B (zh) * 2019-09-10 2023-09-29 德州仪器公司 双层自适应均衡器

Also Published As

Publication number Publication date
EP1770856B1 (en) 2010-12-29
ATE493793T1 (de) 2011-01-15
US20070071084A1 (en) 2007-03-29
US7760799B2 (en) 2010-07-20
DE602006019184D1 (de) 2011-02-10
EP1770856A1 (en) 2007-04-04
JP2007097160A (ja) 2007-04-12

Similar Documents

Publication Publication Date Title
CN1941757A (zh) 可编程数字均衡控制电路及方法
JP3196937B2 (ja) 回復時間の速い比較回路
US4066919A (en) Sample and hold circuit
US6525614B2 (en) Voltage boost system having feedback control
US20170126219A1 (en) Digital clock-duty-cycle correction
CN102714704B (zh) 成像系统和成像装置
US20090298457A1 (en) Output driver calibration
US4385611A (en) Fuel injection system with fuel mapping
US5680075A (en) Digital automatic gain control
WO1993004535A1 (en) Digitally controlled adaptive slew rate delta modulated ad-converter
EP1929629A2 (en) Generating a pulse signal with a modulated duty cycle
US4684924A (en) Analog/digital converter using remainder signals
US6690312B1 (en) Method and circuit for regulating the signal level fed to an analog/digital converter
CN1160865C (zh) 用于依靠数据的电压偏移电平的电路
US20080169855A1 (en) Apparatus and method for correcting duty cycle of clock signal
CN109088623A (zh) 一种适用于不同开关频率的高线性度混合数字脉宽调制器
US5675339A (en) A/D reference level adjustment circuit to maintain optimum dynamic range at the A/D
US20140340164A1 (en) Cr oscillation circuit
EP1456941B1 (en) Offset calibration system and method for a high gain signal channel
US20100308845A1 (en) Current measurement circuit and measuring method thereof
US20210203345A1 (en) Microcontroller and control method thereof
CN106936402A (zh) 功率控制电路
FI85202B (fi) Foerfarande foer foerbaettrande av precision i effektreglering i en radiotelefon.
CN1606819A (zh) 调节电源的输出参数的方法
US6919835B2 (en) Infinite electronic integrator

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication