KR20050052785A - 타이밍 복구 장치 및 방법 - Google Patents

타이밍 복구 장치 및 방법 Download PDF

Info

Publication number
KR20050052785A
KR20050052785A KR1020030086338A KR20030086338A KR20050052785A KR 20050052785 A KR20050052785 A KR 20050052785A KR 1020030086338 A KR1020030086338 A KR 1020030086338A KR 20030086338 A KR20030086338 A KR 20030086338A KR 20050052785 A KR20050052785 A KR 20050052785A
Authority
KR
South Korea
Prior art keywords
timing
deviation
signal
lock
value
Prior art date
Application number
KR1020030086338A
Other languages
English (en)
Other versions
KR100556397B1 (ko
Inventor
이태원
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020030086338A priority Critical patent/KR100556397B1/ko
Priority to US11/002,875 priority patent/US7440528B2/en
Publication of KR20050052785A publication Critical patent/KR20050052785A/ko
Application granted granted Critical
Publication of KR100556397B1 publication Critical patent/KR100556397B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/10—Arrangements for initial synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Abstract

본 발명은 수신된 신호의 타이밍 복구 기술에 관한 것으로, 특히 타이밍 복구시 발생 가능한 타이밍 편차(Timing Deviation)를 검출하는 장치 및 방법에 관한 것이다. 본 발명에 따르면 수렴 정도에 따라 출력되는 락 제어 신호에 의해 타이밍 복구 루프의 대역폭을 결정하는 심볼 동기부에 있어서, 상기 심볼 동기부에서 출력되는 타이밍 주파수 신호를 입력받아 타이밍 편차를 검출하고, 타이밍 편차가 발생된 경우 상기 루프 대역폭을 기 설정한 일정 크기로 제한하는 신호를 생성하는 타이밍 편차 검출기와, 상기 락 제어 신호를 생성하고, 상기 루프 대역폭을 제한하는 신호가 생성된 경우 루프 대역폭을 기 설정한 일정 크기로 제한하는 락 제어 신호를 출력하는 타이밍 락 검출기를 포함하여 구성되어, 상기 타이밍 편차 검출기를 통해 검출되는 타이밍 편차의 유무에 따라 자동적으로 타이밍 에러의 최적의 최종 이득을 선택하도록 함으로써 전체 수신기의 심볼 복구 성능을 최적화하는 효과가 있다.

Description

타이밍 복구 장치 및 방법{Apparatus of timing recovery system and Recovering method of the same}
본 발명은 수신된 신호의 타이밍 복구 기술에 관한 것으로, 특히 타이밍 복구시 발생 가능한 타이밍 편차(Timing Deviation)를 검출하는 장치 및 방법에 관한 것이다.
일반적으로 디지털 TV 케이블 채널의 전송 방식의 표준으로 선정된 QAM(Quadrature Amplitude Modulation) 수신기의 심볼 동기 블록은 심볼 열의 클럭을 재생하는 과정이므로 클럭 동기 또는 클럭 재생기라고도 불린다.
상기 심볼 동기의 목적은 수신된 데이터 열에 근거하여 수신기에서 심볼 천이 시점을 올바르고 정확하게 추정하는데 있다.
따라서, 이러한 심볼 동기 과정은 디지털 통신의 복조 과정에서 반드시 필요한 과정이며, 보다 나은 수렴 특성을 얻기 위해 락 검출기(Lock detector)를 사용한다.
상기 락 검출기를 포함한 심볼 동기부의 기능을 첨부한 도면을 통해 살펴보면 다음과 같다.
도 1은 일반적인 락 검출기를 포함한 QAM 복조기의 블록 다이어그램을 나타낸 도면이다.
도 1과 같이, 일반적인 QAM 복조기는 입력 신호와 수치 제어 발진기(NCO)(5)에서 출력된 소정 주파수의 신호와 곱하여 기저대역 신호를 출력하는 곱셈기(1)와, 상기 곱셈기(1)에서 출력된 기저대역 신호를 입력받아 샘플링하는 재표본기(2)와, 상기 재표본기(2)에서 출력된 신호를 입력받아 디코딩과 같은 신호 처리를 하기 위한 기저대역 신호 처리부(3)와, 상기 기저대역 신호 처리부(3)에서 출력된 신호에서 왜곡 보상을 해주는 반송파 동기부 및 채널 등화기(4)와, 상기 반송파 동기부 및 채널 등화기(4)에서 검출된 에러에 의해 정확한 기저대역 신호를 얻기 위한 주파수의 신호를 출력하는 수치제어 발진기(5)와, 상기 기저대역 신호 처리부(3)로부터 입력된 신호에서 심볼 천이 시점을 올바르게 추정하기 위한 심볼 동기부(6)와, 상기 심볼 동기부(6)의 수렴 상태를 검출하여 대역폭을 조정해 주기 위한 락 검출기(7)로 구성된다.
여기서, 상기 심볼 동기부(6)는 일반적으로 반송파 동기부 및 채널 등화기(4)의 앞단에 위치하여 후단의 반송파 동기부 및 채널 등화기(4)에 동기화된 심볼 데이터를 전달한다.
따라서 심볼 동기의 수렴 특성은 후단의 반송파 동기부 및 채널 등화기(4)의 수렴 특성에 영향을 주게 된다.
그러므로, 상기 심볼 동기부(6)의 수렴 특성은 빠른 초기 동기 포착과 정상에서 적은 지터 특성이 요구된다.
상기 빠른 동기 포착을 위해서는 심볼 동기 루프(Timing recovery loop)의 루프 대역 넓이(Loop bandwidth)가 넓어야 하고, 정상에서 적은 지터 특성을 얻기 위해선 반대로 심볼 동기 루프의 루프 대역 넓이가 좁아야 한다.
이러한 수렴 특성을 얻기 위해서는 초기에 넓은 루프 대역으로 동기를 포착하고, 정상에 수렴했을 때 락 검출기(7)를 이용하여, 루프 대역 넓이를 점진적으로 좁혀 나가는 방법을 사용한다.(이러한 방법을 Gear shifting이라 한다)
또한 반송파 동기부 및 채널 등화기(4)와 연동하여 보다 빠르고 정확한 수신기의 수렴 특성을 얻기 위해선 심볼 동기 루프의 수렴 상태에 대한 정보가 필요하다.
따라서, 심볼 동기부(6)의 락 검출기(7)는 수신기의 성능을 향상시키고 안정화하는데 필수적이며, 이러한 주요한 역할을 하는 락 검출기(7)는 정확한 감지 능력이 필수적으로 요구된다.
상기 락 검출기의 종래 기술에 따른 락 검출 알고리즘 및 구성을 첨부한 도 2를 통해 알아보면 다음과 같다.
도 2는 종래 기술에 따른 타이밍 락 검출기를 나타낸 블록도이다.
먼저, 도 2와 같이, 심볼 동기부(6)로 입력되는 기저대역 신호는 상기 심볼 동기부(6) 내부의 타이밍 에러 검출기(TED : Timing Error Detector)(61)로 입력된다.
QPSK(Quadrature Phase Shift Keying)나 QAM(Quadrature Amplitude Modulation) 시스템 구현시, 송수신기의 아날로그부 채널을 통과하면서 타이밍 주파수와 위상 오프셋이 발생하므로, 상기 심볼 동기부(6)의 타이밍 에러 검출기(61)는 기저대역 신호로부터 이러한 에러를 계산해 낸다.
상기 계산된 에러는 루프 필터(63)의 적분기(미도시)에 에러 값을 누적하여, 발진기(NCO(Number Controlled Oscillator) 또는 VCO(Voltage Controlled Oscillator))(65)를 제어함으로써 심볼 동기를 복구하게 된다.
이때, 재표본기(2)와 심볼 동기부(6)로 이루어진 폐 루프의 루프 대역 넓이는 폐 루프의 이득에 비례함으로, 상기 폐 루프의 이득을 타이밍 락 검출기(7)를 이용하여 단계적으로 조정함으로써 루프 대역 넓이를 제어할 수 있다.
도 2의 타이밍 락 검출기(7)는 루프 필터(63)에 연결되어, 상기 루프 필터(63)의 적분기에 누적되는 에러 값(X)의 분산을 구하여, 이를 비교기(71)에서 고정된 Threshold값과 비교함으로써 락 시점을 판단한다.
상기 락 신호는 락 제어기(73)에 전달되어 폐루프의 루프 대역 넓이가 선택되어 진다.
도 3은 종래 락 검출기의 원리를 설명하기 위해 나타낸 도면으로서, 도 3a는 타이밍 오프셋에 대한 수렴 곡선을 나타낸 도면이고, 도 3b는 타이밍 오프셋에 대한 수렴 곡선의 분산을 나타낸 도면이다.
도 3a를 통해, 기준 타이밍 오프셋 주파수에 수렴 이후 정상 상태에서 채널 상태(SNR)에 따라 잔류 지터의 크기도 달라짐을 알 수 있다.
도 3b를 통해, 루프 필터의 적분기에 누적되는 에러값(X)은 채널 상태(SNR)에 따라 수렴 후 정상 상태에서 채널 상태에 반비례하는 잔류 지터 특성으로 인해, 에러 값(X)의 분산도 채널 상태에 따라 변화함을 알 수 있다.
이러한 종래 기술에 따른 타이밍 락 검출기는 순시적인 심볼 에러를 일정 구간 동안 누적하여 처리하는데, 만약, 심볼 타이밍 편차(timing deviation)가 존재할 경우, 타이밍 락 검출기의 처리구간 보다 상대적으로 매우 큰 구간동안 미세하게 발생하게되어, 타이밍 락 검출기가 이를 감지하지 못한다.
이때, 종래 타이밍 락 검출기의 처리 구간을 증가시키는 방법을 생각해볼 수 있으나, 이 경우엔 락 판단이 늦어져 수신기의 수렴 속도 저하를 가져온다.
따라서, 본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위해 안출한 것으로서, 타이밍 편차의 유무에 따라 자동적으로 타이밍 에러의 최적의 최종 이득을 선택하도록 함으로써 수신기의 심볼 복구 성능을 최적화하는 타이밍 편차 검출 장치 및 방법을 제안하는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 타이밍 복구 장치는, 수렴 정도에 따라 출력되는 락 제어 신호에 의해 타이밍 복구 루프의 대역폭을 결정하는 심볼 동기부에 있어서, 상기 심볼 동기부에서 출력되는 타이밍 주파수 신호를 입력받아 타이밍 편차를 검출하고, 타이밍 편차가 발생된 경우 상기 루프 대역폭을 기 설정한 일정 크기로 제한하는 신호를 생성하는 타이밍 편차 검출기와, 상기 락 제어 신호를 생성하고, 상기 루프 대역폭을 제한하는 신호가 생성된 경우 루프 대역폭을 기 설정한 일정 크기로 제한하는 락 제어 신호를 출력하는 타이밍 락 검출기를 포함하여 구성됨을 특징으로 한다.
상기 타이밍 편차 검출기는, 상기 심볼 동기부로부터 출력되는 타이밍 주파수의 최대값과 최소값의 편차를 구하는 타이밍 편차 검출부와, 기 설정된 Threshold 값을 제공하는 Threshold 부와, 상기 구해진 타이밍 편차값과 상기 Threshold 값을 비교하여 타이밍 편차 인덱스 신호를 생성하는 비교 판단부와, 상기 타이밍 편차 인덱스 신호에 따라 최종 락 단계 신호를 선택하는 최종 타이밍 락 단계 선택부를 포함하여 구성됨을 특징으로 한다.
상기 타이밍 편차 검출부의 검출 시간을 단계별로 증가시켜가며 제공하는 검출 타이머를 더 포함하여 구성됨을 특징으로 한다.
상기 Threshold 부는, 적어도 하나 이상의 Threshold 값이 저장된 메모리와, 상기 저장된 Threshold 값 중 하나를 선택하여 출력하는 먹스부를 포함하여 구성됨을 특징으로 한다.
본 발명에 따른 타이밍 복구 방법은, 기저대역 신호를 입력받아 타이밍 에러를 검출하는 단계와, 상기 타이밍 에러 값을 입력받아 타이밍 복구 루프 이득을 제어하기 위한 락 제어 신호를 생성하는 단계와, 상기 타이밍 에러 값을 입력받아 상기 락 제어 신호에 따른 루프 이득을 선택하여 타이밍 복구 루프의 대역폭을 결정하는 단계와, 상기 결정된 대역폭에 따라 검출된 에러값을 누적하여 보정함으로써 타이밍 주파수를 출력하는 단계와, 상기 타이밍 주파수를 입력받아 타이밍 편차를 검출하는 단계와, 상기 타이밍 편차가 발생한 경우, 상기 타이밍 복구 루프의 대역폭을 기 설정한 일정 크기로 제한하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기 타이밍 편차 검출 단계는, 기 설정된 소정의 검출 시간동안 상기 타이밍 주파수의 최대값 및 최소값의 편차를 구하는 단계와, 상기 구해진 편차값과, 기 설정된 Threshold 값을 비교하는 단계와, 상기 비교 결과 상기 편차값이 상기 Threshold 값보다 큰 경우 타이밍 편차 발생 신호를 생성하는 단계를 포함하여 이루어짐을 특징으로 한다.
이하 발명의 바람직한 실시예에 따른 구성 및 작용을 첨부한 도면을 참조하여 설명한다.
도 4는 본 발명에 따른 타이밍 편차 검출기를 포함한 다중 루프 대역폭을 갖는 타이밍 복구 장치를 나타낸 도면이다.
도 4와 같이, 본 발명에 따른 타이밍 복구 장치는, 수렴 정도에 따라 출력되는 락 제어 신호에 의해 복수의 단계로 타이밍 복구 루프의 대역폭을 결정하는 심볼 동기부(100)와, 상기 수렴 정도를 판단하여 락 제어 신호를 출력하는 타이밍 락 검출기(Timing Lock Detector)(200)와, 상기 타이밍 복구 과정에서 발생 가능한 타이밍 편차(deviation)를 검출하는 타이밍 편차 검출기(Timing Deviation Detector)(300)로 구성된다.
상기 심볼 동기부(100)는 다시 기저대역 신호를 입력받아 타이밍 에러를 검출하는 타이밍 에러 검출기(Timing Error Detector)(101)와, 상기 타이밍 에러 값을 입력받아 각 단계에 따라 루프 이득을 선택하여 타이밍 복구 루프 대역폭을 결정하는 이득 선택부(Gain Selector)(103)와, 상기 결정된 대역폭에 따라 검출된 에러값을 누적하여 이를 보정하기 위한 루프 필터(Loop Filter)(105)와, 상기 루프 필터(105)에서 출력된 보정된 값에 따른 샘플링 주파수를 출력하는 발진기(VCO 혹은 NCO)(107)로 구성된다.
이와 같은 구성을 갖는 타이밍 복구 장치는, 상기 타이밍 락 검출기(200)가 상기 타이밍 에러 검출기(101)의 출력 신호로부터 락 정보를 계산하여 락 제어 신호를 생성하게 되고, 이러한 락 제어 신호를 통해 타이밍 에러 검출기(101)의 이득을 선택하고, 루프 대역폭을 제어함으로써 심볼 동기부(100)가 신속하고 정확한 수렴 특성을 얻도록 동작하게 된다.
이때, 심볼 편차가 발생할 경우를 대비하여, 본 발명에 따른 타이밍 편차 검출기(300)는 상기 루프 필터(105)로부터 심볼 타이밍 주파수 정보를 입력 받아 타이밍 편차 유무를 검출하고, 상기 타이밍 편차 유무에 따라 타이밍 에러 이득의 최종 값을 결정하여 타이밍 락 검출기(200)로 출력함으로써 상기 타이밍 락 검출기(200)의 락 제어 신호를 통해 락 단계를 제어하게 된다.
이와 같은, 상기 타이밍 편차 검출기(300)의 구조 및 상세한 동작 과정을 첨부한 도면을 통해 설명하면 다음과 같다.
도 5는 본 발명에 따른 타이밍 편차 검출기의 내부 구성을 나타낸 블록도이다.
도 5와 같이, 입력된 심볼 타이밍 정보에서 주어진 검출 시간동안 가장 큰 값을 저장하는 최대값 저장부(301) 및 가장 작은 값을 저장하는 최소값 저장부(302)와, 상기 저장된 최대값과 최소값의 차, 즉 순시적인 타이밍 편차 값을 구하는 타이밍 편차 검출부(303)와, 상기 타이밍 편차 값과 Threshold 값을 비교하여 타이밍 편차 유무를 판단하는 비교 판단부(305)와, 상기 타이밍 편차 유무에 따라 상부 Threshold 값이나 하부 Threshold 값 중 하나를 선택하여 적용하는 Threshold 선택부(304)와, 상기 타이밍 편차 유무에 따라 DEVSTEP(타이밍 편차 유)이나 TRSTEP(타이밍 편차 무)를 선택하는 최종 타이밍 락 단계 선택부(307)와, 타이밍 편차를 검출하기 위한 검출 시간을 작은 값에서 점차 큰 값으로 증가시켜가며 제공하는 검출 타이머(Detecting Timer)(306)로 구성된다.
이와 같이 구성된 타이밍 편차 검출기(300)의 동작 과정을 살펴보면 다음과 같다.
먼저, 루프 필터(105)에서 출력되는 심볼 타이밍 주파수 중 검출 타이머(306)가 제공하는 검출 시간 동안 가장 큰 값은 최대값 저장부(301)에, 가장 작은 값은 최소값 저장부(302)에 저장된다. 상기 저장된 최대값과 최소값은 타이밍 편차 검출부(303)를 통해 그 차가 구해져 비교 판단부(305)의 비교기(305a)로 입력된다.
상기 비교기(305a)로 입력된 차 값은 Threshold 선택부(304)의 메모리에 기 저장시켜 놓은 Threshold 값과 비교함으로써, 상기 Threshold 값보다 큰 편차를 나타내는 경우 타이밍 편차가 발생했다는 타이밍 편차 인덱스 신호(trdevmidx)를 지연기(305b)를 통해 내보낸다. 상기 지연기(305b)는 검출 타이머(306)로부터 검출 시간 정보(len)를 입력받아 상기 타이밍 편차 신호를 한 구간동안 지연시키는 역할을 한다.
이때, 상기 Threshold 값은 상기 Threshold 선택부(304)의 먹스(mux)(304a)에서 상기 타이밍 편차 유무에 따라 메모리에 기 저장시켜 놓은 상부(Upper) Threshold나 하부(Lower) Threshold 중 하나가 선택되어 출력된다.
즉, 최초 초기 동기 포착이 이루어지지 않은 경우에는 상부 Threshold를 적용하여 타이밍 편차를 검출하게 되고, 상기 타이밍 편차에 따라 선택된 락 단계에 의해 동기 포착이 이루어진 이후에는 상기 타이밍 편차 검출기(300)의 신뢰도 및 안정도를 높이기 위해 하부 Threshold를 적용한다.
이를, 검출 시간(Detecting Time)과 타이밍 편차(Timing Deviation), 그리고 Threshold 간의 관계를 나타낸 첨부한 도 6에 나타내었다.
도 6과 같이, 검출 시간이 검출 타이머(306)의 제어에 따라 단계적으로 증가하면서 타이밍 편차를 검출하게 된다. 상기 검출 시간이 늘어날수록 타이밍 편차를 검출할 확률이 그만큼 커지게 되므로, 타이밍 편차가 점차 증가(반드시 증가한다고 볼수는 없다)하다가 상부 Threshold값보다 커지는 시점에서 비교 판단부(305)의 제어에 따라 타이밍 편차가 발생했음을 알게되고, 타이밍 편차 인덱스 신호를 내보내는 것이다.
이와 같은 방법으로 생성된 타이밍 편차 인덱스 신호는 최종 타이밍 락 단계 선택부(307)로 입력된다.
상기 최종 타이밍 락 단계 선택부(307)에서는 상기 타이밍 편차 인덱스 신호에 따라 타이밍 편차가 있을 때 적용하는 DEVSTEP 신호 혹은 타이밍 편차가 없을 때 적용하는 TRSTEP 신호를 먹스(mux)(307a)에서 선택하여 타이밍 락 검출기(200)로 최종 락 단계(Final lock step) 신호를 출력한다.
상기 타이밍 편차가 존재하는 경우 출력되는 DEVSTEP 신호는, 타이밍 편차가 발생하였으므로 최종 락 단계를 일정 단계 이상 넘기지 않도록 상기 락 검출기(200)의 락 제어 신호를 통해 최종 락 단계를 지정해주는 신호이며, 상기 TRSTEP은 타이밍 편차가 발생하지 않았으므로 일반적인 락 검출 알고리즘에 의해 락 단계를 수행하도록 하는 신호이다.
상기 최종 락 단계 신호는 타이밍 락 검출기(200)의 락 단계 선택의 제어 신호로 활용되어 이득 선택부(Gain selector)(103)에서 락 단계를 선택하게 된다.
상기 이득 선택부의 내부 구성을 첨부한 도 7에 나타내었다.
도 7과 같이, 이득 선택부는 타이밍 에러 검출기(101)로부터 출력된 타이밍 에러 신호를 입력 받아 각각의 단계(step)에 따른 이득을 곱하여 출력하는 이득 설정부(103a)와 상기 락 제어기(207b)에서 출력된 락 단계 제어 신호(step_mode)에 의해 상기 이득 설정부(103a)의 값 중 적절한 루프 이득을 선택하는 먹스부(103b)로 구성된다.
즉, 타이밍 락 검출기(200)를 통해 락 단계(step)가 선택되어 입력되면 상기 이득 선택부(103)에서 상기 단계에 따른 이득을 곱하여 출력함으로써 루프 대역 넓이가 결정되어 출력되도록 동작하는 것이다.
이때, 상기 타이밍 편차 검출기(300)로부터 최종 락 단계 신호가 발생하면 상기 먹스(103b)에서 선택되는 신호가 일정 단계로 제한된다. 즉, 타이밍 편차의 유무에 따라 최종 락 단계 신호로 타이밍 에러의 최적의 최종 이득을 선택하도록 하여 심볼 복구 성능을 최적화 하는 것이다.
한편, 도 8은 검출 시간을 점진적으로 늘려가며 타이밍 편차를 검출하는 검출 타이머의 내부 구성을 나타낸 블록도이다.
도 8과 같이, 검출 타이머(306)는 크게 타이머 카운터(Timer counter)(306a)와, 비교기 1(306b)과, 타이머 영역 카운터(Timer range counter)(306c)와, 비교기 2(306d)로 구성된다.
최초, 상기 비교기 2(306d)로 최대 타이머 영역 값이 입력되면 이 값과 상기 타이머 영역 카운터(306c)에서 증가된 값과 비교하여, 상기 증가된 값이 상기 입력된 최대 타이머 영역 값보다 크게 되면 상기 타이머 영역이 더 이상 증가되지 않도록 동작한다.
이때, 상기 증가된 카운터 영역 값은 비교기 1(306b)로 입력되고, 상기 비교기 1(306b)에서는 상기 카운터 영역 값동안 상기 타이머 카운터(306a)에서 카운트 하는 값이 증가되도록 한다.
즉, 상기 비교기 1(306b)에서 비교 결과, 카운터 영역 값과 타이머 카운트 값이 같게되면 상기 타이머 카운터(306a)를 초기화(reset)하여 다시 다음 카운터 영역까지 타이머를 카운트하게 하고, Len 신호를 High로 출력하는 것이다.
상기 Len 신호는 타이머 영역 카운터(306c) 내부 지연기의 동작 신호가 되어, 다음 영역에 해당하는 타이머 영역을 제공하도록 한다.
이와 같은, 검출 타이머(306)의 동작은, 상기 타이머 카운터(306a)가 상기 타이머 영역 카운터(306c)가 제공하는 타이머 영역 동안 카운트를 수행하여 타임 정보를 출력하는 형식으로 동작하는 것으로서, 상기 검출 타이머(306)의 구성은 본 발명의 실시예로 한정하지 않는다.
이러한 검출 타이머(306)의 동작 신호 형태를 첨부한 도 9에 나타내었다.
도 9와 같이, 증가되는 타이머 영역(1th timer range, 2th timer range, ‥·) 동안 검출 시간이 증가한다. 상기 증가되는 검출 시간과 타이머 영역 값이 같아지는 시점에서 초기화(reset)되고, 다시 증가되는 작업을 반복되면서 검출 시간이 단계적으로 증가되는 것이다.
이와 같이, 타이머 편차 검출시 고정된 검출 시간을 사용하지 않고 검출 시간을 점진적으로 늘려가는 검출 타이머(306)를 사용함으로써, 신속한 타이밍 편차를 검출하게 하여 전체 수신기의 수렴 속도를 저하시키지 않게 한다.
한편, 본 발명은 VSB/ QPSK/ QAM 수신기 등 통신 분야에 적용 가능하다.
이상의 설명에서와 같이 본 발명에 따른 타이밍 편차 검출 장치 및 방법은 다음과 같은 효과가 있다.
첫째, 타이밍 편차 검출기를 적용하여 타이밍 편차의 유무에 따라서 자동적으로 타이밍 에러의 최적의 최종 이득을 선택하도록 함으로써 전체 수신기의 심볼 복구 성능을 최적화하는 효과가 있다.
둘째, 타이밍 편차 검출시 고정된 검출시간을 사용하지 않고 검출시간을 점진적으로 늘려가면서 검출하는 검출 타이머를 사용하여 신속한 타이밍 락을 수행할 수 있어 전체 수신기의 수렴속도를 저하시키지 않는 효과가 있다.
셋째, 구현된 단일 타이밍 편차 검출기는 신뢰도와 안정성을 위하여 두개의 Threshold 값을 가지도록 설계되어 신뢰도와 안정성을 향상되는 효과가 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정하는 것이 아니라 특허 청구 범위에 의해서 정해져야 한다.
도 1은 일반적인 락 검출기를 포함한 QAM 복조기를 나타낸 블록도
도 2는 종래 기술에 따른 타이밍 락 검출기를 나타낸 블록도
도 3a 내지 3b는 종래 기술에 따른 타이밍 락 검출기의 동작 원리를 설명하기 위해 나타낸 도면
도 4는 본 발명에 따른 타이밍 편차 검출기를 포함한 타이밍 복구 장치를 나타낸 블록도
도 5는 본 발명에 따른 타이밍 편차 검출기의 내부 구성을 나타낸 블록도
도 6은 본 발명에 따른 타이밍 편차 검출기의 동작 원리를 설명하기 위해 나타낸 도면
도 7은 본 발명에 따른 이득 선택부의 내부 구성을 나타낸 블록도
도 8은 본 발명에 따른 타이밍 편차 검출기 내부 검출 타이머의 내부 구성을 나타낸 블록도
도 9는 본 발명에 따른 검출 타이머의 동작 원리를 설명하기 위해 나타낸 도면
- 도면의 주요 부분에 대한 부호의 설명 -
100 : 심볼 동기부 101 : 타이밍 에러 검출기
103 : 이득 선택부 105 : 루프 필터
107 : 발진부 200 : 타이밍 락 검출기
300 : 타이밍 편차 검출기

Claims (10)

  1. 수렴 정도에 따라 출력되는 락 제어 신호에 의해 타이밍 복구 루프의 대역폭을 결정하는 심볼 동기부에 있어서,
    상기 심볼 동기부에서 출력되는 타이밍 주파수 신호를 입력받아 타이밍 편차를 검출하고, 타이밍 편차가 발생된 경우 상기 루프 대역폭을 기 설정한 일정 크기로 제한하는 신호를 생성하는 타이밍 편차 검출기와,
    상기 락 제어 신호를 생성하고, 상기 루프 대역폭을 제한하는 신호가 생성된 경우 루프 대역폭을 기 설정한 일정 크기로 제한하는 락 제어 신호를 출력하는 타이밍 락 검출기를 포함하여 구성됨을 특징으로 하는 타이밍 복구 장치.
  2. 제 1 항에 있어서, 상기 타이밍 편차 검출기는,
    상기 심볼 동기부로부터 출력되는 타이밍 주파수의 최대값과 최소값의 편차를 구하는 타이밍 편차 검출부와,
    기 설정된 Threshold 값을 제공하는 Threshold 부와,
    상기 구해진 타이밍 편차값과 상기 Threshold 값을 비교하여 타이밍 편차 인덱스 신호를 생성하는 비교 판단부와,
    상기 타이밍 편차 인덱스 신호에 따라 최종 락 단계 신호를 선택하는 최종 타이밍 락 단계 선택부를 포함하여 구성됨을 특징으로 하는 타이밍 복구 장치.
  3. 제 2 항에 있어서,
    상기 타이밍 편차 검출부의 검출 시간을 단계별로 증가시켜가며 제공하는 검출 타이머를 더 포함하여 구성됨을 특징으로 하는 타이밍 복구 장치.
  4. 제 2 항에 있어서, 상기 Threshold 부는,
    적어도 하나 이상의 Threshold 값이 저장된 메모리와,
    상기 저장된 Threshold 값 중 하나를 선택하여 출력하는 먹스부를 포함하여 구성됨을 특징으로 하는 타이밍 복구 장치.
  5. 제 2 항에 있어서, 상기 최종 락 단계 신호는,
    상기 타이밍 락 검출기의 락 제어 신호에 따라 결정된 루프 대역폭을 기설정한 일정 크기로 제한하는 신호 또는 제한하지 않는 신호 중 어느 하나임을 특징으로 하는 타이밍 복구 장치.
  6. 기저대역 신호를 입력받아 타이밍 에러를 검출하는 타이밍 에러 검출기와,
    상기 타이밍 에러 값을 입력받아 타이밍 복구 루프 대역폭을 제어하기 위한 락 제어 신호를 생성하는 타이밍 락 검출기와,
    상기 타이밍 에러 값을 입력받아 상기 락 제어 신호에 따른 루프 이득을 선택하여 타이밍 복구 루프 대역폭을 결정하는 이득 선택부와,
    상기 결정된 대역폭에 따라 검출된 에러 값들을 누적하여 보정함으로써 타이밍 주파수를 출력하는 루프 필터와,
    상기 루프 필터로부터 출력되는 타이밍 주파수를 입력받아 타이밍 편차를 검출하고, 타이밍 편차가 검출된 경우 상기 결정된 타이밍 복구 루프 대역폭을 기설정한 일정 크기로 제한하도록 상기 락 제어 신호를 제어하는 신호를 생성하는 타이밍 편차 검출기를 포함하여 구성됨을 특징으로 하는 타이밍 복구 장치.
  7. 기저대역 신호를 입력받아 타이밍 에러를 검출하는 단계와,
    상기 타이밍 에러 값을 입력받아 타이밍 복구 루프 이득을 제어하기 위한 락 제어 신호를 생성하는 단계와,
    상기 타이밍 에러 값을 입력받아 상기 락 제어 신호에 따른 루프 이득을 선택하여 타이밍 복구 루프의 대역폭을 결정하는 단계와,
    상기 결정된 대역폭에 따라 검출된 에러값을 누적하여 보정함으로써 타이밍 주파수를 출력하는 단계와,
    상기 타이밍 주파수를 입력받아 타이밍 편차를 검출하는 단계와,
    상기 타이밍 편차가 발생한 경우, 상기 타이밍 복구 루프의 대역폭을 기 설정한 일정 크기로 제한하는 단계를 포함하여 이루어짐을 특징으로 하는 타이밍 복구 방법.
  8. 제 7 항에 있어서, 상기 타이밍 편차 검출 단계는,
    기 설정된 소정의 검출 시간동안 상기 타이밍 주파수의 최대값 및 최소값의 편차를 구하는 단계와,
    상기 구해진 편차값과, 기 설정된 Threshold 값을 비교하는 단계와,
    상기 비교 결과 상기 편차값이 상기 Threshold 값보다 큰 경우 타이밍 편차 발생 신호를 생성하는 단계를 포함하여 이루어짐을 특징으로 하는 타이밍 복구 방법.
  9. 제 8 항에 있어서,
    상기 소정의 검출 시간은 단계별로 점차 증가됨을 특징으로 하는 타이밍 복구 방법.
  10. 제 8 항에 있어서,
    상기 Threshold 값은 적어도 하나 이상 존재하여 상기 타이밍 편차 유무에 따라 선택적으로 사용됨을 특징으로 하는 타이밍 복구 방법.
KR1020030086338A 2003-12-01 2003-12-01 타이밍 복구 장치 및 방법 KR100556397B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030086338A KR100556397B1 (ko) 2003-12-01 2003-12-01 타이밍 복구 장치 및 방법
US11/002,875 US7440528B2 (en) 2003-12-01 2004-12-01 Timing recovery apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030086338A KR100556397B1 (ko) 2003-12-01 2003-12-01 타이밍 복구 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20050052785A true KR20050052785A (ko) 2005-06-07
KR100556397B1 KR100556397B1 (ko) 2006-03-03

Family

ID=34617405

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030086338A KR100556397B1 (ko) 2003-12-01 2003-12-01 타이밍 복구 장치 및 방법

Country Status (2)

Country Link
US (1) US7440528B2 (ko)
KR (1) KR100556397B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100871838B1 (ko) * 2005-12-08 2008-12-03 한국전자통신연구원 디지털 방송 수신기의 타이밍 락 검출 장치 및 그 방법
US7933322B2 (en) 2005-12-08 2011-04-26 Electronics And Telecommunications Research Institute Timing lock detection apparatus and method for digital broadcasting receiver

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7245449B2 (en) * 2005-07-28 2007-07-17 Guzik Technical Enterprises Timing analysis of read back signals in magnetic recording devices
SG130041A1 (en) * 2005-08-12 2007-03-20 Nanyang Polytechnic Fast symbol synchronizer
US8565324B2 (en) * 2008-09-17 2013-10-22 Harris Corporation Communications device using measured signal-to-noise ratio to adjust phase and frequency tracking
US8731074B2 (en) * 2008-09-17 2014-05-20 Harris Corporation Communications device using measured frequency offset over time to adjust phase and frequency tracking
KR102633143B1 (ko) * 2016-12-23 2024-02-02 삼성전자주식회사 무선 채널 분류를 기초로 디지털 루프 필터 이득을 조절하는 자동 주파수 제어기, 상기 자동 주파수 제어기를 포함하는 무선 통신 장치, 자동 주파수 제어 방법 및 무선 통신 방법
CN111130538A (zh) * 2020-02-27 2020-05-08 北京和德宇航技术有限公司 一种频率校准系统与频率仪

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4870660A (en) * 1987-12-28 1989-09-26 Unisys Corporation Variable frequency rate receiver
US5414741A (en) * 1993-10-14 1995-05-09 Litton Systems, Inc. Low phase noise oscillator frequency control apparatus and method
US5485484A (en) * 1993-12-21 1996-01-16 Unisys Corporation Digitally implemented phase and lock indicators for a bit synchronizer
US5719908A (en) * 1995-07-19 1998-02-17 Unisys Corporation Digital/analog bit synchronizer
US7183863B1 (en) * 1998-10-20 2007-02-27 Lucent Technologies Inc. Self-initializing frequency detector
US6154510A (en) * 1999-05-03 2000-11-28 Sicom, Inc. Symbol timing recovery based on adjusted, phase-selected magnitude values
KR100351144B1 (ko) * 2000-01-07 2002-09-05 엘지전자 주식회사 디지털 티브이의 타이밍 복구장치 및 방법
US6819732B1 (en) * 2000-08-22 2004-11-16 Creative Technology Ltd. Asynchronous sample rate estimation using reciprocal frequency error minimization
US6993108B1 (en) * 2001-12-03 2006-01-31 Lattice Semiconductor Corporation Digital phase locked loop with programmable digital filter
TW543297B (en) * 2002-05-15 2003-07-21 Via Optical Solution Inc Digital phase-locked loop device and signal generating method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100871838B1 (ko) * 2005-12-08 2008-12-03 한국전자통신연구원 디지털 방송 수신기의 타이밍 락 검출 장치 및 그 방법
US7933322B2 (en) 2005-12-08 2011-04-26 Electronics And Telecommunications Research Institute Timing lock detection apparatus and method for digital broadcasting receiver

Also Published As

Publication number Publication date
US7440528B2 (en) 2008-10-21
KR100556397B1 (ko) 2006-03-03
US20050117681A1 (en) 2005-06-02

Similar Documents

Publication Publication Date Title
US6985549B1 (en) Blind cost criterion timing recovery
KR100772850B1 (ko) 데이터 수신기에서의 소거 기반 순시 루프 제어
WO2004062150A1 (ja) Ｏｆｄｍ復調装置
JPH03236652A (ja) 適応位相検出同期方法
JP4782575B2 (ja) データ周波数によって位相オフセットを調節するクロック復元装置及び方法
KR100351144B1 (ko) 디지털 티브이의 타이밍 복구장치 및 방법
KR100556397B1 (ko) 타이밍 복구 장치 및 방법
CN113728552A (zh) 无时钟恢复情况下的可变增益放大器与采样器偏移校准
JP4224152B2 (ja) シンボルタイミング回復装置及び方法
JP2001069047A (ja) デジタル信号受信装置及びその方法
US6294960B1 (en) Phase lock loop circuit using signal estimator
US20150263848A1 (en) Cdr relock with corrective integral register seeding
KR100519352B1 (ko) 디지털 방송 수신기의 락 검출 장치 및 방법
KR100519805B1 (ko) 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치를이용한 심볼 타이밍 동기 장치 및 그 방법
US5825818A (en) Apparatus and method of recovering a timing signal in a transmission apparatus by adjusting tap coefficients
US6046618A (en) Phase correction circuit and method therefor
CN114793154B (zh) 一种定时同步锁定检测方法
JP2581765B2 (ja) タイミング再生回路
KR100330236B1 (ko) 무선통신시스템에서 수신단의 타이밍 복구회로
JP3832735B2 (ja) 復調回路
KR100871838B1 (ko) 디지털 방송 수신기의 타이밍 락 검출 장치 및 그 방법
JP2001339374A (ja) ビット同期装置およびその方法
KR100279618B1 (ko) 고선명티브이의 타이밍 복원기 및 이를 이용한 동기화장치
KR0173733B1 (ko) 그랜드 얼라이언스 고화질 텔레비전 수신기의 심벌 트래킹 회로 및 그 방법
JP4159580B2 (ja) シンボルクロック再生回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130128

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140124

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150213

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160122

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170113

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180112

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 14