JP2003018140A

JP2003018140A - 伝送装置

Info

Publication number: JP2003018140A
Application number: JP2001204163A
Authority: JP
Inventors: Wataru Kawasaki; 渡川崎; Atsushi Ito; 淳伊藤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2001-07-05
Filing date: 2001-07-05
Publication date: 2003-01-17
Anticipated expiration: 2021-07-05
Also published as: US20030007222A1; US7409029B2; JP4828730B2

Abstract

(57)【要約】【課題】装置に汎用性を持たせ、かつ最適点設定を自
動的に高精度に行って、信号の再生制御の信頼性及び品
質の向上を図る。【解決手段】クロックタイミング抽出回路１０は、入
力信号の伝送レートにもとづいて、分周比を可変的に設
定して、入力信号と発振出力との位相差が一定になるよ
うに位相同期制御を行い、伝送レートに応じたクロック
タイミングを抽出する。再生制御回路２０は、入力信号
に対し、電圧しきい値レベルと、抽出したクロックの位
相とを順次スイープさせ、隣り合うモニタポイントのレ
ベルが一致するか否かの判定を行って、アイパターンの
有効領域内での最もエラー発生の低い識別点を自動測定
し、その識別点を最適点として再生制御を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、伝送装置に関し、
特に信号の再生制御を行う伝送装置に関する。

【０００２】

【従来の技術】インターネットをはじめとするマルチメ
ディア時代を迎え、基幹通信系の光通信ネットワーク技
術は、一層のサービスの高度化、広域化が望まれてお
り、情報化社会に向けて急速に開発が進んでいる。

【０００３】また、光通信の回線容量は、現在主流の
２．４Ｇｂ／ｓから１０Ｇｂ／ｓへと切り替わりつつあ
り、このような回線の大容量高速化に伴って、光伝送系
の受信部でも、より高性能化した受信機能が要求されて
いる。

【０００４】光受信部の基本的な動作としては、受信し
た光信号を、まず、フォトダイオードで光／電気変換を
行って、等化フィルタで波形整形及び雑音の帯域制限を
施す。そして、タイミング抽出部でクロックタイミング
を抽出し、識別判定部では抽出された同期クロックにも
とづいて、“１”、“０”の識別判定を行って、データ
として出力する。光受信部では、このような再生制御を
行って、減衰し雑音が付加された光信号を、目標とする
エラーレート（符号誤り率）以下となるように再生す
る。

【０００５】

【発明が解決しようとする課題】しかし、従来の光受信
部では、タイミング抽出部に対し、ＳＡＷ（Surface Ac
oustic Wave）フィルタが広く使用されており、ＳＡＷ
フィルタを用いて入力信号から特定のクロックタイミン
グを抽出していたため、単一の伝送レートしか対応でき
ず、装置に汎用性がないといった問題があった。

【０００６】一方、光ファイバ伝送に対して、光ファイ
バの屈折率は波長により異なり、また伝搬光路も波長に
よりわずかに異なるため、同一ファイバでも光の伝搬時
間（速度）が異なってくる。このような現象を波長分散
といい、これが光伝送品質を制約する要因となってい
る。

【０００７】従来の光受信部では、波長分散により生じ
る波形劣化を測定し、識別判定部における最適点を、人
手で装置毎に設定していた。また、このような最適点の
設定を行う場合には、装置の製造ばらつきや温度、電源
電圧変動等も考慮しなければならないため、非常に効率
が悪く、利便性に欠けており、信頼性や品質の確保が困
難であった。

【０００８】本発明はこのような点に鑑みてなされたも
のであり、装置に汎用性を持たせ、かつ最適点設定を自
動的に高精度に行って、信号の再生制御の信頼性及び品
質の向上を図った伝送装置を提供することを目的とす
る。

【０００９】

【課題を解決するための手段】本発明では上記課題を解
決するために、図１に示すような、信号の再生制御を行
う伝送装置１において、入力信号の伝送レートにもとづ
いて、分周比を可変的に設定して、入力信号と発振出力
との位相差が一定になるように位相同期制御を行い、伝
送レートに応じたクロックタイミングを抽出するクロッ
クタイミング抽出回路１０と、入力信号に対し、電圧し
きい値レベルと、抽出したクロックの位相とを順次スイ
ープさせ、隣り合うモニタポイントのレベルが一致する
か否かの判定を行って、アイパターンの有効領域内での
最もエラー発生の低い識別点を自動測定し、その識別点
を最適点として再生制御を行う再生制御回路２０と、を
有することを特徴とする伝送装置１が提供される。

【００１０】ここで、クロックタイミング抽出回路１０
は、入力信号の伝送レートにもとづいて、分周比を可変
的に設定して、入力信号と発振出力との位相差が一定に
なるように位相同期制御を行い、伝送レートに応じたク
ロックタイミングを抽出する。再生制御回路２０は、入
力信号に対し、電圧しきい値レベルと、抽出したクロッ
クの位相とを順次スイープさせ、隣り合うモニタポイン
トのレベルが一致するか否かの判定を行って、アイパタ
ーンの有効領域内での最もエラー発生の低い識別点を自
動測定し、その識別点を最適点として再生制御を行う。

【００１１】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は本発明の伝送装置の原理図
である。伝送装置１は、受信した信号の再生制御を行
う。

【００１２】クロックタイミング抽出回路１０は、入力
信号の伝送レートにもとづいて、分周比を可変的に設定
して、入力信号と発振出力との位相差が一定になるよう
に位相同期制御を行う。そして、伝送レートに応じたク
ロックタイミングを抽出する。図２〜図５で詳細に説明
する。

【００１３】再生制御回路２０は、入力信号に対し、電
圧しきい値レベルと、抽出したクロックのクロック位相
とを順次スイープさせ、隣り合うモニタポイントのレベ
ルが一致するか否かの判定を行って、アイパターンの有
効領域内での最もエラー発生の低い識別点を自動的に測
定する。そして、その識別点を最適点として再生制御を
行う。図６以降で詳細に説明する。

【００１４】次にクロックタイミング抽出回路１０につ
いて詳しく説明する。図２はクロックタイミング抽出回
路１０の構成を示す図である。クロックタイミング抽出
回路１０は、位相比較手段１１、平均化手段１２、電圧
制御発振手段１３（以下、ＶＣＯ１３）、分周手段１
４、位相同期ループ制御手段１５から構成される。

【００１５】また、位相比較手段１１は、２つのフリッ
プフロップ（以下、ＦＦ１、ＦＦ２）と排他論理和素子
（以下、ＥＯＲ１）から構成され、平均化手段１２は、
アンプ１２ａ、ローパスフィルタ１２ｂ（以下、ＬＰＦ
１２ｂ）から構成される。

【００１６】位相比較手段１１は、受信した入力信号
と、分周クロックＣＫ２との周波数の位相を比較して、
位相差をデュ−ティとして検出する。平均化手段１２
は、アンプ１２ａを通じて入力された位相差（位相差が
情報化されたパルス列）を、ＬＰＦ１２ｂにより平均化
（高周波成分を遮断して直流化）して、制御電圧Ｖｃを
出力する。

【００１７】ＶＣＯ（Voltage Controlled Oscillato
r）１３は、制御電圧Ｖｃにもとづいて、同期クロック
ＣＫ１（以下、ＶＣＯクロックＣＫ１）を発振する（な
お、ＶＣＯ１３は、入力信号の伝送レートの最高周波数
まで発振可能である）。分周手段１４は、カウンタで構
成され、ＶＣＯクロックＣＫ１を分周して、分周クロッ
クＣＫ２を生成する。

【００１８】ここで、位相同期ループ制御手段１５は、
制御電圧Ｖｃを常時モニタしており、制御電圧Ｖｃが、
あらかじめ設定したしきい値（下限しきい値Ｖｃ１、上
限しきい値Ｖｃ２）の範囲内にあるか否かを判断する。

【００１９】制御電圧Ｖｃが設定範囲内にあれば（Ｖｃ
１＜Ｖｃ＜Ｖｃ２を満たせば）、位相同期ループ（ＰＬ
Ｌ）がロック（ＬＯＣＫ）状態であると認識する。ま
た、制御電圧Ｖｃが設定範囲内になければ（Ｖｃ１＜Ｖ
ｃ＜Ｖｃ２を満たさなければ）、ＰＬＬがアンロック状
態であると認識する。

【００２０】そして、ＰＬＬのロック外れの場合には、
現在の分周比を変更し、ロックするまで分周比を逐次設
定していく。このようにして、入力信号の伝送レートに
追従してクロックタイミングの抽出制御を行う。

【００２１】ここで、分周比は、ＶＣＯ１３の発振周波
数の可変範囲により決定する。また、１／ｎの分周を行
う分周手段１４の“ｎ”の決定に際しては、ＶＣＯクロ
ックＣＫ１のクロックレートに対して、どこまでレート
の低い１／ｎ倍データの入力信号まで対象とするかによ
って、カウンタのビット数を設定する。

【００２２】一方、位相同期ループ制御手段１５は、制
御電圧Ｖｃと、設定した分周比とを記憶しており、電源
投入時は、電源断した前回の分周比を分周手段１４に設
定する（ただし、ＰＬＬのロックはずれ情報は、ＰＬＬ
が安定化するまでマスクする）。

【００２３】さらに、入力信号が断した場合には（入力
信号の断検出制御としては、例えば、制御電圧Ｖｃが、
設定したしきい値の範囲から外れたか否かを見る方法
や、位相差のパルスエッジが一定時間の間に１回もない
場合を断として検出する等の方法を用いる）、断前の制
御電圧Ｖｃをアンプ１２ａに送信して、断前のクロック
周波数をＶＣＯ１３から発振させる。このような制御を
行うことで、クロック供給の安定化を図ることが可能に
なる。

【００２４】なお、再生制御回路２０の処理で、クロッ
ク位相をスイープさせるために、後述の最適設定手段に
より、アンプ１２に電圧を与えて制御電圧ＶｃのＤＣレ
ベルのオフセット調整を行い、ＶＣＯクロックＣＫ１の
位相を変化させる制御が行われる。図１４〜図１８で後
述する。

【００２５】次に位相比較手段１１について説明する。
図３〜図５は位相比較手段１１の動作を示すタイミング
チャートである。図３では、ＰＬＬロック時の入力信号
と分周クロックＣＫ２とが同レートの場合を示してい
る。

【００２６】入力信号（ここでは、０／１交番のクロッ
クイメージで表す）の１ビット内に分周クロックＣＫ２
の立ち上がりエッジと、次の立ち下りエッジが入ってい
るため、分周クロックＣＫ２の立ち上がりエッジで打ち
抜いたＦＦ１出力と、立ち下りエッジで打ち抜いたＦＦ
２出力が互いに９０°位相のずれたデータとなる。この
ＦＦ１、ＦＦ２出力を、ＥＯＲ１により比較すると、デ
ュ−ティ（Ｄｕｔｙ）＝５０％の位相差データとなる。

【００２７】そして、この位相差データをＬＰＦ１２ｂ
で平均化した制御電圧Ｖｃは、デュ−ティ１００％のと
きの電位Ｖ１と、デュ−ティ０％のときの電位Ｖ２との
中心電位になる。例えば、ＬＰＦ１２ｂがＥＣＬ（Emit
ter Coupled Logic）素子で構成されているならば、Ｖ
１＝−０．８Ｖ、Ｖ２＝−１．８Ｖ程度となるので、Ｖ
ｃ＝−１．３Ｖとなる。

【００２８】図４では、図３の状態から入力信号の位相
状態が変化した場合を示している。分周クロックＣＫ２
の立ち上がりエッジと次の立ち下りエッジが入力信号の
変化点をまたいでいる（１ビット内に入っていない）
が、ＦＦ１出力とＦＦ２出力は９０°ずれたデータとな
り、ＥＯＲ１による位相比較結果は、図３と同様にデュ
−ティ＝５０％となる。したがって、入力信号の伝送レ
ートが変わらない限り、位相が変わってもＥＯＲ出力は
デュ−ティ＝５０％であり、分周比変更の契機とはなら
ない。

【００２９】図５では、入力信号の伝送レートが１／２
に変化した場合を示している。分周クロックＣＫ２の周
期の倍のデータが入力されたことで、ＦＦ１出力とＦＦ
２出力は倍の周期となり、位相差は４５°となる。そし
て、ＦＦ１、ＦＦ２出力を、ＥＯＲ１により比較する
と、デュ−ティ＝２５％の位相差データとなる。

【００３０】この位相差データをＬＰＦ１２ｂで平均化
した制御電圧Ｖｃは、デュ−ティ１００％、０％のとき
の電位Ｖ１、Ｖ２に対し、電位Ｖ２から１／４上方にあ
る電位になる。例えば、ＬＰＦ１２ｂがＥＣＬ（Emitte
r Coupled Logic）素子で構成されているならば、Ｖ１
＝−０．８Ｖ、Ｖ２＝−１．８Ｖ程度となるので、Ｖｃ
＝−１．５５Ｖとなる。

【００３１】このように、位相比較手段１１では、入力
信号に対し、分周クロックＣＫ２の立ち上がりエッジで
のレベルと、立ち下りエッジでのレベルとの排他的論理
和をとって、位相差をデュ−ティとして検出し、平均化
手段１２では、この検出結果に応じた制御電圧Ｖｃを生
成する。そして、制御電圧Ｖｃに応じた分周比を設定す
る構成とした。これにより、入力信号の伝送レートを、
精度よく認識することが可能になる。

【００３２】以上説明したように、本発明のクロックタ
イミング抽出回路１０は、入力信号の伝送レートにもと
づいて、分周比を可変的に設定して、入力信号と発振出
力との位相差が一定になるようにＰＬＬ制御を行い、伝
送レートに応じたクロックタイミングを抽出する構成と
した。

【００３３】これにより、従来のように、入力信号の伝
送レート毎に特化した装置開発を行う必要がなく、本発
明によって、柔軟性及び汎用性のあるクロックタイミン
グ抽出制御を行うことが可能になる。

【００３４】次に再生制御回路２０について以降詳しく
説明する。図６は再生制御回路２０の構成を示す図であ
る。再生制御回路２０は、電圧しきい値レベル（以下、
Ｖｒｅｆ）設定手段２１、レベル判定制御手段２２、ク
ロック位相設定手段２３、判定情報保持手段２４、最適
点設定手段２５から構成される。

【００３５】Ｖｒｅｆ設定手段２１は、最適点設定手段
２５のＶｒｅｆ設定制御により設定されたＶｒｅｆによ
り、入力信号をＶｒｅｆ値を基準に信号判定（０，１論
理判定）して、入力信号から測定データを生成する。ク
ロック位相設定手段２３は、最適点設定手段２５からの
位相設定制御及びＶＣＯクロックＣＫ１にもとづいて、
クロックの位相を設定してクロックＣＫ３を出力する。

【００３６】レベル判定制御手段２２は、クロックＣＫ
３の現クロック及び一定時間遅延させた遅延クロックに
よる測定データにおける、隣り合うモニタポイントのレ
ベルの一致状態を判定し（レベル不一致ならエラーあ
り、レベル一致ならエラーなし）、判定情報を生成す
る。判定情報保持手段２４は、レベル判定制御手段２２
での検出された判定情報を保持する。

【００３７】最適点設定手段２５は，ＣＰＵ機能を有し
ており、Ｖｒｅｆ設定手段２１へのＶｒｅｆ設定制御、
クロック位相設定手段２３への位相設定制御及び平均化
手段１２へのオフセット調整制御を行って、Ｖｒｅｆ及
びクロック位相を順次スイープさせる。そして、判定情
報から、アイパターンの有効領域内での最もエラー発生
の低い識別点を判定し、その識別点を最適点として設定
して再生制御を行う。なお、各構成手段の構成及び動作
については後述する。

【００３８】次に本発明が解決したい問題点について詳
しく説明する。図７はアイパターンを説明するための模
式図である。（Ａ）は理想のアイパターン波形、（Ｂ）
は実際のアイパターン波形である。伝送信号には波形劣
化が生じる。このような伝送信号に対して、オシロスコ
ープなどの測定器でクロックに同期をかけて、信号を重
ね合わせていくと、アイパターンを観測できる。

【００３９】波形劣化がなければ、（Ａ）のような理想
的な波形となるが、伝送中の波形ひずみにより、傾斜と
角の丸みが生じ、また、ジッタにより時間軸にずれを生
じるために、実際は（Ｂ）のような波形の像になる。

【００４０】したがって、信号を再生するには、アイパ
ターンの空白部分の中央部（×印付近）に０／１の判定
基準点（最適点）をもってくればよいことがわかる。従
来では、人手を介して試験及び測定を、装置に対し逐一
行うことで、このような判定基準点を設定して信号の再
生制御を行っていた。

【００４１】ところが、この場合、定量的な測定は難し
く、また、信号の伝送レートの変化等が起きると、アイ
パターンの開口度が異なってくるために、最初に設定し
た判定基準点が最適点とはいえなくなるため、従来の技
術では、伝送品質を保つことが困難であった。

【００４２】本発明の再生制御回路２０では、信号の伝
送レートの変化等が生じた場合でも、アイパターンの開
口度を自動的に認識し、かつ識別判定基準点の最適点を
人手を介さず自動的に設定して、信頼性の高い高品質な
再生制御を行うものである。

【００４３】次に再生制御回路２０について、Ｖｒｅｆ
及びクロック位相をスイープさせて、アイパターンの開
口度（アイマージン）を測定し、最適点を認識するまで
の全体動作について説明する。

【００４４】図８はＶｒｅｆ設定手段２１の動作を示す
図である。Ｖｒｅｆ設定手段２１は、差動入力素子で構
成され、図ではPositive側の入力端子に入力信号が、Ne
gative側の入力端子にはリファレンス電圧であるＶｒｅ
ｆが入力する（Positive側にＶｒｅｆ、Negative側に入
力信号が入力してもよい）。

【００４５】そして、入力信号に対し、Ｖｒｅｆ１〜Ｖ
ｒｅｆＮが最適点設定手段２５から順次設定されること
で、入力信号が、それぞれのＶｒｅｆのスライスレベル
で“０”，“１”論理を識別したパルス（測定データ）
が生成されて出力される。

【００４６】例えば、入力信号（単一パルスとする）に
対し、Ｖｒｅｆ２が設定された場合には、測定データｍ
２が生成され、Ｖｒｅｆ（Ｎ−１）が設定された場合に
は、測定データｍ（Ｎ−１）が生成されることになる。

【００４７】なお、図中、測定データの振幅Δｖは、Ｖ
ｒｅｆ値に依存するのではなく、Ｖｒｅｆ設定手段２１
の振幅特性によって決まる。図９は本発明のアイマージ
ン測定の概要を示す図である。本発明では、入力信号に
対して、Ｖｒｅｆとクロック位相とを順次スイープさ
せ、隣り合うモニタポイント（格子点）のレベルが一致
するか否かの判定を行って、アイマージンを測定する。

【００４８】例えば、入力信号がアイパターンＥの場合
に、Ｖｒｅｆ２のレベルでクロックＣＫ３の位相ｔ１、
ｔ２（隣接する各位相の差分はΔＴ）のときに生じるモ
ニタポイントｐ１、ｐ２のレベルの状態について考え
る。

【００４９】点線で示す波形Ｗ１に対しては、Ｖｒｅｆ
２により測定データｍ２ａに変換される。このときのモ
ニタポイントｐ１のレベル（位相ｔ１のクロックＣＫ３
で測定データｍ２ａを打ち抜いたときのレベル）は
“Ｌ”、モニタポイントｐ２のレベル（位相ｔ２のロッ
クＣＫ３で測定データｍ２ａを打ち抜いたときのレベ
ル）も“Ｌ”であるので、レベル状態が一致（エラーな
し）と判断される。

【００５０】一方、太実線で示す波形Ｗ２を考えた場
合、Ｖｒｅｆ２により測定データｍ２ｂに変換される。
このときのモニタポイントｐ１のレベル（位相ｔ１のク
ロックＣＫ３で測定データｍ２ｂを打ち抜いたときのレ
ベル）は“Ｌ”、モニタポイントｐ２のレベル（位相ｔ
２のクロックＣＫ３で測定データｍ２ｂを打ち抜いたと
きのレベル）は“Ｈ”であるので、レベル状態が不一致
（エラーあり）と判断される。

【００５１】すなわち、アイマージン測定対象の入力信
号に対し、最初、Ｖｒｅｆ１により生成した測定データ
に対して、クロックＣＫ３の位相をｔ１〜ｔＮまでスイ
ープしてできるモニタポイントにおける、隣接するモニ
タポイントのレベルを判定する。

【００５２】次にＶｒｅｆ１からＶｒｅｆ２にスイープ
し、Ｖｒｅｆ２により生成した測定データに対して、ク
ロックＣＫ３の位相をｔ１〜ｔＮまでスイープしてでき
るモニタポイントにおける、隣接するモニタポイントの
レベルを判定する。以下、同様にしてＶｒｅｆＮまで行
っていく。そして、このように測定して得たレベルの判
定結果により、アイパターン開口度を認識する。

【００５３】なお、レベル判定すべきモニタポイントの
移行契機は、目標のエラーレートに対応したタイミング
にもとづいて行う（後述する）。図１０はアイパターン
を示す図であり、図１１はレベル判定結果を示したアイ
パターンを示す図である。図１０のアイパターンＥに対
し、太実線で示すように、波形が重なる部分を無効領
域、アイ（目玉）の空白部分を有効領域と呼ぶ。

【００５４】また、このようなアイパターンＥのアイマ
ージンを測定している様子を示す図が図１１である。入
力信号の最高速度が、ＶＣＯクロックＣＫ１と同一値の
ときのアイマージン測定イメージを示している。

【００５５】電圧軸に対しては、“Ｈ”レベルから
“Ｌ”レベル間を１０等分して、１１ポイントの電圧ポ
イントＶｒｅｆ１〜Ｖｒｅｆ１１を設定する（Ｖｒｅｆ
間の電位差はΔＶ）。また、位相軸に対しては、データ
の１周期内を１４等分して、１５ポイントの位相ポイン
トｔ１〜ｔ１５を設定する（位相差はΔＴ）。

【００５６】したがって、この例では、１周期内のモニ
タポイントが１１×１５＝１６５ポイントとなり、それ
ぞれのポイントのレベルを、図９で上述したように、隣
接間同士で比較して、レベルが一致しているか否かを判
定することで、アイマージンを測定し、最適点を決定す
る。

【００５７】図では、レベルが一致しているポイントを
○印で示し、一致していないポイントを×印で示してい
る。なお、無効領域（レベルが“Ｈ”とも“Ｌ”ともい
えない不定部分である）内にあるポイントは、すべて×
印となる。

【００５８】また、無効領域内にあるポイントの位相を
（ｔ−１）とした場合、同じＶｒｅｆ上の位相ｔのポイ
ントは、それが有効領域内にあったとしても必ず×印に
なる（比較すべき前回のポイントのレベルが不定である
ので、その不定レベルのポイントと比較されたものはレ
ベル不一致とみなす）。

【００５９】例えば、Ｖｒｅｆ２上で、位相ｔ５の状態
を判定する場合、位相ｔ４と位相ｔ５のレベルを比較し
て、その比較結果が位相ｔ５の状態となるが、位相ｔ４
が無効領域内にあるので、位相ｔ５のレベルは不一致と
して×印になる。

【００６０】一方、Ｖｒｅｆ２上で、位相ｔ６の状態を
判定する場合、位相ｔ５と位相ｔ６のレベルを比較し
て、その比較結果が位相ｔ６の状態となる。ここではレ
ベルが一致するとものとして○印になっている。以降、
その他のポイントに対しても同様な操作を行ってレベル
状態を判定する。そして、このようにして判定された結
果は、１６５ポイントのレベル判定結果を格納できる容
量を持つメモリ（最適点設定手段２５が有する）に格納
される（図２０、２１で後述）。

【００６１】次にモニタポイントを移行する際の周期に
ついて説明する。モニタポイントのレベルを判定して、
同じＶｒｅｆ上で次の位相のモニタポイントに移行する
際の移行周期（すなわち、１モニタポイントにおけるレ
ベル判定の測定時間のこと）は、目標エラーレートにも
とづいた周期で行う。

【００６２】ここで、入力信号の１周期がＣ秒で、目標
エラーレートを１０Ｅ−ｎとするならば、移行周期をＸ
秒とした場合、以下の関係式

【００６３】

【数１】１／１０ⁿ＝Ｃ／Ｘ（１）により求めたＸが移行周期になる。そして、同一Ｖｒｅ
ｆ上ですべてのモニタポイントの比較が終われば、次の
Ｖｒｅｆに移って同様な処理を行う。

【００６４】ここで例えば、入力信号の伝送レートが
２．４８８Ｇｂ／ｓ（１周期が４００ｐｓ＝４００×１
０^-12ｓ）であり、目標エラーレートを１０Ｅ−８（＝
１０^-8）とするならば、移行周期Ｘは、Ｘ＝４００×１
０^-12×１０⁸＝０．０４秒となる同様にして、２．４８８Ｇｂ／ｓの入力信号の目標エラ
ーレートが１０Ｅ−９ならば、Ｘ＝０．４秒であり、目
標エラーレートが１０Ｅ−１０ならば、Ｘ＝４．０秒と
なる。

【００６５】すなわち、２．４８８Ｇｂ／ｓの入力信号
に対して、目標エラーレートを１０Ｅ−８に設定した場
合、１つのモニタポイントのレベル判定を０．０４秒間
測定して、この時間の間一度もそのポイントでエラーが
なければ（レベル不一致になって×印とならなけれ
ば）、このモニタポイントでは１０Ｅ−８を満足できて
いるということである。

【００６６】したがって、２．４８８Ｇｂ／ｓの入力信
号のアイパターンに対し、図１１に示す点線が１０Ｅ−
８のラインとすれば、アイパターン有効領域内の点線上
の○印及び点線枠内の○印すべて（これらの○印は０．
０４秒間エラーなし）が１０Ｅ−８を満足しているモニ
タポイントである。

【００６７】また、アイパターン有効領域内の太実線が
１０Ｅ−１０のラインとすれば、太実線上の○印及び太
実線枠内の○印すべて（これらの○印は４．０秒間エラ
ーなし）が１０Ｅ−１０を満足しているモニタポイント
である（１０Ｅ−１０を設定した場合には、１０Ｅ−８
のときと比べて、さらに条件が厳しくなって、アイパタ
ーン開口度が小さくなる）。

【００６８】なお、図では同じ形のアイパターン上で１
０Ｅ−８のラインと１０Ｅ−１０のラインを便宜上示し
たが、図１１のアイパターンが１０Ｅ−８の場合とする
ならば、１０Ｅ−１０のアイパターンはこれよりも開口
度が小さい（無効領域が太くなって、有効領域が小さく
なった）図になる。

【００６９】そして、このような目標エラーレートのラ
インで囲まれた中心付近のポイントを最適点に設定する
（図では１０Ｅ−１０のときの最適点を黒丸で示してい
る）。最適点設定の詳細については後述する。

【００７０】図１２は入力信号が低速時のアイマージン
測定を示す図である。入力信号が低速の場合、Ｖｒｅｆ
ステップは図１１と同じだが、位相ステップは図１１の
ΔＴよりも値の大きいΔＴａを設定することになる。

【００７１】これは、入力信号が低速の場合には、アイ
は横に広がることになるが、モニタポイント数はメモリ
容量によって決められている。したがって、位相ステッ
プ幅を大きくとることで、決められたメモリ容量で、入
力信号の伝送レートに対応させたアイマージン測定を行
うものである。

【００７２】次に再生制御回路２０を構成する、レベル
判定制御手段２２、クロック位相設定手段２３、判定情
報保持手段２４、最適点設定手段２５それぞれについて
説明する。

【００７３】図１３はレベル判定制御手段２２の構成を
示す図である。レベル判定制御手段２２は、２つのフリ
ップフロップ（以下、ＦＦ３、ＦＦ４）と、排他論理和
素子（以下、ＥＯＲ２）と、遅延手段Ｄ１ａ、Ｄ１ｂか
ら構成される。

【００７４】ＦＦ３、ＦＦ４の入力データ端子には、Ｖ
ｒｅｆ設定手段２１から送信された測定データが入力
し、ＦＦ３のクロック端子には、クロック位相設定手段
２３から送信されたクロックＣＫ３が入力する。また、
ＦＦ４のクロック端子には、遅延手段Ｄ１ａでΔＴ遅延
されたクロックＣＫ３ｄが入力する。したがって、クロ
ックＣＫ３の位相がｔ１であれば、クロックＣＫ３ｄの
位相はΔＴ遅延した位相ｔ２である。

【００７５】さらに、ＦＦ３の出力を、遅延手段Ｄ１ｂ
で遅延手段Ｄ１ａと同じ遅延値であるΔＴ分遅延させて
（ひげの発生防止）、ＦＦ４の出力と位相を合わせる。
そして、ＥＯＲ２でこの２つのデータの排他論理和をと
って、位相ｔ１と位相ｔ２それぞれのデータのレベル比
較を行い、不一致なら“Ｌ”、一致ならば“Ｈ”を判定
情報として出力する。

【００７６】このような構成により、各Ｖｒｅｆの測定
データに対して、クロック位相設定手段２３から位相が
設定されたクロックＣＫ３にもとづいて、モニタポイン
トのレベル判定制御を行うことができる。なお、最適点
が設定されたときに識別されたデータは、ＦＦ４の出力
を用いている。

【００７７】次にクロック位相設定手段２３について説
明する。図１４はクロック位相設定手段２３の構成を示
す図である。クロック位相設定手段２３は、ｎビットの
カウンタ２３ａ、デコーダ２３ｂ、２３ｃ、セレクタ２
３ｄから構成される。なお、外部入力であるカウンタ値
制御、ディジタル位相ステップ制御及びセレクト信号
は、最適点設定手段２５から設定される。

【００７８】カウンタ２３ａは、ＶＣＯクロックＣＫ１
にてカウント動作を行うカウンタである。ここで例え
ば、入力信号の最高伝送レートが２．４８８Ｇｂ／ｓな
らば、カウンタ２３ａへの入力クロックは、２．４８８
Ｇｂ／ｓのＶＣＯクロックＣＫ１が入力される。

【００７９】また、カウンタ２３ａのビット数ｎは、Ｖ
ＣＯクロックＣＫ１の何分の１倍までの入力信号の伝送
レートを動作可能とするかによって決定する。例えば、
ＶＣＯクロックＣＫ１＝２．４８８Ｇｂ／ｓで、入力信
号が１９Ｍｂ／ｓまでを対象にする場合、ＶＣＯクロッ
クＣＫ１を１／１２８分周する必要があるので、ｎ＝７
となる。

【００８０】デコーダ２３ｂは、カウンタ値制御にもと
づいて、カウンタアドレスからデコード値を生成し、カ
ウンタ２３ａのＬｏａｄ端子へフィードバックして、カ
ウンタ２３ａの最大カウント値（分周比）を変える。

【００８１】デコーダ２３ｃは、デコーダ２３ｂにより
分周比が設定されたカウンタアドレスを受信してデコー
ドし、ディジタル位相ステップ制御にもとづくデコード
値を選択して、これを分周クロックＣＫｂとして出力す
る。

【００８２】セレクタ２３ｄは、セレクト信号にもとづ
いて、スルークロック（入力信号の最高伝送レートと同
じ値のときのＶＣＯクロックＣＫ１）ＣＫａ、または分
周クロックＣＫｂのいずれかを選択して、選択したクロ
ックをクロックＣＫ３として、レベル判定制御手段２２
へ送信する。

【００８３】ここで、ＶＣＯクロックＣＫ１が２．４８
８Ｇｂ／ｓであり、入力信号の伝送レートも２．４８８
Ｇｂ／ｓの場合（入力信号とＶＣＯクロックＣＫ１が同
レートの場合）、スルークロックＣＫａが選択される。
スルークロックＣＫａは、最適点設定手段２５からのオ
フセット調整制御のみによって、位相がステップ毎に変
化していくクロックである。

【００８４】また、入力信号の伝送レートが２．４８８
Ｇｂ／ｓ以下の場合には、分周クロックＣＫｂが選択さ
れる。分周クロックＣＫｂは、最適点設定手段２５から
のディジタル位相ステップ制御及びオフセット調整制御
の組み合わせによって、位相がステップ毎に変化してい
くクロックである。

【００８５】図１５〜図１８はクロック位相設定のタイ
ミングチャートを示す図である。図１５は、入力信号と
ＶＣＯクロックＣＫ１が２．４８８Ｇｂ／ｓの同レート
の場合である。

【００８６】同レート時の位相スイープは、最適点設定
手段２５がオフセット調整制御をクロックタイミング抽
出回路１０の平均化手段１２に与えて、ＶＣＯ１３への
入力電圧のオフセットを段階的に変えることで実行す
る。図では、分周クロックＣＫｂの位相を、１周期３２
ステップ変化させた場合の例を示している。

【００８７】したがって、位相Ａｓａｍｐ１〜Ａｓａｍ
ｐ３２それぞれの位相差（＝ΔＴ）は、入力信号の１周
期（４００ｐｓ）を３２分割した１２．５ｐｓになる。
なお、この場合の横方向のモニタポイントの数は、ｔ１
〜ｔ３２となるので３２個あることになる。

【００８８】最適点設定手段２５は、例えば、位相Ａｓ
ａｍｐ１におけるモニタポイントでのレベル判定を終了
したと認識した場合には、次に位相Ａｓａｍｐ２の波形
を生成するためのオフセット調整制御を行う。そして、
クロック位相設定手段２３では、生成された位相Ａｓａ
ｍｐ２のスルークロックＣＫａを、セレクト信号により
選択して、レベル判定制御手段２２へ送信する。以下、
同様にして、クロックの位相スイープが行われる。

【００８９】図１６は、ＶＣＯクロックＣＫ１が２．４
８８Ｇｂ／ｓであり、入力信号が１．２４４Ｇｂ／ｓの
場合である（入力信号が１／２レート）。この時の分周
比は１／２であるから、カウンタ値制御によって、デコ
ーダ２３ｂのデコード値を制御し、カウンタ２３ａを２
進カウンタに設定する。そして、デコーダ２３ｃは、カ
ウンタ２３ａで１／２分周された分周カウンタ値をデコ
ードして、分周クロックＣＫｂを生成する。

【００９０】すなわち、カウンタ値“０”のときのデコ
ード値である位相Ｄｓａｍｐ１のクロック信号と、カウ
ンタ値“１”のときのデコード値である位相Ｄｓａｍｐ
２のクロック信号とを生成する。このデコード値の切り
替えは、ディジタル位相ステップ制御により行う。

【００９１】図の場合、位相スイープのデータ周期前半
タイミング（１〜１６位相）に対しては、デコーダ２３
ｃによりカウンタ値“０”をデコードした位相Ｄｓａｍ
ｐ１のクロック信号が用いられる。そして、このクロッ
ク信号に、図１５で説明したようなオフセット調整制御
を施して、Ａｓａｍｐ１〜Ａｓａｍｐ３２の奇数ステッ
プの位相をつくる。そして、これらのクロック信号を分
周クロックＣＫｂとし、この分周クロックＣＫｂを、セ
レクト信号により選択して、レベル判定制御手段２２へ
送信する。

【００９２】また、位相スイープのデータ周期後半タイ
ミング（１〜１６位相）に対しては、デコーダ２３ｃに
よりカウンタ値“１”をデコードした位相Ｄｓａｍｐ２
のクロック信号を用いる。そして、同様にして、このク
ロック信号に、図１５で説明したようなオフセット調整
制御を施して、Ａｓａｍｐ１〜Ａｓａｍｐ３２の奇数ス
テップの位相をつくる。そして、これらのクロック信号
を分周クロックＣＫｂとし、この分周クロックＣＫｂ
を、セレクト信号により選択して、レベル判定制御手段
２２へ送信する。

【００９３】このように、入力信号がＶＣＯクロックＣ
Ｋ１よりも低レートの場合には、ディジタル位相ステッ
プ制御とオフセット調整制御を組み合わせて、クロック
の位相スイープ制御を行う。

【００９４】一方、図１７、１８は、ＶＣＯクロックＣ
Ｋ１が２．４８８Ｇｂ／ｓであり、入力信号が６２２Ｍ
ｂ／ｓの場合を示している（入力信号が１／４レー
ト）。この時の分周比は１／４であるから、カウンタ値
制御によって、デコーダ２３ｂのデコード値を制御し、
カウンタ２３ａを４進カウンタに設定する。そして、デ
コーダ２３ｃは、カウンタ２３ａで１／４分周された分
周カウンタ値をデコードして、分周クロックＣＫｂを生
成する。

【００９５】すなわち、カウンタ値“０”のときのデコ
ード値である位相Ｄｓａｍｐ１のクロック信号、カウン
タ値“１”のときのデコード値である位相Ｄｓａｍｐ２
のクロック信号、カウンタ値“２”のときのデコード値
である位相Ｄｓａｍｐ３のクロック信号、カウンタ値
“３”のときのデコード値である位相Ｄｓａｍｐ４のク
ロック信号を生成する。このデコード値の切り替えは、
ディジタル位相ステップ制御により行う。

【００９６】図の場合、位相スイープのデータ周期１／
４タイミング（１〜８位相）に対しては、デコーダ２３
ｃによりカウンタ値“０”をデコードした位相Ｄｓａｍ
ｐ１のクロック信号が用いられる。そして、このクロッ
ク信号に、図１５で説明したようなオフセット調整制御
を施して、Ａｓａｍｐ１〜Ａｓａｍｐ３２のうち４間隔
ステップの位相をつくる（Ａｓａｍｐ１、５、９、１
３、…、２９）。そして、これらのクロック信号を分周
クロックＣＫｂとし、この分周クロックＣＫｂを、セレ
クト信号により選択して、レベル判定制御手段２２へ送
信する。

【００９７】また、次の位相スイープのデータ周期１／
４タイミング（１〜８位相）に対しては、デコーダ２３
ｃによりカウンタ値“１”をデコードした位相Ｄｓａｍ
ｐ２のクロック信号を用いる。そして、このクロック信
号に、図１５で説明したようなオフセット調整制御を施
して、Ａｓａｍｐ１〜Ａｓａｍｐ３２のうち４間隔ステ
ップの位相をつくる（Ａｓａｍｐ１、５、９、１３、
…、２９）。そして、これらのクロック信号を分周クロ
ックＣＫｂとし、この分周クロックＣＫｂを、セレクト
信号により選択して、レベル判定制御手段２２へ送信す
る。

【００９８】以下、同様にして、残りの位相タイミング
には、カウンタ値“２”をデコードした位相Ｄｓａｍｐ
３、カウンタ値“３”をデコードした位相Ｄｓａｍｐ４
それぞれにオフセット調整制御を施して分周クロックＣ
Ｋｂを生成する。

【００９９】このように、図１６〜図１８のような入力
信号がＶＣＯクロックＣＫ１よりも低レートの場合に
は、このレートに対応してディジタル位相ステップ制御
とオフセット調整制御を組み合わせて、１周期内を常に
３２ステップの位相でサンプリングすることで、クロッ
クの位相スイープ制御を行う。この制御により、モニタ
ポイントのレベル判定情報を格納するメモリ容量を、一
定にすることが可能になる。また、図１５のように、レ
ート変更を伴わない場合には、分周制御フローを省略し
て、時間の短縮化を図っている。

【０１００】次に判定情報保持手段２４について説明す
る。図１９は判定情報保持手段２４の構成を示す図であ
る。判定情報保持手段２４は、コンデンサＣ、抵抗Ｒ、
スイッチＳＷから構成されるピークホールド回路であ
る。

【０１０１】素子の接続関係は、コンデンサＣの一方の
端子は、０Ｖに接続し、他方の端子には、判定情報が入
力される入力端子及び判定情報を出力する出力端子が接
続し、かつ抵抗ＲとスイッチＳＷの一方の端子が接続す
る。抵抗Ｒの他方の端子は、ＶＥＥに接続し、スイッチ
ＳＷの他方の端子は、０Ｖに接続する。スイッチＳＷの
ＯＮ／ＯＦＦ制御は、最適点設定手段２５から設定され
る。

【０１０２】ここで、判定情報が１回でも“Ｌ”（エラ
ーあり）となった場合には、コンデンサＣによってＶＥ
Ｅ電圧が保持される。ここで保持された判定情報は、最
適点設定手段２５で読み込まれる。なお、最適点設定手
段２５から強制的にスイッチＳＷをＯＮ（０Ｖに短絡）
することによるリセット（コンデンサＣの電荷放電）が
実行されるまで、ＶＥＥ電圧は保持される。

【０１０３】リセットタイミングは、上述したモニタポ
イントの移行周期を基本にして行う。すなわち、入力信
号が２．４８８Ｇｂ／ｓで、目標エラーレートが１０Ｅ
−８ならば、リセットタイミングの周期は０．０４秒で
あり、１０Ｅ−９ならば０．４秒、１０Ｅ−１０である
ならば４．０秒になる。

【０１０４】ここで、目標エラーレート１０Ｅ−８の時
の、リセットタイミングの周期（１つのモニタポイント
の監視周期である）０．０４秒を考える。このリセット
タイミングの周期内に１回でもエラーが発生した場合に
は、最適点設定手段２５は、判定情報保持手段２４から
エラーありの情報を即時に読み込んで、そのモニタポイ
ントにおけるメモリアドレスにエラーありを書き込み、
０．０４秒を経過していなくても、次のモニタポイント
へ移行し、リセットを判定情報保持手段２４にかける。

【０１０５】また、この０．０４秒以内にエラーがなけ
れば、該当メモリアドレスにエラーなしを書き込み、次
のモニタポイントへ移行し、またそのポイントで０．０
４秒の監視を行なう。

【０１０６】このように、目標エラーレートよりも高い
レートでエラーが発生した場合には、即時に、次ステッ
プ位相への移行及び判定情報保持手段２４へのリセット
を行う。これにより、アイマージン測定の短時間化を図
ることが可能になる。

【０１０７】次に最適点設定制御について説明する。図
２０はモニタポイントとメモリとの対応関係を示す図で
ある。アイパターンの測定領域内に、縦７（Ｖｒｅｆが
７つ）、横９（クロック位相が９つ）の７×９＝６３個
のモニタポイントがある場合には、各モニタポイントの
判定情報は、ＶｒｅｆがアドレスＡｄに対応し、クロッ
ク位相がデータＤに対応したメモリ領域に格納される。

【０１０８】例えば、モニタポイントＰ_(1,4)の判定情
報は、アドレスＡｄ００、データＤ３のメモリ領域に格
納され、モニタポイントＰ_(2,6)の判定情報は、アドレ
スＡｄ０１、データＤ５のメモリ領域に格納される。

【０１０９】図２１は最適点設定制御を示す図である。
最適点設定手段２５は、各モニタポイントの判定情報
を、図２０に示したようなメモリに格納し、各Ｖｒｅｆ
のエラーなし情報の数と、各クロック位相のエラーなし
情報の数とから、最適点となるモニタポイントを検出す
る。

【０１１０】図では、メモリ容量が１０×１０に対し、
それに合わせてＶｒｅｆステップ＝１０、クロック位相
ステップ＝１０として、判定情報を書き込んだ例であ
る。最適点設定手段２５は、まず、アドレスＡｄ００〜
Ａｄ０９毎に、それぞれデータＤ０〜Ｄ９に対する○印
（エラーなし）を数える。この場合、アドレスＡｄ０４
が８個あるため、ここを最適Ｖｒｅｆと判断する。

【０１１１】次に、データＤ０〜Ｄ９毎にそれぞれアド
レスＡｄ００〜Ａｄ０９に対する○印を数える。この場
合、データＤ５が８個あり、ここを最適クロック位相と
判断する。すると、図の黒四角枠の位置が最適点とな
る。

【０１１２】したがって、アイマージン測定の結果、ア
ドレスＡｄ０４の時のＶｒｅｆの電圧が最適なしきい値
電圧であり、データＤ５の時のクロック位相が最適なク
ロック位相であると認識する。そして、このときのＶｒ
ｅｆをＶｒｅｆ設定手段２１に設定し、このときのクロ
ック位相をクロック位相設定手段２３に設定すること
で、入力信号の最適再生制御を実行することが可能にな
る。

【０１１３】また、最適点設定手段２５は、最適点とな
ったモニタポイントのＶｒｅｆ及びクロック位相を記憶
し、再起動時には記憶した最適点のＶｒｅｆ及びクロッ
ク位相で再生制御を行う。

【０１１４】次にアイマージン測定に関する最適点設定
手段２５の全体制御についてフローチャートを用いて説
明する。図２２、図２３はアイマージン測定のフローチ
ャートを示す図である。〔Ｓ１〕目標エラーレートを設定する（リセットタイミ
ング周期を設定する）。〔Ｓ２〕メモリ領域（Ａｄ００，Ｄ０）を設定する。〔Ｓ３〕Ｖｒｅｆ１（入力信号の“Ｈ”電位）を設定す
る。〔Ｓ４〕クロック位相ｔ１を設定する。〔Ｓ５〕判定情報保持手段２４にリセットをかける。〔Ｓ６〕モニタポイントの判定情報がエラーか否かを判
断する。エラーなしならばステップＳ７へ、エラーあり
ならばステップＳ８へ行く。〔Ｓ７〕エラーなしをメモリに書き込む。ステップＳ９
へ行く。〔Ｓ８〕エラーありをメモリに書き込む。〔Ｓ９〕次のモニタポイントへのステップ変更を行う。
次ステップのクロック位相を設定する（位相ｔ＋ΔＴ）〔Ｓ１０〕位相ｔが上限の位相ｔＮを超えたか否かを判
断する。超えたならばステップＳ１２へ、そうでなけれ
ばステップＳ１１へ行く。〔Ｓ１１〕メモリ領域を変更する（Ａｄ＝変更なし、Ｄ
＝＋１）。ステップＳ５へ戻る。〔Ｓ１２〕次ステップのＶｒｅｆを設定する（Ｖｒｅｆ
＋ΔＶ）。〔Ｓ１３〕メモリ領域を変更する（Ａｄ＝＋１、Ｄ＝
０）。〔Ｓ１４〕Ｖｒｅｆが上限のＶｒｅｆＮを超えたか否か
を判断する。超えたならばメモリ容量のモニタポイント
のアイマージン測定は終了である。超えてなければステ
ップＳ４へ戻る。

【０１１５】次に本発明の伝送装置１を適用した光受信
機について説明する。図２４は光受信機の構成を示す図
である。光受信機１００は、光／電気変換部１０１、フ
ィルタリング部１０２、クロックタイミング抽出部１０
３（本発明のクロックタイミング抽出回路１０に該
当）、再生制御部１０４（本発明の再生制御回路２０に
該当）から構成される。

【０１１６】光／電気変換部１０１は、受信した光信号
に光／電気変換を施す。フィルタリング部１０２は、波
形等化制御として、波形整形及び雑音の帯域制限を施
す。そして、フィルタリング部１０２から出力される信
号を入力信号として、クロックタイミング抽出部１０３
及び再生制御部１０４で処理することで、０／１が判定
された識別データと、識別データに同期した識別クロッ
クが出力される。

【０１１７】光受信機１００の具体例としては、例え
ば、ＴＤＭ装置（時分割装置）から送信された、異なる
波長λ１〜λｎの光信号を受信し、ＷＤＭ（Wavelength
Division Multiplex）伝送のために各光信号を狭帯域
の光信号に変換して出力するトランスポンダなどが該当
する。

【０１１８】以上説明したように、本発明によれば、入
力信号の伝送レートに応じて同期クロックを自動的に抽
出し、また波形劣化のある入力信号に対して、任意のエ
ラーレートに対する最適な識別点（電圧、位相）を自動
的に設定する構成とした。これにより、伝送レート毎の
専用品開発が不要となり、また従来のような人手による
面倒な試験及び測定を行う必要がなくなるので、利便性
が向上し、かつ信頼性及び品質の向上を図ることが可能
になる。

【０１１９】さらに、本発明の伝送装置１を光受信機に
適用した場合には、顧客が光の伝送速度を意識せずに使
用できるので、伝送速度の仕様変更が容易となり、かつ
光ファイバの長距離伝送における波形の分散劣化が発生
しても、識別の最適化が自動で行えるので、高性能な信
号受信制御が可能になる。なお、本発明の伝送装置１
は、光受信機に限らず、あらゆる信号受信装置に適用可
能である。

【０１２０】（付記１）信号の再生制御を行う伝送装
置において、入力信号の伝送レートにもとづいて、分周
比を可変的に設定して、前記入力信号と発振出力との位
相差が一定になるように位相同期制御を行い、前記伝送
レートに応じたクロックタイミングを抽出するクロック
タイミング抽出回路と、前記入力信号に対し、電圧しき
い値レベルと、抽出したクロックの位相とを順次スイー
プさせ、隣り合うモニタポイントのレベルが一致するか
否かの判定を行って、アイパターンの有効領域内での最
もエラー発生の低い識別点を自動測定し、前記識別点を
最適点として再生制御を行う再生制御回路と、を有する
ことを特徴とする伝送装置。

【０１２１】（付記２）前記クロックタイミング抽出
回路は、入力信号と分周クロックとの周波数の位相を比
較して、位相差を検出する位相比較手段と、前記位相差
を平均化して制御電圧を生成する平均化手段と、前記制
御電圧にもとづいて、同期クロックを発振する電圧制御
発振手段と、分周比にもとづいて、前記同期クロックを
分周して前記分周クロックを生成する分周手段と、前記
制御電圧が設定範囲内にあるか否かを判断して、位相同
期ループがロック状態であるか否かを認識し、認識結果
により前記分周比を可変的に設定する位相同期ループ制
御手段と、から構成されることを特徴とする付記１記載
の伝送装置。

【０１２２】（付記３）前記位相比較手段は、前記入
力信号に対し、前記分周クロックの立ち上がりエッジで
のレベルと、立ち下りエッジでのレベルとの排他的論理
和をとって、前記位相差をデュ−ティとして検出するこ
とを特徴とする付記２記載の伝送装置。

【０１２３】（付記４）前記位相同期ループ制御手段
は、電源が断した場合には、断前の分周比を前記分周手
段に設定し、前記入力信号が断した場合には、断前の制
御電圧を前記平均化手段に設定することを特徴とする付
記２記載の伝送装置。

【０１２４】（付記５）前記再生制御回路は、前記入
力信号を前記電圧しきい値レベルを基準に信号判定し、
前記入力信号から測定データを生成する電圧しきい値レ
ベル設定手段と、前記クロックの位相を設定するクロッ
ク位相設定手段と、前記測定データの隣り合う前記モニ
タポイントにおけるレベルが一致するか否かを判定して
判定情報を生成するレベル判定制御手段と、前記判定情
報を保持する判定情報保持手段と、前記電圧しきい値レ
ベルと、前記クロックの位相とを順次スイープさせて取
得した前記判定情報から、前記アイパターンの有効領域
内での最もエラー発生の低い識別点を認識し、前記識別
点を前記最適点として設定して再生制御を行う最適点設
定手段と、から構成されることを特徴とする付記１記載
の伝送装置。

【０１２５】（付記６）前記レベル判定制御手段は、
前記測定データに対して、現クロックをトリガとした出
力と、前記現クロックを一定時間遅延させた遅延クロッ
クをトリガとした出力と、の位相を合わせた後に、排他
的論理和をとって前記モニタポイントのレベル判定を行
い、前記判定情報を生成することを特徴とする付記５記
載の伝送装置。

【０１２６】（付記７）前記最適点設定手段は、前記
入力信号の最高伝送レートと前記同期クロックのレート
が同一の場合は、前記クロックタイミング抽出回路にオ
フセット調整制御を施してスルークロックを生成させ、
前記クロック位相設定手段が前記スルークロックを選択
することで、クロック位相のスイープを行うことを特徴
とする付記５記載の伝送装置。

【０１２７】（付記８）前記最適点設定手段は、前記
入力信号の伝送レートが前記同期クロックのレートより
も小さい場合は、前記クロック位相設定手段にカウント
値制御及びディジタル位相ステップ制御を施して、分周
比を変えたクロック信号を生成させ、かつ前記クロック
タイミング抽出回路にオフセット調整制御を施して、前
記クロック信号にもとづいて分周信号を生成させ、前記
クロック位相設定手段が前記分周クロックを選択するこ
とで、クロック位相のスイープを行うことを特徴とする
付記５記載の伝送装置。

【０１２８】（付記９）前記最適点設定手段は、前記
入力信号の伝送レートに対応するエラーレートにもとづ
いてリセット周期を設定し、前記リセット周期にもとづ
いて、前記判定情報保持手段で保持されている前記判定
情報のリセットを行うことを特徴とする付記５記載の伝
送装置。

【０１２９】（付記１０）前記最適点設定手段は、前
記判定情報にエラーありを認識した場合は、前記リセッ
ト周期を待たずに、次モニタポイントへ移行する制御を
行うことを特徴とする付記９記載の伝送装置。

【０１３０】（付記１１）前記最適点設定手段は、前
記モニタポイントの判定情報を格納するべきメモリを有
し、電圧しきい値レベル及びクロック位相に対して、最
もエラーのないメモリ領域に対応するモニタポイントを
前記最適点として設定することを特徴とする付記５記載
の伝送装置。

【０１３１】（付記１２）前記最適点設定手段は、最
適点となったモニタポイントの電圧しきい値レベル及び
クロック位相を記憶し、再起動時には記憶した前記最適
点での前記電圧しきい値レベル及び前記クロック位相で
再生制御を行うことを特徴とする付記１１記載の伝送装
置。

【０１３２】（付記１３）入力信号からクロックタイ
ミングを抽出するクロックタイミング抽出回路におい
て、前記入力信号と分周クロックとの周波数の位相を比
較して、位相差を検出する位相比較手段と、前記位相差
を平均化して制御電圧を生成する平均化手段と、前記制
御電圧にもとづいて、同期クロックを発振する電圧制御
発振手段と、分周比にもとづいて、前記同期クロックを
分周して前記分周クロックを生成する分周手段と、前記
制御電圧が設定範囲内にあるか否かを判断して、位相同
期ループがロック状態であるか否かを認識し、認識結果
により前記分周比を可変的に設定する位相同期ループ制
御手段と、を有することを特徴とするクロックタイミン
グ抽出回路。

【０１３３】（付記１４）入力信号の再生制御を行う
再生制御回路において、前記入力信号を電圧しきい値レ
ベルを基準に信号判定し、前記入力信号から測定データ
を生成する電圧しきい値レベル設定手段と、識別判定す
るためのクロックの位相を設定するクロック位相設定手
段と、前記測定データの隣り合うモニタポイントにおけ
るレベルが一致するか否かを判定して判定情報を生成す
るレベル判定制御手段と、前記判定情報を保持する判定
情報保持手段と、前記電圧しきい値レベルと、前記クロ
ックの位相とを順次スイープさせて取得した前記判定情
報から、アイパターンの有効領域内での最もエラー発生
の低い識別点を認識し、前記識別点を前記最適点として
設定して再生制御を行う最適点設定手段と、を有するこ
とを特徴とする再生制御回路。

【０１３４】（付記１５）光信号を受信して再生制御
を行う光受信機において、前記光信号を光／電気変換し
て電気信号を生成する光／電気変換部と、前記電気信号
の波形等化制御を行うフィルタリング部と、入力信号の
伝送レートにもとづいて、分周比を可変的に設定して、
前記入力信号と発振出力との位相差が一定になるように
位相同期制御を行い、前記伝送レートに応じたクロック
タイミングを抽出するクロックタイミング抽出部と、前
記入力信号に対し、電圧しきい値レベルと、抽出したク
ロックの位相とを順次スイープさせ、隣り合うモニタポ
イントのレベルが一致するか否かの判定を行って、アイ
パターンの有効領域内での最もエラー発生の低い識別点
を自動測定し、前記識別点を最適点として再生制御を行
う再生制御部と、を有することを特徴とする光受信機。

【０１３５】

【発明の効果】以上説明したように、本発明の伝送装置
は、クロックタイミング抽出回路で、分周比を可変的に
設定して、入力信号の伝送レートに応じたクロックタイ
ミングを抽出し、再生制御回路で、入力信号に対して、
電圧しきい値レベルと、抽出したクロックの位相とを順
次スイープさせて、アイパターンの有効領域内での最も
エラー発生の低い識別点を自動測定し、その識別点を最
適点として用いて、信号の再生制御を行う構成とした。
これにより、伝送レートに応じて、クロックを抽出でき
るので、装置に汎用性を持たすことができ、かつ最適点
を自動的に高精度に設定できるので、信号の再生制御の
信頼性及び品質の向上を図ることが可能になる。

【図面の簡単な説明】

【図１】本発明の伝送装置の原理図である。

【図２】クロックタイミング抽出回路の構成を示す図で
ある。

【図３】位相比較手段の動作を示すタイミングチャート
である。

【図４】位相比較手段の動作を示すタイミングチャート
である。

【図５】位相比較手段の動作を示すタイミングチャート
である。

【図６】再生制御回路の構成を示す図である。

【図７】アイパターンを説明するための模式図である。
（Ａ）は理想のアイパターン波形、（Ｂ）は実際のアイ
パターン波形である。

【図８】Ｖｒｅｆ設定手段の動作を示す図である。

【図９】本発明のアイマージン測定の概要を示す図であ
る。

【図１０】アイパターンを示す図である。

【図１１】レベル判定結果を示したアイパターンを示す
図である。

【図１２】入力信号が低速時のアイマージン測定を示す
図である。

【図１３】レベル判定制御手段の構成を示す図である。

【図１４】クロック位相設定手段の構成を示す図であ
る。

【図１５】クロック位相設定のタイミングチャートを示
す図である。

【図１６】クロック位相設定のタイミングチャートを示
す図である。

【図１７】クロック位相設定のタイミングチャートを示
す図である。

【図１８】クロック位相設定のタイミングチャートを示
す図である。

【図１９】判定情報保持手段の構成を示す図である。

【図２０】モニタポイントとメモリとの対応関係を示す
図である。

【図２１】最適点設定制御を示す図である。

【図２２】アイマージン測定のフローチャートを示す図
である。

【図２３】アイマージン測定のフローチャートを示す図
である。

【図２４】光受信機の構成を示す図である。

【符号の説明】

１伝送装置１０クロックタイミング抽出回路２０再生制御回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者伊藤淳神奈川県横浜市港北区新横浜２丁目３番９号富士通ディジタル・テクノロジ株式会社内Ｆターム(参考） 5J106 AA04 BB02 CC01 CC21 CC38 CC41 CC53 GG09 KK32 5K047 AA05 AA11 BB02 GG11 GG24 MM11 MM28 MM46 MM53 MM55

Claims

【特許請求の範囲】

【請求項１】信号の再生制御を行う伝送装置におい
て、入力信号の伝送レートにもとづいて、分周比を可変的に
設定して、前記入力信号と発振出力との位相差が一定に
なるように位相同期制御を行い、前記伝送レートに応じ
たクロックタイミングを抽出するクロックタイミング抽
出回路と、前記入力信号に対し、電圧しきい値レベルと、抽出した
クロックの位相とを順次スイープさせ、隣り合うモニタ
ポイントのレベルが一致するか否かの判定を行って、ア
イパターンの有効領域内での最もエラー発生の低い識別
点を自動測定し、前記識別点を最適点として再生制御を
行う再生制御回路と、を有することを特徴とする伝送装置。
【請求項２】前記クロックタイミング抽出回路は、入
力信号と分周クロックとの周波数の位相を比較して、位
相差を検出する位相比較手段と、前記位相差を平均化し
て制御電圧を生成する平均化手段と、前記制御電圧にも
とづいて、同期クロックを発振する電圧制御発振手段
と、分周比にもとづいて、前記同期クロックを分周して
前記分周クロックを生成する分周手段と、前記制御電圧
が設定範囲内にあるか否かを判断して、位相同期ループ
がロック状態であるか否かを認識し、認識結果により前
記分周比を可変的に設定する位相同期ループ制御手段
と、から構成されることを特徴とする請求項１記載の伝
送装置。
【請求項３】前記位相同期ループ制御手段は、電源が
断した場合には、断前の分周比を前記分周手段に設定
し、前記入力信号が断した場合には、断前の制御電圧を
前記平均化手段に設定することを特徴とする請求項２記
載の伝送装置。
【請求項４】前記再生制御回路は、前記入力信号を前
記電圧しきい値レベルを基準に信号判定し、前記入力信
号から測定データを生成する電圧しきい値レベル設定手
段と、前記クロックの位相を設定するクロック位相設定
手段と、前記測定データの隣り合う前記モニタポイント
におけるレベルが一致するか否かを判定して判定情報を
生成するレベル判定制御手段と、前記判定情報を保持す
る判定情報保持手段と、前記電圧しきい値レベルと、前
記クロックの位相とを順次スイープさせて取得した前記
判定情報から、前記アイパターンの有効領域内での最も
エラー発生の低い識別点を認識し、前記識別点を前記最
適点として設定して再生制御を行う最適点設定手段と、
から構成されることを特徴とする請求項１記載の伝送装
置。
【請求項５】前記最適点設定手段は、前記入力信号の
伝送レートに対応するエラーレートにもとづいてリセッ
ト周期を設定し、前記リセット周期にもとづいて、前記
判定情報保持手段で保持されている前記判定情報のリセ
ットを行うことを特徴とする請求項４記載の伝送装置。