KR101079758B1 - 디지털 위상동기루프 장치 - Google Patents

디지털 위상동기루프 장치 Download PDF

Info

Publication number
KR101079758B1
KR101079758B1 KR1020040046987A KR20040046987A KR101079758B1 KR 101079758 B1 KR101079758 B1 KR 101079758B1 KR 1020040046987 A KR1020040046987 A KR 1020040046987A KR 20040046987 A KR20040046987 A KR 20040046987A KR 101079758 B1 KR101079758 B1 KR 101079758B1
Authority
KR
South Korea
Prior art keywords
length data
signal
clock
pulse length
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020040046987A
Other languages
English (en)
Other versions
KR20050001365A (ko
Inventor
나카무라시노부
쿠도마모루
오오시마사토루
야마네준
시미즈히로후미
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20050001365A publication Critical patent/KR20050001365A/ko
Application granted granted Critical
Publication of KR101079758B1 publication Critical patent/KR101079758B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10203—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter baseline correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10212—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter compensation for data shift, e.g. pulse-crowding effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10305—Improvement or modification of read or write signals signal quality assessment
    • G11B20/10324—Improvement or modification of read or write signals signal quality assessment asymmetry of the recorded or reproduced waveform
    • G11B20/10333—Improvement or modification of read or write signals signal quality assessment asymmetry of the recorded or reproduced waveform wherein the asymmetry is linked to domain bloom
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10305—Improvement or modification of read or write signals signal quality assessment
    • G11B20/10398—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors
    • G11B20/10425—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors by counting out-of-lock events of a PLL
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S388/00—Electricity: motor control systems
    • Y10S388/907—Specific control circuit element or device
    • Y10S388/911—Phase locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

위상동기루프장치는, 2치화된 재생신호와 런길이 데이터의 주파수에 의거하여 기준클록을 생성하고 그 기준클록을 사용하여 N상 클록을 생성하는 클록 생성기와, 그 N상 클록을 사용하여 상기 2치화된 재생신호의 펄스길이를 측정하여 펄스 길이 데이터를 출력하는 펄스길이 측정장치와, 가상 채널 클록에 의거하여 펄스 길이 데이터를 카운트하여 런길이 데이터를 추출하는 런길이 데이터 추출장치를 구비한다. N상 클록(예를 들면, 16상 클록)을 사용하여, 펄스 길이 데이터를 생성한다. 그리고, 펄스 길이 데이터를 가상 채널 클록에 의해 카운트하여 런길이 데이터를 추출한다. 그래서, 고주파 클록의 생성이 불필요해져, 동작 주파수를 충분히 낮게 유지한다.
Figure R1020040046987
디지털 PLL장치, 클록생성기, 펄스길이 측정, 런길이 데이터 추출, 가상채널클록

Description

디지털 위상동기루프 장치{DIGITAL PLL DEVICE}
도 1은 본 발명의 실시예의 디지털 PLL 시스템의 블록도,
도 2는 실시예의 펄스길이 계측회로의 블록도,
도 3은 실시예의 런길이 데이터 생성처리의 설명도,
도 4는 실시예의 16상 클록의 파형도,
도 5는 실시예의 16상 레지스터회로의 블록도,
도 6은 실시예의 노이즈가 존재할 경우의 엣지검출의 설명도,
도 7은 실시예의 2단자 VCO의 특성의 설명도,
도 8은 실시예의 펄스길이계측의 설명도,
도 9는 실시예의 펄스길이계측의 설명도,
도 10은 실시예의 16상 클록의 위상차의 설명도,
도 11은 실시예의 16상 클록의 위상차의 설명도,
도 12는 실시예의 RF 신호와 VCO 주파수의 주파수 편차의 설명도,
도 13은 실시예의 RF 신호와 VCO 주파수의 주파수가 어긋났을 때의 펄스길이 데이터의 설명도,
도 14는 펄스길이에 대한 주파수 편차의 영향의 설명도,
도 15는 결함에 의한 비대칭 편차의 설명도,
도 16은 비대칭 편차에 의한 RF 신호의 2치화에의 영향의 설명도,
도 17은 실시예의 비대칭 편차 검출 알고리즘의 설명도,
도 18은 시간경과에 따른 비대칭 편차의 변화의 설명도,
도 19는 RF 신호와 종래의 채널클록의 설명도,
도 20은 종래의 디지털 PLL에서의 채널클록생성의 설명도,
도 21은 실시예의 가상채널클록의 설명도,
도 22는 실시예의 가상채널클록의 상승 위치의 설명도,
도 23은 실시예의 펄스길이 데이터와 가상채널클록의 위상관계의 설명도,
도 24는 실시예의 펄스길이 데이터와 가상채널클록의 위상관계의 설명도,
도 25는 실시예의 펄스길이 데이터와 가상채널클록의 위상이 이상적인 상태의 설명도,
도 26은 실시예의 RF 신호, 런길이 데이터 및 위상에러의 설명도,
도 27은 실시예의 RLL 회로의 처리구성의 블록도,
도 28은 런길이 데이터의 단일 에러의 예의 설명도,
도 29는 런길이 데이터의 2연속 에러의 예의 설명도,
도 30은 런길이 데이터의 3연속 에러의 예의 설명도,
도 31은 런길이 데이터의 4연속 이상의 에러의 예의 설명도,
도 32는 런길이 데이터의 12T 에러의 예의 설명도,
도 33은 런길이 데이터의 동기에러의 예의 설명도,
도 34는 실시예의 0T 단일 에러의 보정의 설명도,
도 35는 실시예의 0T 단일 에러의 보정예의 설명도,
도 36은 실시예의 0T 단일 에러의 보정예의 설명도,
도 37은 실시예의 0T 단일 에러의 보정예의 설명도,
도 38은 실시예의 1T 단일 에러의 보정의 설명도,
도 39는 실시예의 1T 단일 에러의 보정예의 설명도,
도 40은 실시예의 1T 단일 에러의 보정예의 설명도,
도 41은 실시예의 1T 단일 에러의 보정예의 설명도,
도 42는 실시예의 2T 단일 에러의 보정의 설명도,
도 43은 실시예의 2T 단일 에러의 보정예의 설명도,
도 44는 실시예의 2연속 에러의 보정의 설명도,
도 45는 실시예의 2연속 에러의 보정예의 설명도,
도 46은 실시예의 2연속 에러의 보정예의 설명도,
도 47은 실시예의 2연속 에러의 보정예의 설명도,
도 48은 실시예의 3연속 에러의 보정의 설명도,
도 49는 실시예의 3연속 에러의 보정예의 설명도,
도 50은 실시예의 3연속 에러의 보정의 설명도,
도 51은 실시예의 3연속 에러의 보정예의 설명도,
도 52는 실시예의 3연속 에러의 보정의 설명도,
도 53은 실시예의 3연속 에러의 보정예의 설명도,
도 54는 실시예의 3연속 에러의 보정예의 설명도,
도 55는 실시예의 4연속이상의 에러의 보정의 설명도,
도 56은 실시예의 4연속이상의 에러의 보정예의 설명도,
도 57은 실시예의 12T 에러의 보정의 설명도,
도 58은 실시예의 12T 에러의 보정예의 설명도,
도 59는 동기패턴의 설명도,
도 60은 실시예의 동기에러의 보정예의 설명도,
도 61은 실시예의 동기에러의 보정예의 설명도,
도 62는 실시예의 동기에러의 보정예의 설명도,
도 63은 실시예의 동기에러의 보정예의 설명도,
도 64는 실시예의 동기에러의 보정예의 설명도,
도 65는 실시예의 동기에러의 보정예의 설명도,
도 66은 실시예의 동기에러의 보정예의 설명도,
도 67은 실시예의 동기에러의 보정예의 설명도,
도 68은 실시예의 동기에러의 보정예의 설명도,
도 69는 실시예의 동기에러의 보정예의 설명도,
도 70은 실시예의 16상 2단자 VCO의 특성의 설명도,
도 71은 실시예의 16상 2단자 VCO의 제어방법의 설명도,
도 72는 실시예의 2단자 VCO 제어회로의 블록도,
도 73은 일반적인 PLL 회로의 블록도,
도 74는 실시예의 위상비교입력과 챠지펌프출력의 파형도,
도 75는 실시예의 러프단자 제어회로의 출력의 파형도,
도 76은 실시예 및 종래의 지터미터의 위상에러변환의 설명도,
도 77은 실시예 및 종래의 지터미터의 위상에러의 선형성의 설명도,
도 78은 실시예 및 종래의 지터미터의 계측값의 설명도,
도 79는 종래의 디지털 PLL 시스템의 블록도,
도 80은 아날로그 회로에 의한 비대칭 보정의 회로도,
도 81은 1단자 제어 VCO의 주파수특성의 설명도,
도 82는 4개의 1단자 VCO를 사용하는 경우의 설명도,
도 83은 실제의 VCO의 주파수특성의 설명도,
도 84는 펄스길이에 대한 주파수 편차의 영향의 설명도,
도 85는 비대칭 편차에 의한 RF 신호의 2치화에의 영향의 설명도이다.
*도면의 주요 부분에 대한 부호의 설명*
1 : 비대칭 보정회로 2 : 펄스길이 계측회로
3 : 주파수제어회로 4 : 디지털 비대칭 보정회로
5 : 위상제어회로/데이터추출회로 6 : RLL회로
7 : 지터미터 8 : 마스터 PLL 제어회로
9 : 2단자 VCO 제어회로 10 : 16상 2단자 VCO
본 발명은, 예를 들면 디스크 드라이브장치 등의 재생장치에 탑재되는 디지털 위상동기루프(PLL: Phase-Locked-Loop) 장치에 관한 것이다.
예를 들면, 상기 일본특개평 제 11-341306호와 일본특개평 제 9-247137호에 개시되어 있는 것과 같이, 디스크 드라이브장치 등의 데이터 기록 재생장치에 있어서, 디지털 PLL 시스템이 사용되고 있다. 그리고, 예를 들면 디스크 등으로부터 판독된 재생정보(재생 RF신호)에 관해서는, PLL 회로에 의해 재생정보에 동기한 클록을 생성하여, 그 클록을 사용하여 재생정보인 데이터를 추출하는 것이 행해지고 있다.
예를 들면, 콤팩트 디스크(CD) 또는 디지털 다기능 디스크(DVD) 등에 대응하는 디스크 재생장치에 있어서의 디지털 PLL을 사용한 데이터 추출계의 시스템 구성예를 도 79에 나타낸다.
이 도 79의 디지털 PLL 시스템은, 디스크 재생장치의 광학헤드로 검출된 반사광에 의거하여 생성된 재생 RF 신호가 입력되고, 그 재생 RF 신호로부터, 재생정보가 되는 런길이 데이터를 생성한다.
RF 신호는, 비대칭 보정회로(61)에 입력되어 2치화된다. 비대칭 보정회로(61)로 2치화된 RF 신호는, 마스터 PLL 제어회로(65)에 공급된다. 마스터 PLL 제어회로(65)는, 2치화된 RF 신호를 사용하여 RF 신호의 1T의 주파수와 같은 기준클록을 생성하여, VCO 제어회로(66)에 출력한다.
VCO 제어회로(66)에서는 기준클록의 주파수와, VCO(67)의 발진주파수가 같아지도록 VCO(67)를 콘트롤한다. 이 제어하에서 VCO(67)로부터는 발진출력으로서 클록(이후, 고주파클록이라 한다)이 출력된다.
주파수제어회로(68)에는, 2치화된 RF 신호와, VCO(67)로부터의 고주파클록이 공급된다. 이 주파수제어회로(68)에서는, 2치화한 RF 신호를 고주파클록을 사용하여 샘플링을 행하고, RF 신호의 주파수와 VCO(67)의 발진주파수의 편차를 검출한다.
위상제어 및 런 길이확정회로(62)에는, 2치화된 RF 신호와, VCO(67)로부터의 고주파클록과, 주파수제어회로(68)로부터의 주파수 편차의 신호가 공급된다. 이 위상제어 및 런 길이확정회로(62)에서는, 주파수제어회로에서의 주파수 편차의 신호와 2치화된 RF 신호로부터, RF 신호에 동기한 채널클록을 생성하고, 그 채널클록을 사용하여 RF 신호로부터 런길이 데이터를 추출한다. 또한 위상에러를 출력한다.
추출된 런길이 데이터 및 위상에러는, 런 길이보정회로(이하, RLL 회로라고 한다)(63)에 공급된다. 이 RLL 회로(63)는, 런길이 데이터와 그 때의 위상에러로부터, 런길이 데이터에 보정을 가한다. 보정된 런길이 데이터는, 도시하지 않은 후단의 디코드회로에 공급되어, 거기서 디코드된다.
또한, 위상에러는 지터미터(64)에도 공급되어, 지터미터(64)에서는 위상에러를 사용하여 지터값을 계측한다.
또한, 위상제어 및 런 길이확정회로(62)로부터의 런길이 데이터는, 마스터 PLL 제어회로(65)에도 공급된다.
이러한 종래의 디지털 PLL 시스템에서는, 아래와 같은 각종 문제점이 있다.
<비대칭 보정회로(61)의 문제점>
2치화를 행하는 비대칭 보정회로(61)에서는, 아날로그신호인 RF 신호를 슬라이스하는 신호가 적정한 레벨을 유지하는 것이 중요하게 된다. 그러나, 실제로는, 신호원의 특성, 시스템의 성능, 전송계의 노이즈, 디스크 매체 등의 물리적 기록매체의 손상 또는 오염, 혹은 진동 등의 물리적인 요인에 의해서, 원래 있어야할 신호에 대하여 외란이 가해져, 정상적인 슬라이스 레벨을 유지할 수 없는 경우가 있다.
종래는, RF 신호의 비대칭을 보정하기 위해서, 입력신호(RF 신호)의 평균값을 피드백하여 슬라이스 레벨로 하는 계를 아날로그회로에 의해서 실현하였다. 예를 들면 도 80에 나타낸 바와 같이 RF 신호는 콘덴서 C, 저항 R1, R2를 통해 비교기(71)에 입력된다. 비교기(71)는, 앰프(73)로부터의 슬라이스 레벨로 비교처리를 행하여, 2치화된 RF 신호를 출력한다. 이 2치화된 RF 신호는, 로우패스필터(72)로 평균화되어, 앰프(73)를 통해 슬라이스 레벨로서 비교기(71)에 입력되는 것이다.
이러한 구성에 의하면, 입력신호(RF 신호)의 품질이 좋은 경우에는 문제가 없지만, 외란 등의 이유에 의해서 입력신호의 레벨이 어긋나 버린 경우에, 대개의 경우는 그 외란의 특징이 이미 알고 있던 것이 아니기 때문에, 해당 아날로그회로가 그 스폿상의 편차에 따라 적정한 보정을 가하는 것은 곤란했었다.
또한, 동일한 계에서 신호의 속도가 광범위하게 변화하는 것이 가능하다. 이것은, 즉 동일한 종류의 외란이라도, 신호의 속도에 따라서 회로의 응답속도도 제어할 수 있어야 한다는 것을 나타낸다. 실제로, 아날로그회로에 의해서 이러한 외란을 처리하는 계를 구성하는 것은 곤란하며, 다양한 비대칭의 편차에 대하여 유효한 대책은 마련되어 있지 않았다.
<VCO(67)와 VCO 제어회로(66)의 문제점>
종래의 VCO는 단지 콘트롤 단자가 하나이다. 그 종래의 VCO에서, 콘트롤 전압에 대한 발진주파수의 변화를 도 81에 나타낸다. 도 81에서, 횡축은 콘트롤전압, 종축이 발진주파수를 나타낸다. VCO에서는, 이 도 81과 같이 콘트롤전압이 VDD와 VSS의 전압사이에서 모든 주파수를 발진시키지 않으면 안되지만, 이 경우, 전압변화에 대하여 주파수 변화가 대단히 커져 버린다. 콘트롤전압 변화에 대한 주파수 변화는 도 81의 Δf1/ΔV로 표시된다.
콘트롤전압 변화에 대하여 주파수 변화가 대단히 크다고 하는 사실은, 예를 들면 노이즈에 의해 콘트롤전압이 조금이라도 변화되어 버리면 주파수가 크게 변화되어 버리게 되고, 이것은 회로의 해독능력(성능)에 큰 영향을 주게 된다.
대응책으로서, 콘트롤전압에 대한 로우패스필터의 시정수를 크게 함으로써 콘트롤전압의 미세한 변동을 억제하여, 노이즈의 영향을 받기 어렵게 하는 것은 가능하지만, 그와 같이 하면 트랙킹(tracking)은 떨어져 버린다.
PLL을 저지터로 록(lock)시키기 위해서는, VCO의 콘트롤전압의 변화에 대하 여, 발진주파수 변화를 완만하게 할 필요가 있다.
그러기 위해서는, 각 주파수 대역에 최적의 VCO를 각각 준비하고, 스위칭하여 그 VCO를 사용하는 방법도 있다. 예를 들면 도 82는 VCO-A, VCO-B, VCO-C, VCO-D의 4개의 VCO를 사용한 경우를 나타내고 있다.
도 82의 (a), (b), (c), (d)는, 각각 VCO-A, VCO-B, VCO-C, VCO-D의 주파수특성이다. 횡축이 콘트롤전압, 종축이 발진주파수를 나타낸다.
도 82로부터 알 수 있듯이, 콘트롤전압 변화에 대한 주파수변화(도 82의 Δf2/ΔV)는, 도 81의 경우 (Δf1/ΔV)에 비교하여 작아져 있다.
그렇지만, 이와 같이 복수의 VCO를 사용하는 방법에서는, 디스크 매체의 재생속도를 바꿀 때마다 VCO도 바꾸지 않고서는 심리스(seamless)하게 트랙킹할 수 없다.
예를 들면, 도 82의 경우, 발진주파수를 100MHz에서 200MHz로 변화시킬 때는 도면의 (e)지점에서 (f)지점으로 변화하지 않으면 안되기 때문에 VCO-A에서 VCO-C로 바꾸지 않으면 안되어, 트랙킹성이 손상된다.
또한, 도 79의 종래 회로에서는, 주파수 제어회로(68) 및 위상제어 및 런 길이 확정회로(62)에 있어서, VCO(67)에서 발생한 고주파클록을 사용하여 RF 신호의 길이를 계측하고 있다. 이 때문에 VCO(67)의 발진주파수에 요동이 있으면 RF 신호의 길이를 정확하게 계측할 수 없게 되어 해독능력에 큰 영향을 준다. VCO(67)는 상기 도 81과 같이 콘트롤전압 변화에 대하여 발진주파수의 변화는 선형(Δf1/ΔV가 일정)인 것이 바람직하다. 그러나, 실제의 VCO는 회로구성 또는 프로세스에 의 해, 도 83과 같이 콘트롤전압 변화에 대한 발진주파수의 변화는 선형이 아니다. 그 때문에 도 83에서의 Δf3/ΔV와 같이 기울기가 작은 부분과, Δf4/ΔV와 같이 기울기가 큰 부분이 존재하여 버린다.
Δf3/ΔV와 같이 기울기가 큰 경우는, 콘트롤전압에 노이즈가 가해지면 발진주파수가 크게 편차가 생긴다.
종래는, 이러한 VCO의 주파수특성의 비선형성에 대해서, 디지털회로는 대책을 사용하지 않았다.
<주파수 제어회로(68)의 문제점>
VCO(67)의 발진주파수는 RF 신호의 1T의 주파수(CD에서는 4.3218 MHz x n배속, DVD에서는 26.16 MHz x n배속)와 일치하도록, 마스터 PLL 제어회로(65) 및 VCO 제어회로(66)로 콘트롤하고 있다.
그러나, 디스크를 움직이기 시작한 직후 또는, 편심디스크일 경우는 일시적으로, RF 신호와 VCO(67)의 발진주파수와의 사이에 주파수 편차가 발생하여 버린다. 이러한 주파수 편차에는 2개의 종류가 있다.
하나는 디스크를 돌리기 시작한 때나 긴 트랙점프에 의해 디스크의 재생속도가 크게 변화된 경우이다. 이 경우는, RF 신호와 VCO의 주파수가 전혀 일치하고 있지 않은 언로크상태로부터 RF 신호의 주파수와 VCO의 주파수를 일치시킨 록상태로 하지 않으면 안된다.
다른 하나의 주파수 편차는, 디스크의 편심이나 디스크를 회전시키는 스핀들 모터의 요동에 의한 것이다. 디스크의 편심에서는 RF 신호와 VCO의 주파수가 일치하고 있는 상태로부터, RF 신호의 주파수가 서서히 변화함에 의해 주파수 편차가 발생한다. 스핀들 모터의 요동은 모터제어의 와우(wow), 플러터(flutter)가 RF 신호의 길이에 영향을 주어 주파수 편차가 발생한다.
이들의 주파수 편차에 대하여는, PLL계에 넓은 포획 범위와 록 범위를 갖게 함으로써 높은 트랙킹성을 확보할 수 있다.
그리고, 상기한 것 같은 주파수 편차가 발생한 경우에는, 몇 가지 방법으로 주파수 편차를 검출해야 한다. 종래는 2치화된 RF 신호를 고주파클록으로 계측한 펄스길이 데이터만을 사용하여 주파수 편차를 검출했었다.
그러나, 예를 들면 펄스길이 데이터가 10.5T인 경우, 10T가 길게 계측되었는지, 11T가 짧게 계측되었는지 판단을 할 수 없다. 그 때문에 판단할 수 없는 펄스길이를, 불감대로 하지 않으면 안된다.
도 84a 및 도 84b는, 동일 주파수가 편차가 있는 펄스길이 데이터의 차이에 의한 영향을 나타낸다. 도 84a에서는, 펄스길이 데이터가 5.25T로 계측되어 있기 때문에, 5T가 길어졌다고 판단할 수 있다. 한편, 도 84b에서는 펄스길이 데이터가 10.5T로 계측되어 있기 때문에, 이 펄스길이 데이터만으로는 10T가 길게 계측되어 있는 것인지, 11T가 짧게 계측되어 있는 것인지 판단할 수 없다.
이 도 84에 나타낸 바와 같이, 주파수 편차는 긴 펄스길이 데이터에 큰 영향을 미치기 때문에, 긴 펄스길이 데이터만큼 불감대를 크게 가지지 않으면 안 된다.
그러나, 불감대를 늘려 버리면 주파수 편차를 인식할 수 있는 펄스길이 데이 터의 수가 적어져 버리기 때문에, 주파수 편차를 인식하는 스피드가 늦어져 버린다.
또한, 검출할 수 있는 주파수 편차의 범위를 크게 하기 위해서는, 주파수 편차의 영향을 받더라도 정확하게 인식할 수 있는 짧은 펄스길이 데이터를 사용하지 않으면 안 된다. RF 신호는, 도 85에 나타낸 바와 같이, 특정 기울기를 가진 아날로그신호로, 펄스길이 데이터에 의해서 그 진폭도 변한다. 짧은 펄스길이 데이터는 RF 신호의 진폭이 작으므로, 지터 등의 외란의 영향을 받기 쉽기 때문에 신뢰성이 낮다. 이 때문에, 산출된 주파수 편차도 신뢰성이 낮아져 버린다.
<위상제어 및 런 길이 확정회로(62)의 문제점>
종래기술로 재생하는 경우, 2치화한 RF 신호에 동기하는 채널클록을 디지털 PLL에서 생성한다. 도 19에서, (a)부분은 이 2치화한 RF 신호, (b)부분은 채널클록, (c)부분은 채널클록에 기반하지 않고 샘플링된 RF신호를 나타낸다. 디지털 PLL은, RF 신호와 채널클록의 위상과 주파수를 일치시키기 위해서, 고주파클록(Hif)의 역엣지도 사용하면서, 고주파클록의 7.5분주, 8.0분주, 8.5분주하여, 도 20과 같이 위상을 진행시키거나 늦추거나 하여 채널클록을 생성하였다.
예를 들면, DVD를 1배속으로 재생할 때의 디지털 PLL의 동작주파수는, DVD의 속도에 필요한 채널클록 26.16 MHz의 8배의 주파수인 209.28 MHz가 필요하게 된다. 그리고, DVD를 20배속으로 재생할 때의 디지털 PLL의 동작주파수는, 209.28 MHz를 20배한 주파수인 4.185 GHz가 필요하게 되어 버린다. 이에 대하여 현행의 CMOS 프 로세스로 4 GHz 이상의 주파수를 실현하는 것은 어렵고, 가능하다 해도 고속동작하기 위해서 소비전력이 오르거나, LSI의 수명을 짧게 하여 버리거나, 스펙을 만족하지 않는 LSI가 가능하여 수율을 떨어뜨리거나 한다.
또한, 종래의 방법을 사용하여 해독능력을 상승시키는 방법으로서, 채널클록의 분해능을 상승시키는 것을 생각할 수 있다. 그러나, 이 방법에서는 더욱 고주파클록이 높은 주파수로 되어 버리기 때문에 고속재생시에서는 불가능하다.
<RLL 회로(63)의 문제점>
CD 또는 DVD를 재생할 때, 노이즈 또는 디스크의 손상, 더 나아가서는 디스크 그 자체가 조잡한 제작인 것 등의 요인에 의해서, 일어날 수 없는 런길이 데이터가 종종 판독되어지는 경우가 있다.
종래의 RLL 회로(63)에서는, 반전간격이 3T∼11T의 범위이어야 할 데이터에 대하여, 최소반전간격인 3T 미만의 보정밖에 행하고 있지 않고, 보정할 때에는 그 전후의 런길이 데이터의 대소, 또는 위상에러의 대소에 의해서 보정방법을 결정하였다. 즉, 3T 미만의 런길이 데이터를 단순한 법칙에 따라서 삭제 또는 확장(예를들면 2T는 불가능하기 때문에, 2T를 최소반전간격인 3T로 확장한다)을 행했을 뿐이지, 그 보정은 실제로 런길이 데이터가 어떻게 깨져 있느냐 라는 검증에 기초를 둔 것이 아니다.
또한, 포맷 위반한 런길이 데이터가 연속한 경우의 보정에 관해서는 완전히 고려되어 있지 않다. 그 때문에, 보정의 신뢰성은 낮다고 할 수 있다.
게다가, 11T를 넘는 런길이 데이터의 보정은 행하고 있지 않기 때문에, 이에 대한 효과는 전무였다.
또한, 동기패턴에 관해서는 아무것도 고려되어 있지 않고, 보정에 의해 가짜동기패턴을 생성하여 버리는 경우가 있다. 이것은, 해독능력을 저하시켰다.
<지터미터(64)의 문제점>
종래 회로의 지터미터(64)로 생성했던 지터값은, 고주파클록에 의해서 계측된 위상에러를, 그 값의 유무, 즉 0인가 그렇지 않은가를 적산함으로써 얻어 왔다. 이것은, 디스크의 재생속도가 낮은 경우라도 동작주파수가 높은 이유로 2치값의 적산이 곤란하기 때문이다. 종래의 지터미터(64)는, CD의 8배속 또는 DVD의 1.6배속이상에서의 지터계측이 불가능하였다.
또한, 위상에러는 그대로 사용하지 않고, 에러의 유무라는 단순한 신호로 바꿔 놓아 버리고 있기 때문에, 시판하고 있는 계측기에서의 지터값과 지터미터(64)가 출력하는 데이터에는 상관을 발견할 수 없었다.
본 발명은 이들의 문제점을 감안하여, 디스크 재생장치등에 사용하기 위한 디지털 PLL 장치를 새로운 알고리즘으로 실현하여, 고속재생이나 높은 해독능력을 달성하는 것을 목적으로 한다.
이를 위해, 본 발명의 디지털 PLL 장치는, 2치화된 재생신호와 런길이 데이 터의 주파수에 근거하는 기준클록을 생성하고, 그 기준클록을 사용하여 N 상의 클록을 생성하는 클록생성장치와, 상기 2치화된 재생신호의 펄스길이를, 상기 N 상의 클록을 사용하여 계측하고, 펄스길이 데이터를 출력하는 펄스길이 계측장치와, 상기 펄스길이 데이터를 가상채널클록에 의거하여 카운트하여, 런길이 데이터를 추출하는 런길이 데이터 추출장치를 구비한다.
또한, 상기 클록생성장치는, 상기 기준클록에 의거하여 러프(rough)측 제어전압과 파인(fine)측 제어전압을 발생하는 전압제어발진기(VCO) 제어회로와, 상기 러프측 제어전압과 파인측 제어전압에 의거하여 상기 N 상의 클록이 발생되는 2단자 VCO를 구비하는 것이 바람직하다.
본 발명은, 디스크 등의 기록매체로부터 판독된 재생신호(RF 신호)로부터 런길이 데이터의 추출을 위해 사용되는 디지털 PLL 시스템에 관한 것이다. 특히 본 발명은 신규 알고리즘에 의거한 디지털 PLL을 실현하고, 예를 들면 CD나 DVD 등의 디스크의 고속재생 및 높은 해독능력을 가능하게 한다.
상기 구성의 발명의 디지털 PLL 장치에서는, 2치화한 재생신호를 고주파클록으로 계측하는 것은 행하지 않는다. 대신에, 재생신호의 1T와 동주파수의 N 상 클록(예를 들면, 16상 클록)을 사용하여, 펄스길이 데이터를 생성한다. 바꾸어 말하면, PLL 처리로 고주파클록을 생성하는 것을 불필요하게 한다.
그리고, 수치로 나타낸 펄스길이 데이터에 대해서는, 실제의 클록과는 다른 가상채널클록에 의해 카운트를 행함으로써, 런길이 데이터를 추출한다.
즉, 재생신호에 동기한 채널클록을 생성하여, 재생신호의 T의 길이를 계측한 종래의 PLL에 대하여, 본 발명에서는, 재생신호의 펄스길이 데이터에 의거하여 단순히 T를 판단하는 것뿐이다.
더욱이, 2단자 N 상 VCO를 사용하므로, 내부의 동작주파수를 억제하면서 디스크의 저배속재생으로부터 고배속재생(예를 들면 CD의 0.5∼48배속, DVD의 0.5∼16배속)을 심리스하게 트랙킹 가능하게 한다.
또한, 펄스길이 데이터를 디지털 데이터로서 처리함으로써, 뛰어난 해독능력 및 정밀한 지터의 측정이 이루어진다.
[발명의 실시예]
1. 디지털 PLL 시스템의 전체구성
도 1에 의해, 본 발명의 실시예에 따른 디지털 PLL 시스템의 전체구성을 설명한다.
이 디지털 PLL 시스템(디지털 PLL 장치)은, 예를 들면 콤팩트 디스크(CD) 또는 디지털 다기능 디스크(DVD) 등에 대응하는 디스크 재생장치에 탑재된다. 그리고 이 도 1의 디지털 PLL 시스템에는, 디스크 재생장치의 광학헤드에서 검출된 반사광에 따라서 생성된 재생 RF 신호가 입력되고, 그 재생 RF 신호로부터, 재생정보가 되는 런길이 데이터를 얻는 동작이 행하여진다.
도 1에 나타낸 바와 같이, 그 디지털 PLL 시스템에는, 비대칭 보정회로(1), 펄스길이 계측회로(2), 주파수 제어회로(3), 디지털 비대칭 보정회로(4), 위상제어 및 데이터추출회로(5), 런 길이 보정(RLL)회로(6), 16상 2단자 VCO(10), 마스터 PLL 제어회로(8), 2단자 VCO 제어회로(9), 지터 미터(7)가 설정된다.
디스크 재생장치의 광 픽업 또는 매트릭스 연산회로를 통해 공급되는 재생 RF 신호는, 비대칭 보정회로(1)에 입력되고, 이 비대칭 보정회로(1)에 의해 2치화된다.
2치화된 RF 신호는, 펄스길이 계측회로(2)에 입력된다. 펄스길이 계측회로(2)에는, 16상 2단자 VCO(10)로부터 16개의 클록이 공급되어 있고, 이 16개의 클록을 사용하여 내부의 계측회로에서, RF 신호의 펄스길이를 계측하고, 그 계측결과의 펄스길이 데이터를 주파수 제어회로(3)에 출력한다.
펄스길이 계측회로(2)로 얻은 펄스길이 데이터는, RF 신호의 1T의 주파수와 16상 2단자 VCO(10)로부터의 16상의 클록과의 주파수 편차에 의하여, 실제의 RF 신호에 비교하여 짧게 계측되거나 길게 계측되거나 한다.
그래서, 주파수 제어회로(3)는, 펄스길이 데이터로부터 주파수 차이를 검출하고, 펄스길이 데이터에 보정을 행하여, 디지털 비대칭 보정회로(4)에 그 보정된 펄스길이 데이터를 출력한다.
디지털 비대칭 보정회로(4)는, 펄스길이 데이터로부터 비대칭 편차를 구하고, 펄스길이 데이터에 보정을 행하여, 위상제어 및 데이터추출회로(5)에 출력한다.
위상제어 및 데이터추출회로(5)에서는, 가상채널클록을 생성하고, 펄스길이 데이터를 가상채널클록으로 카운트하여, 그 값을 런길이 데이터로 한다. 또한 위상제어 및 데이터추출회로(5)에서는 위상에러를 추출한다.
이 런길이 데이터와 위상에러는 RLL 회로(6)에 출력된다.
RLL 회로(6)에서는, 위상제어 및 데이터추출회로(5)에 의해 추출한 런길이 데이터와 위상에러로부터 포맷 위반한 런길이 데이터에 보정을 행한다.
또한, 지터 미터(7)에는 위상에러가 공급되고, 지터 미터(7)에서는 위상에러를 바탕으로 RF 신호의 지터계측을 행한다.
16상 2단자 VCO(10)는, 마스터 PLL 제어회로(8)와 2단자 VCO 제어회로(9)의 2개에 의해 제어된다.
마스터 PLL 제어회로(8)에는, 2치화된 RF신호, 및 위상제어 및 데이터추출회로(5)로부터의 런길이 데이터가 입력되어 있고, 마스터 PLL 제어회로(8)는, 이 RF 신호와 런길이 데이터로부터 기준클록을 생성한다.
기준클록의 발진주파수는, RF 신호의 1T의 주파수(CD에서는 4.3218MHz x n배속, DVD에서는 26.16MHz x n배속)와 일치 또는 정수배한 값이다. 2단자 VCO 제어회로(9)는, 기준클록의 주파수와 16상 2단자 VCO(10)의 주파수가 같아지도록 제어한다. 요컨대, 2단자 VCO 제어회로(9)는, 16상 2단자 VCO(10)의 주파수와 RF 신호의 주파수가 같거나, 혹은 정수배가 되도록 제어하고 있다. 본 실시예에서는 후술하는 "nTap Mode" 이외는, 이들 2개의 주파수가 동등한 것을 전제로 설명을 진행시킨다.
이러한 구성의 디지털 PLL 시스템에 있어서는, 16상 2단자 VCO(10)과 신규 알고리즘을 사용하는 회로에 의해, 내부의 동작주파수를 억제하면서 디스크의 저배속재생으로부터 고배속재생(예를 들면 CD의 0.5∼48배속, DVD의 0.5∼16배속)을 심리스하게 트랙킹 가능하게 하는 PLL을 실현하는 것이다.
특히, 종래의 PLL장치에서는, RF 신호에 동기한 채널클록을 생성하고 RF 신호의 T의 길이를 판단하는 데 대하여, 본 실시예에서 사용된 신규 알고리즘에서는, RF 신호의 펄스길이 데이터로부터 T의 수를 판단할 뿐이다. 요컨대, T 길이를, 고주파의 클록으로 계측한다는 것은 행하지 않고, 다시 말해 T 길이 계측을 위한 고주파의 클록을 생성하는 것은 하지 않는다. 구체적으로는, 예를 들면 각각이 1T 상당의 주파수의 16상 클록을 사용한다.
또한, 펄스길이 데이터를 디지털데이터로서 처리함에 의해 뛰어난 해독능력또는 정밀도가 높은 지터 미터를 실현하는 것이다.
이하, 이러한 동작을 실현하기 위한 구성요소가 되는, 즉 펄스길이 계측회로(2), 주파수 제어회로(3), 디지털 비대칭 보정회로(4), 위상제어 및 데이터추출회로(5), RLL 회로(6), 16상 2단자 VCO(10), 2단자 VCO 제어회로(9) 및 지터 미터(7)에 관해서, 순차로 설명하겠다.
2. 펄스길이 계측회로
펄스길이 계측회로(2)는, 디지털 PLL을 사용하면서 낮은 동작주파수로 RF 신호의 펄스길이 데이터를 계측하는 회로이다.
펄스길이 계측회로(2)는, RF 신호를 1T 당 T/16의 정밀도로 16회 샘플링하고, 이 동작을 반복하여 펄스길이 데이터를 얻는다.
종래의 알고리즘으로 같은 정밀도를 실현하기 위해서는, 1T 당 16회 토글하는 클록을 사용하여 샘플링하지 않으면 안되므로, 클록이 고주파수로 되어 버린다. 그래서 이하에 설명하는 방법을 사용하여, 낮은 동작주파수를 유지하면서 RF 신호의 펄스길이 데이터를 계측한다.
도 2에 펄스길이 계측회로(2)의 전체 회로구성을 나타낸다.
펄스길이 계측회로(2)는, 16상 레지스터회로(21), 총합계산회로(22), 엣지검출회로(24), 카운터회로(25), 단편길이 레지스터회로(26) 및 펄스길이 계산회로(23)로 구성된다.
비대칭 보정회로(1)로부터, 이 펄스길이 계측회로(2)에 공급되는 2치화된 RF 신호는, 디스크의 기록트랙의 랜드 또는 피트의 극성을 나타내고 있다. 이 예에서는, "0"이 피트, "1"이 랜드로서 설명한다. 이미 공지된 바와 같이 디스크에는 피트열에 의해 데이터가 기록되지만, 여기서 말하는 랜드란, 트랙선 방향에서 피트와 피트의 사이의 영역 즉, 피트가 형성되어 있지 않은 부분인 것을 말한다.
도 2에 나타낸 16상 레지스터회로(21)에는, 2치화된 RF 신호가 공급된다. 또한 16상 레지스터회로(21)에는, 16상 2단자 VCO(10)로부터의 16상 클록도 공급된다. 상술한 바와 같이, 16상 2단자 VCO(10)는, 마스터 PLL 제어회로(8)와 2단자 VCO 제어회로(9)에 의해서, RF 신호의 주파수와 VCO의 주파수가 일치하도록 제어되어 있다.
16상 2단자 VCO(10)로부터 출력되는 16개의 클록(16상 클록)은 도 4에 CLK1∼CLK16로서 나타낸 바와 같이, 각각 VCO 주파수의 1/16의 위상차를 갖는 클록이다.
이 16상 클록이 입력되는 16상 레지스터회로(21)는, 도 5와 같이 구성되어 있다. 도 5를 참조하면, 16상 레지스터회로(21)는, 첫번째단의 레지스터 X1∼X16, 두번째단의 레지스터 Y1∼Y16, 세번째단의 레지스터 Z1∼Z16을 구비한다. 16상 클록 CLK1∼CLK16은, 각각 레지스터 X1∼X16의 클록단자에 입력된다.
따라서, 2치화된 RF 신호는, 16상 클록 CLK1∼CLK16의 각 타이밍에서 레지스터 X1∼X16에 의해 포획된다. 요컨대, 2치화된 RF 신호를 각각의 레지스터 X1∼X16으로 래치하는 것에 의해, 1T 주기분의 RF 신호를 T/16의 정밀도로 16회 샘플링하게 된다.
레지스터 Y1∼Y8의 클록단자에는 클록 CLK1이 입력된다. 레지스터 Y9∼Y16의 클록단자에는 클록 CLK9가 입력된다.
더욱이, 레지스터 Z1∼Z16의 클록단자에는 클록 CLK1이 입력된다. 이러한 클록입력에 따라서 레지스터 Y1∼Y16, 레지스터 Z1∼Z16은, 각각 래치를 행한다.
이에 따라, 초단의 16개의 레지스터 X1∼X16로 샘플링된 RF 신호는, 최종적으로 16상 클록 중의 1상의 클록 CLK1(이후의 설명에서는 MSCK라고도 부른다)를 사용하여 래치되고, 클록 MSCK과 동기하여, 데이터 RF1∼RF16로서 출력된다. 이 클록 MSCK은, 본 시스템의 클록으로서 사용된다.
16상 레지스터회로(21)로부터 출력되는 RF 신호(RF1∼RF16)는 총합계산회로(22)에 입력된다.
총합계산회로(22)에 관해서, 도 3을 참조하면서, 입력된 RF 신호(RF1∼RF16)의 1T 주기(이하, MSCK 주기라고 부른다)의 상태를 구하는 프로세스를 설명한다.
16상 레지스터회로(21)로 샘플링된 RF 신호(RF1∼RF16)가 총합계산회로(22) 에 입력되면, 총합계산회로(22)는, 도 3j의 MSCK 주기마다 16회 샘플링된 RF 신호(RF1∼RF16)의 "1"의 수를 총합하여 도 3d에 나타낸 값으로서 그 결과를 출력한다.
도 3a는 2치화한 RF 신호이며, 이것이 16상 레지스터회로(21)에 있어서 도 2b의 16상 클록에 의해 샘플링된다. 또한, 상기한 바와 같이, 도 3c의 클록 MSCK이 출력된다.
그리고, 총합계산회로(22)에서는, MSCK 주기마다 RF1∼RF16의 "1"의 총수를 계산한다. 예를 들면 도 3에 도시된 MSCK 주기 A에서는, "1"의 총수는 0이 된다. 이것은, 2치화한 RF 신호가 "L"레벨의 기간내이며, 16회 샘플링한 RF1∼RF16이 모두 "0"이기 때문이다. 또한, MSCK 주기 B에서는, "1"의 총수가 9이다. 요컨대, 2치화한 RF 신호가 "L"에서 "H"로 이행하는 기간이다. 이 예에서, 16회 샘플링하여 얻은 RF신호 중에서 RF 신호 RF8∼RF16는 "1"로 나타낸다.
이 도 3d와 같이, 16회 샘플링된 RF 신호(RF1∼RF16)의 "1"의 총수가 출력되는 것에 의해, MSCK 주기당 0T/16∼16T/16의 범위에서의 랜드 성분을 알 수 있다.
도 2의 구성의 펄스길이 계측회로(2)에서는, 이 수치를 MSCK 주기마다 처리함에 의해 펄스길이를 계산하게 된다.
도 3e에는, 도 3d의 수치로부터 판별되는 상태를 나타낸다.
예를 들면, 도 3의 MSCK 주기 C일 때, 도 3d의 RF 신호의 "1"의 총수가 16T/16이기 때문에, 그 MSCK 주기 C는 1.0T분의 랜드이므로, 이 MSCK 주기의 RF 신호의 상태를 "랜드"로 한다.
또한, MSCK 주기 A일 때, 도 3d의 RF 신호의 "1"의 총수가 0T/16이기 때문에, 그 MSCK 주기 A는 1.0T 분의 피트이므로, RF 신호의 상태를 "피트"로 한다.
또한, MSCK 주기 B 또는 F일 때와 마찬가지로, 도 3d의 값이 1T/16∼15T/16이면, 랜드와 피트의 성분이 있고, 그 경우는 피트와 랜드가 인접하는 부분의 엣지가 존재하는 것을 나타낸다. 이 RF 신호의 상태는 "엣지(EDGE)"로 한다.
총합계산회로(22)는, 상기 도 3d 및 도 3e의 데이터, 즉 RF 신호의 "1"의 총수와 상태의 정보가 출력되고, 이 정보들이 엣지검출회로(24), 카운터회로(25) 및 단편길이 레지스터회로(26)에 공급된다.
엣지검출회로(24)에 관해서 설명한다. 랜드와 피트의 펄스길이 데이터의 계측은, RF 신호의 엣지로부터 다음 엣지의 길이를 계측함으로써 가능하다. 이를 위해, 펄스길이 계측회로(2)에서는, RF 신호로부터 랜드와 피트의 엣지를 검출할 필요성이 있고, 그 검출을 펄스길이 계측회로(2)내의 엣지검출회로(24)에서 행하고 있다.
엣지검출회로(24)에서는, 엣지를, RF 신호의 상태의 변이에 의해서 검출하고 있다.
상기 도 3e의 RF 신호의 상태가 "랜드"->"피트"로, "피트"->"랜드"로, "랜드"->"엣지"->"피트"로, 또는 "피트"->"엣지"->"랜드"로 변이했을 때, 엣지검출회로는 RF 신호의 엣지가 있었다고 판단한다.
예를 들면, RF 신호의 상태는, 도 3의 MSCK 주기 A->B->C에서, "피트"->"엣지"->"랜드"가 되어, 분명히 MSCK 주기 B일 때에 엣지가 있다는 것이 명백하다.
다음에 MSCK 주기 E->F->G에서, RF 신호의 상태는 "랜드"->"엣지"->"피트"가 되어, MSCK 주기 F에 엣지가 있다.
RF 신호에 노이즈가 생긴 경우를 도 6에 나타내고 있다. 도 6a를 참조하면, RF 신호에 노이즈가 반송된 경우, 2치화한 RF 신호는 도 6b와 같이 되고, 상태는 도 6c와 같이 판정된다.
이 경우, 도 6d의 MSCK 주기 B->C->D->E에서, RF 신호의 상태가 "피트"->"엣지"->"엣지"->"랜드"로 변한다. 엣지검출회로(24)에서는, 이와 같이 노이즈가 생긴 경우도 RF신호의 상태의 변화에 의거하여 엣지를 검출할 수 있다.
다음에, 카운터회로(25)를 설명한다. 카운터회로(25)는, 랜드와 피트의 펄스길이 데이터를 계측하기 위해서, RF 신호의 엣지 사이에서 "랜드" 또는 "피트"의 수를 카운트한다.
도 3h에 랜드 카운트값을 나타낸다. 카운터회로(25)는, 엣지검출회로(24)가 피트에서 랜드의 엣지가 있는 것을 검출했을 때에, 랜드 카운트값을 0으로 세트하고, 그 후의 RF 신호의 상태가 "랜드"일 때마다 1을 가산하는 동작을 행한다.
이 때문에, 도 3h에 나타낸 바와 같이, 랜드 카운트값은, 예를 들면 MSCK 주기 C에서, 엣지검출회로(24)가 피트에서 랜드의 엣지가 있는 것을 검출함에 따라서 0으로 세트된다. 그리고, 이 경우, MSCK 주기의 C, D, E에서는 RF 신호의 상태가 "랜드"이기 때문에, 그 때마다 1이 가산된다. 요컨대, 랜드의 엣지부분이 아닌 펄스길이 데이터가 계측되는 것이다.
그리고, MSCK 주기 F에서, 랜드에서 피트의 엣지가 검출됨으로써, 랜드 카운 트값이 확정된다.
피트에 대해서는 도시하고 있지 않지만, 마찬가지로 피트 카운트값의 처리를 행한다.
보다 구체적으로, 카운터회로(25)는, 랜드에서 피트로의 엣지가 있는 것을 검출했을 때에, 피트 카운트값을 0으로 세트하고, 그 후의 RF 신호의 상태가 "피트"일 때마다 1을 가산하는 동작을 행한다. 그리고, 피트에서 랜드로의 엣지가 검출되는 경우, 피트 카운트값이 확정된다.
다음에, 단편길이 레지스터회로(26)를 설명한다.
예를 들면 도 3의 경우, 랜드의 펄스길이 데이터는, MSCK 주기 B와 F의 "엣지"의 랜드 성분과 그 사이의 MSCK 주기 C, D, E의 "랜드"의 합이다. 그래서 MSCK 주기 B와 F의 랜드 성분을 유지하지 않으면 안된다. 이 때문에, 단편길이 레지스터회로(26)로 엣지의 랜드 성분을 유지하도록 하고 있다.
예를 들면, 도 3f에 나타낸 바와 같이, MSCK 주기 B에서의 RF신호 "1"의 총수 즉, "9"가 랜드의 전단(leading edge)과 관련된 단편길이로서 유지되며, 또한 도 3g와 같이, MSCK 주기 F에서의 RF신호 "1"의 총수 즉, "8"이 랜드의 후단(trailing edge)과 관련된 단편길이로서 유지된다.
또한, 단편길이 레지스터회로(26)는, 도 6에 나타낸 바와 같이 RF 신호에 노이즈가 생겨 "엣지"가 연속한 경우, 그 2개의 "엣지"의 랜드 성분을 RF 신호 "1"의 총수로서 각각 유지하게 된다.
또한, 피트의 단편길이에 대해서도 랜드와 마찬가지로 유지한다.
예를 들면, 도 3의 MSCK 주기 B에서의 RF 신호 "0"의 총수 즉, "7"이 피트의 후단과 관련된 단편길이로서 유지되며, 또한 MSCK 주기 F에서의 RF 신호 "0"의 총수 즉, "8"이 피트의 전단과 관련된 단편길이로서 유지되게 된다.
그러나, 이때, 피트의 단편길이는 "16"부터 랜드의 단편길이를 줄인 값이기 때문에, 꼭 랜드 단편길이와 다른 데이터로 해서 유지하지 않아도 된다.
이와 같이 하여, 엣지검출회로(24)로부터는 랜드/피트의 엣지검출신호가, 카운터회로(25)로부터는 랜드/피트의 카운트값이, 단편길이 레지스터회로(26)로부터는 랜드/피트의 단편길이값이 출력되어, 이들은 펄스길이 계산회로(23)에 공급된다.
펄스길이 계산회로(23)는, 랜드와 피트의 펄스길이 데이터를, 카운터회로(25)의 값과 단편길이 레지스터회로(26)의 값으로부터 산출한다.
구체적으로는, 도 3i에 나타낸 바와 같이, 랜드의 펄스길이 데이터를, 랜드단편길이(도 3f의 "9"), 랜드 카운트값(도 3h의 "3"), 랜드 단편길이(도 3g의 "8")를 가산하여 구한다.
즉, 펄스길이의 계산식은 아래와 같다:
(선행 랜드 단편길이) + (랜드 카운트값) + (후미 랜드 단편길이) = 랜드의 펄스길이 데이터.
그리고, 도 3에 도시된 예에서는, 펄스길이가 다음과 같이 산출된다:
9T/16 + 3T + 8T/16 = 4T + 1T/16.
이 결과를, 랜드의 펄스길이 데이터로서 출력한다. 피트에 대해서도 마찬가 지로 측정한다.
펄스길이 계측회로(2)는, 이상의 동작에 의해, 2치화된 RF 신호에 대해서, 랜드 및 피트의 펄스길이 데이터를 생성하여, 주파수 제어회로(3)에 출력하게 된다.
이 펄스길이 계측회로(2)는, nTap 모드에서 동작가능하다.
이것은, VCO와 VCO 제어회로의 문제점으로서, 상술한 VCO의 발진주파수 특성의 비선형성에 대한 대책이 되는 것이다.
이하, 본 실시예에 있어서의 nTap 모드에 대해서 설명한다.
본 실시예의 디지털 PLL 시스템에서는, 상술한 것과 같이 VCO의 발진주파수가 RF 신호의 주파수와 같아지도록 제어되어 있다.
또한, 후에, 2단자 VCO 제어회로(9)에 대한 설명에서 서술하지만, 16상 2단자 VCO(10)의 파인측 콘트롤전압(이하, VCF라고 부른다)이 VDD/2가 되도록 제어되어 있다. 그 때문에 RF 신호의 주파수에 의해, VCF에 대한 VCO의 발진주파수(Δf/ΔV)는 명백하게 결정된다.
본 실시예의 디지털 PLL 시스템에서 사용하고 있는 VCO의 주파수특성을 도 7에 나타낸다. 횡축이 VCF, 왼쪽종축이 발진주파수, 오른쪽종축이 러프측 콘트롤전압(이하, VCR)을 나타낸다. 이 도 7에 나타낸 바와 같이, VCR의 값에 의해 VCF가 VDD/2일 때의 발진주파수의 기울기(Δf/ΔV)는 일정하지 않다.
예를 들면, 도 7a의 VCO의 발진주파수가 50MHz일 경우의 기울기는, Δf4/ΔV로 되어 있다. 도 7b의 100MHz의 발진주파수 일때의 기울기는 Δf5/ΔV로 된다. 이 도 7a 및 도 7b의 2개의 기울기를 비교하면, 도 7b의 Δf5/ΔV측이 작아진 것을 알 수 있다. 또한, 도 7c 및 도 7d의 기울기는 더욱 작아지는 것을 알 수 있다.
이 VCO에서는 RF 신호의 주파수가 높을 때에는 VCF에 노이즈가 생겨도 해독능력에의 영향은 작지만, 주파수가 낮을 때는 VCF에 노이즈가 생겨 버리면 해독능력에 영향을 미쳐 버린다. 그 때문에, 주파수가 낮은 경우에 노이즈에 의한 해독능력의 영향을 작게 하지 않으면 안된다.
RF 신호의 펄스길이 데이터를 계측할 때는, 상기에서 서술한 것과 같이 16상 2단자 VCO(10)의 16상 클록으로 RF 신호를 래치하여 계측한다. nTap 모드에서는 VCO의 주파수를 RF 신호의 주파수의 2, 4, 8, 16배로 하여, 16상 클록 중 몇 개의 클록만을 사용하여 RF 신호를 래치하여서, 펄스길이 데이터를 계측한다.
상술한 방법에 의하면, VCO의 발진주파수가 높아져, 기울기 Δf/ΔV가 작아지기 때문에, 노이즈에 의한 영향을 억제하는 것이 가능해 진다. 이하에 자세한 설명을 한다.
도 8a 및 도 8b, 도 9a 및 도 9b를 사용하여 설명한다. 도 8a는 RF 신호와 VCO의 주파수가 같은 때의 펄스길이 데이터의 계측결과이다. CLK1∼CLK16까지의 16상 클록에 의거하여 샘플링을 행하여 펄스길이 데이터를 계측하고 있다.
이 때의 펄스길이 데이터는 2T + 14T/16이다.
도 8(b)과 같이 VCO의 발진주파수를 2배로 하여 같은 길이의 RF 신호의 펄스길이 데이터를 계측하면, 그 펄스길이는, 5T + 12T/16이고, 도 8a의 펄스길이 데이터에 비하여 2배이다.
그래서 도 9a와 같이, 16상 클록 중 홀수번째만(CLK1, CLK3, CLK5,···,CLK15)을 사용하여 펄스길이 데이터를 계측하면, RF 신호의 펄스길이 데이터는 2T + 14T/16이 되어, 도 8a와 같은 펄스길이가 된다. 이 경우는 도 9a의 CK1, CK1', CK3, CK3',···,CK15, CK15'의 상승에서 RF 신호의 1T 주기분을 16 샘플링하게 된다. MSCK는 CLK1 주파수의 1/2분주 클록을 사용한다.
이와 같이 VCO의 주파수의 2배로 하여, 펄스길이 데이터를 계측하기 위한 클록을 뽑아서 하나씩 걸러서 사용하는 방법을 사용하여, RF 신호의 펄스길이 데이터를 정확하게 계측하는 것이 가능해진다.
또한, 도 9b와 같이 VCO의 주파수를 4배로 한 경우는 CLK1, CLK5, CLK9, CLK13의 4개의 클록만을 사용하는 것에 의해, 펄스길이 데이터를 정확하게 계측할 수 있다. 마찬가지로, VCO의 주파수를 8배, 16배로 했을 때는 각각 CLK1, CLK9만, CLK1만의 클록을 사용하여 정확하게 계측할 수 있다.
도 7을 참조하면, RF 신호의 주파수가 50MHz의 경우는, VCO의 주파수를 도 7a의 50MHz(기울기 Δf4/ΔV가 크다)가 아니고, 도 7d에 나타낸 8배의 400MHz(기울기 Δf7/ΔV가 작다)로 할 수 있다. 이에 따라, 콘트롤전압에 대한 발진주파수 Δ f/ΔV를 작게 할 수 있고, 콘트롤전압에 노이즈가 생겨도 해독능력에의 영향을 적게 억제할 수 있다.
또한, 도 10a에 나타낸 바와 같이, 16상 2단자 VCO(10)의 16상 클록은 일정한 위상차를 가지도록 설계되어 있다. 그러나, 무엇인가의 원인에 의해, 도 10b와 같이 클록의 위상차가 일정하지 않아 편차가 생기는 경우가 있다.
이 경우, RF 신호의 펄스길이 데이터를 정확하게 측정할 수 없다. 그러나, 상기에 도시한 바와 같이, VCO의 주파수를 2배로 한 경우는 홀수번째의 클록밖에 사용하지 않기 때문에, CLK2 또는 CLK4의 위상이 편차가 있더라도 펄스길이 데이터의 계측에는 영향을 주지 않는다. 더욱이, VCO의 주파수를 16배로 한 경우는, CLK1밖에 사용하지 않기 때문에, CLK1의 위상만 정확하면, 다른 15개의 클록의 위상차에 편차가 생겨도 정확하게 펄스길이 데이터를 계측할 수 있다.
또한, 도 11a 및 도 11b와 같이, CLK1의 위상차가 50% 편차가 생긴 경우를 생각한다. 각각의 VCO의 발진주파수는, 도 11a가 50MHz, 도 11b가 100MHz이다. 이 도 11a 및 도 11b로부터 주파수가 높은 경우(도 11d)에, 절대적인 위상편차가 작다는 것을 알 수 있다.
요컨대, nTap 모드에 의하면, 사용하는 클록이 상대적인 위상에러를 갖고 있더라도, 그 영향을 작게 할 수 있어, RF 신호를 보다 정확하게 읽을 수 있는 것이다.
3.주파수 제어회로
3-1. 주파수 편차
다음에, 주파수 제어회로(3)에 대해서 설명한다. 상술한 바와 같이, 주파수 제어회로(3)는, 펄스길이 계측회로(2)로부터 공급되는 펄스길이 데이터로부터 주파수 편차를 검출하여, 펄스길이 데이터의 보정을 행한다.
우선, 주파수 편차에 대해서 설명한다.
RF 신호의 주파수와 VCO의 발신주파수에 편차가 생긴 경우에는 도 12a 내지 도 12c와 같이 펄스길이 데이터에 변화가 생긴다.
이상적인 RF 신호의 3T에 대하여, 도 12a, 도 12b 및 도 12c는, VCO의 주파수가 일치하고 있는 경우, RF 신호에 대하여 VCO가 2% 빠른 경우, RF 신호에 대하여 VCO가 2% 느린 경우의 3개의 예를 나타내고 있다.
도 12a와 같이 주파수가 일치하고 있는 경우, 펄스길이 데이터는 정확하게 3T로 계측된다(3T + 0/16T).
그런데 도 12b와 같이, VCO의 주파수가 RF 신호의 주파수에 비교하여 빨라지면, 펄스길이 데이터는 길게 계측된다(3T + 1/16 T).
한편, 도 12c와 같이, VCO의 주파수가 RF 신호의 주파수에 비교하여 시간이 늦어지면, 펄스길이 데이터는 짧게 계측된다(2T + 15/16T).
그래서, 펄스길이 데이터가 보다 길게 계측되는 빈도가 많은 경우는, VCO의 주파수가 RF 신호의 주파수에 대하여 빨라지고 있는 것을 알 수 있다. 한편, 펄스길이 데이터가 짧게 계측되는 빈도가 많은 경우는, VCO의 주파수가 RF 신호의 주파수에 대하여 늦어지고 있는 것을 알 수 있다.
3-2. 주파수 편차 보정의 알고리즘
3-2-1. 입력펄스길이 데이터의 주파수 편차 검출방법
개개의 펄스길이 데이터의 주파수의 편차량 및 방향, 즉 VCO가 RF 신호에 비교하여 어느 만큼 늦어져 있는가, 또는 어느 만큼 빨라져 있는가를 검출하는 방법에 대해서 설명한다.
주파수 편차를 검출하는 방법을 설명하기 위해서, 도 13a 내지 도 13c에 RF 신호의 펄스길이 데이터의 예를 나타낸다.
도 13a는 RF 신호의 7T에 대하여, VCO의 주파수가 일치하고 있는 경우를 나타내고 있다.
도 13a와 같이, 이상적인 상태, 요컨대 RF 신호의 주파수와 VCO의 주파수가 완전히 일치하고 있을 때는, 펄스길이는 전부 정수값이 된다(7T + 0/16T).
그러나, RF 신호의 주파수에 비교하여 VCO의 주파수가 빠르거나 혹은 늦어진 경우, 펄스길이 데이터는 단편길이성분을 가진다. 여기서, 디지털 PLL의 구성상, RF 신호와 VCO의 주파수의 편차의 극성을 나타내는 정보가 존재하지 않는다. 그래서, 입력된 펄스길이에서 일부의 방법으로 편차의 방향을 판단하는 것이 필요해진다. 본 실시예에서 사용된 알고리즘에서는, 다음 "3-2-2 전체의 주파수 편차의 검출방법"에서 서술하도록 하여 산출한 전체의 주파수 편차값을 이용한다.
도 13b는 VCO의 주파수가 RF 신호의 주파수에 비교하여 6% 빨라진 상태를 나타내고 있다. 이 경우의 펄스길이는 7T + 7/16T가 되어, 단순히 생각하면 이 길이는 VCO의 주파수가 느려 8T가 짧아진 것인지, VCO의 주파수가 빨라 7T가 길어진 것인지 판단할 수 없다.
그렇지만, 전체의 주파수 편차값이, VCO가 5% 빠르다고 하는 정보를 가지고 있으면, 이 펄스길이 데이터를 VCO의 주파수가 빨라져 7T가 (7T + 7/16T)로 길게 계측되었다고 판단할 수 있다. 이 펄스길이 데이터의 주파수 편차는 (7T + 7/16T)/7T= 7.4375/7≒6.3%으로 산출할 수 있다.
또한, 도 13c는 VCO의 주파수가 6% 느린 상태를 나타낸 것이다. 펄스길이 데이터는 (6T + 9/16T)로 되어 있고, 편차 방향은 펄스길이 데이터만의 정보로는 판단할 수 없다. 여기서 전체의 주파수 편차값이 VCO가 5% 느리다고 하는 정보를 가지고 있으면, 이 펄스길이 데이터를 VCO가 늦어져 7T가 (6T + 9/16T)로 짧게 계측된다고 판단할 수 있다. 이 펄스길이 데이터의 주파수 편차는 (6T + 9/16T)/7T=6.5625/7≒-6.2%로 산출할 수 있다.
이와 같이 펄스길이와 전체의 주파수 편차값을 사용함으로써, 입력펄스길이 데이터의 주파수 편차를 검출할 수 있다.
3-2-2. 전체의 주파수 편차의 검출방법
개개의 입력펄스길이의 주파수 편차를 산출하면, 전체의 주파수 편차를 산출할 수 있다. 그러나, 지터 또는 돌발적인 에러에 의해서 주파수 편차가 아님에도 불구하고, 개개의 입력펄스길이가 주파수 편차를 가져 버리는 것을 생각할 수 있다. 이것을 회피하기 위한 방법으로서, 개개의 입력펄스길이의 주파수 편차를 IIR형 디지털필터에 통과시키는 것에 의해, 지터 등의 노이즈성분이 제거되고, 전체의 주파수 편차값과 방향을 산출할 수 있다. 또한 이 IIR형 디지털 필터의 시정수는 외부에서 제어할 수 있기 때문에, 시정수를 크게 함으로써 노이즈 등의 영향에 대하여 보다 강하게 하거나, 시정수를 하강시키는 것에 의해 주파수 편차의 인식 스피드를 높일 수 있다.
3-2-3. 주파수 편차 보정방법
주파수 편차의 보정량은, 입력펄스길이 데이터와 전체의 주파수 편차, 방향 에 의해 구할 수 있다.
계산상 VCO가 5% 빠른 경우, 도 14a에 나타낸 바와 같이, 5T의 RF 신호는, 5T + 4T/16으로 계측되며, 또한 도 14b와 같이 10T의 RF 신호는, 10T + 8T/16으로 계측된다.
그러나, 실제로 계측되는 펄스길이 데이터는, 지터 등의 노이즈에 의해 5T + 3T/16 및 5T + 5T/16이다.
주파수 제어회로(3)의 목적은, 입력펄스길이 데이터의 주파수 편차 성분만을 보정하는 것이기 때문에, 지터 등에 의한 외란의 영향을 무시한다. 요컨대, 보정량은 전체의 주파수 편차로부터 계산될 수 있는 값으로 한다. 예를 들면, VCO 주파수가 RF 신호에 대하여 5% 빠른 것을 검출한 경우, 펄스길이 데이터가 5T의 길이일 때는 보정량을 -4T/16, 10T의 길이일 때는 보정량을 -8T/16으로 한다.
4. 디지털 비대칭 보정회로
4-1. 비대칭 편차
다음에, 디지털 비대칭 보정회로(4)에 대해서 설명한다. 상술한 바와 같이, 디지털 비대칭 보정회로(4)는, 펄스길이 데이터로부터 비대칭 편차를 검출하여, 펄스길이 데이터에 보정을 행한다.
우선, 비대칭 편차에 대해서 설명한다.
도 15는, 광 디스크의 신호에서의 결함에 의한 비대칭 편차가 발생하는 기구의 예를 나타낸다.
광 디스크의 RF 신호는, 도 80의 회로에서 설명한 바와 같이, 그 RF 신호자신의 평균값을 슬라이스 레벨로서 사용할 수 있다. 이것은, RF 신호의 DC 성분(평균값)이 RF 신호의 중심을 얻을 수 있도록, 진폭의 +측과 -측의 밸런스를 유지하도록 생성되어 있기 때문이다.
그러나, RF 신호가 디스크의 신호면의 빛의 반사로부터 생성되기 때문에, 디스크의 표면에 손상 또는 오염이 있는 경우, 도 15와 같이 RF 신호가 일시적으로 오프셋을 가지는 경우가 있다. 그러나, 슬라이스 레벨은 정상적인 RF 신호에 존재하는 단기적인 정부의 언밸런스에 의해서 변동하지 않도록, RF 신호의 주파수에 비교하여 충분히 긴 시정수를 가지고 있다. 그 때문에, 결함에 의한 오프셋의 발생이 슬라이스 레벨 생성을 위한 시정수보다도 충분히 짧은 경우에, 슬라이스 레벨은 RF 신호의 센터 레벨을 추종하지 못한다.
이것이, 비대칭 편차이며, 비대칭 편차가 일어나고 있는 구간은 RF 신호를 정확하게 2치화할 수 없게 되어, 해독능력이 저하하며, 또한, PLL 동작이 불안정하게 되는 등의 영향을 생각할 수 있다. 이러한 경우의 메카니즘을 도 16을 참조하여 설명한다.
도 16과 같이, 광 디스크의 RF 신호는, 어느 정도의 기울기를 가진 아날로그신호로, 펄스길이 데이터에 의해서 그 진폭도 달라진다. 그 때문에, 슬라이스 레벨이 될 수 있는 한 정확하게 중심레벨을 유지하여 2치화될 수 있는 것이 이상적이다.
그러나, 상기한 것과 같이 비대칭 편차가 일어나 슬라이스 레벨이 어긋나버 리면, 펄스길이 데이터가 +측 또는 -측의 어느 한쪽이 다른쪽보다 커진다.
예를 들면, 도 16에 있어서 슬라이스 레벨이, "편차= +소" 또는 "편차= +대"등으로 하여 나타낸 바와 같이 +측으로 편차가 생긴 경우, 펄스길이 데이터는 실제의 펄스길이 데이터에 비교하여 +측의 신호가 짧고, -측의 신호가 길어져 버린다.
한편, 슬라이스 레벨이, "편차=-소" 또는 "편차= -대"등으로 하여 나타낸 바와 같이 -측으로 편차가 생긴 경우, 펄스길이 데이터는 실제의 펄스길이 데이터에 비교하여 -측의 신호가 짧고, +측의 신호가 길어져 버린다.
이것은 다시 말하면, 펄스길이 데이터가 교대로 장단의 에러성분을 가지고 있을 경우, 비대칭 편차가 발생한다.
4-2. 디지털 비대칭 보정의 알고리즘
4-2-1. 비대칭 편차의 검출방법
비대칭의 편차량 및 방향, 즉 슬라이스 레벨이 +측으로 편차가 생기는지, 혹은 -측으로 편차가 생기는지를 검출하는 방법에 대해서 설명한다.
도 17은, 비대칭 편차를 검출하는 방법을 설명하기 위한 RF 신호와 슬라이스 레벨, 그리고 펄스길이 데이터의 예를 나타낸다.
이상적인 RF 신호에 있어서, 슬라이스 레벨이 적정한 레벨, 즉 중심에 있을 때는, 펄스길이 데이터는 정확하게 정수값으로 나타낸다.
그러나, 슬라이스 레벨이 +측 또는 -측으로 어긋난 경우에는 펄스길이 데이터는 단편길이성분을 갖고, 슬라이스 레벨의 편차 방향과 RF 신호의 극성에 의해서실제의 펄스길이 데이터에 대하여 단편길이성분이 증감하는 방향이 결정된다. 즉, 슬라이스 레벨이 +측으로 편차가 생기면, +측의 펄스길이 데이터가 보다 짧아지고, -측의 펄스길이 데이터가 보다 길어진다. 반대로, 슬라이스 레벨이 -측으로 편차가 생기면, +측의 펄스길이 데이터가 보다 길어지고, -측의 펄스길이 데이터가 보다 짧아진다.
따라서, 입력 펄스길이 데이터로부터, 일정 방법으로 비대칭 편차의 극성을 판단하는 것이 필요해진다. 이 알고리즘에서는, CD 및 DVD의 RF 신호의 포맷으로서, 펄스길이 데이터가 3T∼11T, 14T의 정수값밖에 가지지 않은 것을 이용한다.
예를 들면, 도 17의 예에 있어서, 비대칭의 슬라이스 레벨이 +측으로 편차가 생긴 것에 의해 발생한 펄스길이 데이터를 보면 단편길이성분이 정확하게 0.5T, 즉 단위펄스길이 데이터의 절반이 된 상태로 되어 있다. 이 경우, 첫번째의 5.5T와, 두번째의 5.5T에서는, 단순히 예측하면, 변동량이 0.5T이며, 어느 한쪽이 5T, 다른 한쪽이 6T라고 생각되지만, 첫번째와 두번째의 어느 한쪽을 5T 및 6T로 보정하면 좋은지를 판단할 수 없다.
그러나, 세번째의 펄스길이 데이터가 2.5T이며, CD의 RF 신호에는 원래 2T라는 성분이 존재하지 않는 점에서, 이 펄스길이 데이터는 3T가 비대칭 편차에 의해서 짧아진 것이라고 판단할 수 있다. 마찬가지로, 네번째의 펄스길이 데이터는 11.5T이며, CD에는 12T는 존재하지 않는 점에서, 이것은 11T가 길어진 것으로 판단할 수 있다.
여기서, 펄스길이 데이터를 교대로 잡아, 각각을 도시한 것과 같이 Group A 및 Group B라고 생각한다. 그래서, 각각의 Group은, RF 신호의 +극성 또는 -극성의 펄스길이 데이터의 집합으로서 생각될 수 있다.
이것에 도시된 것처럼 비대칭 편차를 일으킨 펄스길이 데이터를 적용시켜 생각하여 본다.
편차가 양인 경우, 세번째의 펄스길이 데이터가 2.5T인 점에서, Group A의 데이터가 작아지는 방향으로 비대칭 편차가 일어나고 있다고 판단할 수 있다.
편차가 음인 경우는, 세번째의 펄스길이 데이터를 보더라도 비대칭 편차의 극성을 판단할 수 없다. 그러나, 다섯번째의 펄스길이 데이터를 보면 11.5T인 점에서 이것은 Group A의 데이터가 커지는 방향으로 비대칭 편차가 일어나고 있다고 판단할 수 있다.
이상과 같이 하여, 3T이하, 또는 11T이상의 펄스길이 데이터를 검출함으로써, 비대칭 편차의 방향을 알 수 있다.
4-2-2. 비대칭 보정의 개시조건
비대칭 편차를 검출하면, 그 시점에서 비대칭 보정을 개시할 수 있다.
그러나, RF 신호를 취급하는 경우, 지터 또는 돌발적인 에러에 의해서, 비대칭 편차가 아님에도 불구하고, 비대칭 편차와 닮은 에러가 우연히 발생하는 것을 생각할 수 있다. 즉, 양측 및 음측의 단편성분이 우연히 교대로 발생해, 그것을 비대칭 편차라고 오인식할 가능성이 있다.
이것을 회피하기 위해서, 단편성분의 극성의 반전이 반복되는 회수에 하한선을 설정하여, 일정 회수 이상 반복되는 경우 비대칭 편차가 검출된다.
또한, 지터가 RF신호에 일정하게 생기고 있는 경우에는, 큰수를 하한값으로 서 선택하였다고 해도, 확률적으로 오인식이 발생한다. 이것은, 단편성분이 소정값 이상인 조건을 추가함으로써, 통상 발생하기 쉬운 작은 레벨에서의 지터에 의한 오보정의 가능성을 낮출 수 있다.
이상의 결과로부터, 양측 및 음측 단편이 교대로 발생하는 회수와, 단편성분의 소정값을, 비대칭 보정개시조건으로서 사용하여, 비대칭 편차가 정확히 검출될 수 있다는 것을 알 수 있다.
4-2-3. 비대칭 편차량의 검출 및 보정량의 결정
디지털 비대칭 보정회로(4)에서는, 검출한 비대칭 편차에 의거하여 보정량을 결정함으로써, 적정한 량의 보정을 가할 것이다.
도 18은 결함에 의한 비대칭 편차의 발생과정의 구체예를 나타낸다. 이것은, 광 디스크의 오염에 의해서 RF 신호의 누락이 발생한 경우의 RF 신호의 변화를 나타낸 것이다.
이 경우, 결함에 의한 RF 신호의 손실과, 그에 따른 오프셋이 발생하고, 결함의 종료와 동시에 RF 신호가 다시 발생한다.
그 후는, RF 신호발생직후의 비대칭 편차가 가장 크고, 시간이 경과함에 따라 비대칭 편차가 작아진다. 이 신호를 적절히 보정하고자 한다면, 비대칭 편차의 변화에 따라 보정량도 변화되어야 한다. 즉, 검출한 편차량을, 적절히 펄스길이 데이터에 대하여 피드백함으로써, 시간과 함께 변하는 비대칭 편차량은 적절히 보정된다.
보정량은 매우 단순한 알고리즘에 의해서 결정된다.
도 17을 참조하여 설명한 바와 같이, 비대칭 편차에 의한 펄스길이 데이터의 단편성분에의 영향은, RF 신호의 극성과 비대칭 편차의 극성에 의해서 명백하게 그 경향이 결정된다. 즉, 비대칭 편차양은, 교대로 그 극성을 바꾸면서 펄스길이 데이터의 단편성분을 적산함으로써 산출할 수 있다.
단편성분의 적산시에, 적산회수가 적으면, 예를 들면 지터 등의 비대칭 편차와는 관계가 없는 돌발적인 에러의 성분이 추가될 가능성이 있다. 그러나, 적산회수를 너무 많게 하면, 비대칭 편차의 변동이 빠른 경우에, 트랙킹할 수 없게 되어, 적정한 보정량의 피드백할 수 없게 된다.
실제의 시스템에서, 적산 회수는 가변이고, 하드웨어 시스템의 구성에 따라서 펌웨어로 바꿀 수 있도록 함으로써, 시스템에 최적의 적산회수를 선택할 수 있도록 되어 있다.
4-2-4. 비대칭 보정의 종료조건
비대칭 보정을 시작한 후, 일부의 조건 중 하나를 충족시키는 경우 보정의 실행을 정지한다.
제 1 조건으로서, 보정량에 하한값을 설정하여, 보정량이 하한값보다 작은 값이 된 경우에는 보정을 정지한다. 이것은, 어느 정도 이하의 작은 편차량인 경우에는 비대칭 보정처리를 할 필요가 없기 때문이다. 이 하한값은 임의로 설정가능하다.
제 2 조건으로서, 특정한 범위외의 펄스길이 데이터가 발생한 경우에 보정을 정지한다. 이것은, 입력신호가 소정 포맷으로부터 상당히 벗어난 값을 갖는 경우, 비대칭 보정회로(4)가, 그 편차량을 정확히 검출하는 것이 곤란한 상태일 가능성이 있다. 그 제 2 조건에 의해, 디지털 비대칭 보정회로(4)는, 비대칭 편차를 오검출하여 결과적으로 오류 정정이 행하여지는 것을 막는다.
5. 클록위상제어 및 런 길이 생성회로
5-1. 본 회로의 개요
이하, 클록위상제어 및 런 길이 생성회로(위상제어 및 데이터추출회로)(5)에 대해서 설명한다.
위상제어 및 데이터추출회로(5)에서는, 가상채널클록을 생성하고, 펄스길이 데이터를 가상채널클록에 의거하여 카운트하여, 런길이 데이터의 값을 결정하고, 위상에러를 추출한다.
우선, 종래의 채널클록에 대해서 간단히 서술한다.
광 픽업에 의한 레이저광 조사에 의해 광 디스크로부터 판독된 RF 신호는, 시간적으로 변동한다.
그리고, 그 변동을 갖는 RF 신호를 정확하게 판독하기 위해서는, 도 19b와 같은 RF신호에 동기한 채널클록이 필요하며, 이 채널 클록 생성에 디지털 PLL이 사용되었다. 이 채널클록에 의거하여 도 19a의 2치화된 RF 신호를 포획한 결과는 도 19c와 같이 된다.
종래, 채널클록을 생성하기 위해서는, 도 20a과 같이 채널클록의 8배 빠른 고주파클록(Hif)을 사용한다. 그리고, RF 신호와 채널클록의 위상과 주파수를 맞추 기 위해서, 고주파클록(Hif)의 역엣지를 사용하여, 고주파클록을 7.5분주, 8.0분주, 8.5분주하여, 도 20b와 같이 채널클록의 위상을 진행하거나 늦추거나 하여 생성하였다. 그리고, 상술한 것처럼 생성된 채널클록의 상승에서 도 19c와 같이, RF 신호를 샘플링하여, RF 신호로부터 런길이 데이터를 계측한다.
이에 대하여 본 실시예에서는, 종래의 디지털 PLL을 사용하여 클록을 생성하고, 그 클록에 의거하여 RF 신호를 샘플링하여 런길이 데이터를 생성하는 대신에, RF 신호의 엣지와 채널클록의 위상관계를 수치화하여, 그 수치에 의거하여 RF 신호의 펄스길이 데이터로부터 런길이 데이터를 생성한다. 이하, 본 실시예의 알고리즘을 설명한다.
5-2. 가상채널클록과 런길이 데이터생성의 개념
상술한 바와 같이, 펄스길이 계측회로(2)로 측정한 랜드/피트의 펄스길이 데이터는, 펄스길이의 정수부분과 펄스길이의 단편부분으로 나타내고 있다. 예를 들면, 펄스길이 데이터가 3T + 2T/16(=3.125T)인 경우, 펄스길이의 정수부분은 3T, 펄스길이의 단편부분은 2T/16이 된다.
다음에, 상세한 것은 후술하지만, RF 신호의 엣지와 가상채널클록간의 위상차를 계산한다. 가상채널클록은, 실제의 클록신호가 아니다. 그리고 도 21a에 2치화된 RF신호, 도 21b에 가상채널클록을 나타내지만, 도 21c를 예로 하면, RF 신호의 엣지로부터 채널클록의 상승까지가, 11T/16으로 나타낸 가상채널클록의 위상차이다.
런길이 데이터의 생성은, 도 21f의 랜드의 펄스길이 데이터에 있는 가상채널 클록의 상승의 회수를 계산하여 구한다. 도 21의 경우, 랜드의 펄스길이 데이터에는 3회의 가상채널클록의 상승이 들어가기 때문에, 런길이 데이터를 3T라고 판단한다.
5-3. 런길이 데이터 확정 알고리즘
이하에, 위상제어 및 데이터추출회로(5)의 펄스길이 데이터로부터 런길이 데이터를 생성하는 구체적인 동작을 설명한다.
도 21f의 펄스길이 데이터가 3T + 4T/16인 경우에 대해서 런길이 데이터의 생성방법을 서술한다.
도 21b의 가상채널클록의 첫번째 상승은, 도 21g의 엣지 A에서 11T/16 지연되고, 또한 두번째의 상승은 1T + 11T/16, 세번째는 2T + 11T/16, 네번째는 3T + 11T/16 지연된다.
도 21f의 펄스길이 데이터가 3T + 4T/16이기 때문에, 세번째의 가상채널클록의 상승인 2T + 11T/16보다 길고, 네번째의 가상채널클록의 상승인 3T + 11T/16보다 짧다.
요컨대, 3개의 가상채널클록의 상승이 RF 신호의 엣지로부터 다음 엣지까지를 포함하므로, 이 펄스길이 데이터의 런길이는 3T로 판단한다.
다음에, 펄스길이 데이터의 단편부분과 가상채널클록의 위상차가 같은 경우의 런길이 데이터의 생성방법을 서술한다.
펄스길이 데이터가 3T + 4T/16, 가상채널클록이 4T/16인 경우를 도 22에 나타낸다. 도 22b의 펄스길이 데이터의 엣지가 네번째의 가상채널클록의 상승과 같아 져 있어서, 펄스 A의 길이가 3T인지 4T인지 판단할 수 없다. 이것은, 2치화한 RF 신호를 샘플링한 것과 비교하기 때문이며, 샘플링되기 전의 2치화한 RF신호의 엣지와 가상채널클록을 비교하여 그 문제를 해소할 수 있다.
도 22b의 펄스길이 데이터가 샘플링하기 전의 신호는, RF 신호와 가상채널클록이 비동기이기 때문에, 도 22a와 같은 엣지를 갖는 2치화한 RF 신호이다. 도 22a의 2치화한 RF 신호의 엣지는, 가상채널클록의 상승보다 짧다. 그 때문에, 펄스 A의 길이는, 그 펄스 A의 엣지에 대응한 가상채널클록보다 짧다고 판단된다.
5-4. 가상채널클록 생성 알고리즘
가상채널클록 생성알고리즘을 도 21을 참조하여 설명한다. 도 21j의 다음 펄스길이 데이터로부터 런길이 데이터를 구하기 위해서, 도 21h의 엣지 B와 도 21d에 나타낸 다음 가상채널클록간의 위상차를 구해야 한다.
도 21f의 현재의 펄스길이 데이터의 런길이 데이터를 구하는데 사용된 가상채널클록은, 도 21g의 엣지 A에 대하여 11T/16만큼 지연된다. 현재의 펄스길이 데이터가 3T + 4T/16이기 때문에, 엣지 B는, 현재의 가상채널클록에 대하여 4T/16만큼 지연된다. 요컨대, 엣지 B와 도 21i의 다음의 가상채널클록간의 위상차는, 11T/16 - 4T/16 = 7T/16이 된다.
5-5. 가상채널클록의 위상제어 알고리즘
가상채널클록의 위상제어알고리즘에 대해서 도 23을 사용하여 설명한다. 도 23은 RF 신호의 엣지에 대하여 가상채널클록의 위상차가 Case A에서 Case P까지 있는 것을 나타내고 있다.
RF 신호의 시간축방향의 변화 또는 지터 등의 노이즈가 있더라도, 정확하게 런길이 데이터를 생성할 수 있도록, 가상채널클록을 위상제어하지 않으면 안된다. 그 때문에, 위상제어는, 가상채널클록이 RF 신호에 대하여 셋업타임과 홀드타임이 최대가 되는, 즉 Case P와 Case A가 되도록 제어하고 있다.
Case P와 Case A의 경우에 셋업타임과 홀드타임이 최대가 되는 이유를, 도 25에서 설명한다. 도 25의 Point A와 Point B를 가상채널클록으로 한다. 그 경우의 셋업타임과 홀드타임이 최대가 되는 이상적인 RF 신호의 엣지는, Point A로부터 0.5T 변위된 엣지 A가 된다.
여기서, RF 신호의 엣지가 엣지 B와 엣지 C가 된 경우를 생각한다. 엣지 B와 엣지 C의 2치화한 RF 신호는, 16상 2단자 VCO(10)에 의한 16상 클록으로 샘플링되어, 도 25b 및 도 25c와 같이 된다. 즉, RF 신호와 가상채널클록이 이상적인 위상차일 때, 도 25b 및 도 25c의 엣지로부터 Point B까지의 위상차 7T/16 또는 8T/16의 2개의 Case가 있다. 그 때문에, 위상차가 7T/16 또는 8T/16일 때는, 이상적인 위상차라고 판단하여, 위상차를 보정하지 않는다.(이것을 불감대로 한다). 도 23에서는, 그 불감대는 Case P과 Case A에 해당한다.
위상에러는 다음과 같이 결정된다. 도 23에 나타낸 가상채널클록의 상승이 Case B∼Case H까지일 경우, Case A에서의 편차량을 위상에러로 하며, 또한 Case I∼Case O까지일 경우, 위상에러를 Case P에서의 편차량으로 한다.
도 23에 나타낸 가상채널클록의 상승이 Case B∼Case H까지일 경우, 위상제어 및 데이터추출회로(5)는 이상상태인 Case A 또는 Case P에 대하여 가상채널클록 이 지연된다고 판단한다. 반대로 Case I∼Case O까지일 경우, 가상채널클록이 진행하고 있다고 판단한다.
진행 또는 지연의 판단기준의 범위는, RF 신호의 특징에 의해서, Case A와 Case P의 양 이웃의 Case B와 Case O도 불감대로서 취급하면 해독능력이 좋은 경우가 있다. 그 때문에, 판단기준의 범위를 임의로 설정할 수 있도록 하는 것이 적절하다.
또한, Case H 및 Case I일 경우에, 위상이 지연되거나 진행하는지를 판단하지 않는 편이 좋은 경우가 있어, 불감대로서 설정할 수 있도록 하고 있다.
RF 신호에 대하여 가상채널클록이 "진행된" 또는 "지연된" 것으로서 판단한 경우, 다음과 같이 하여 가상채널클록의 위상차를 보정한다.
위상이 진행하고 있는 경우, 다음의 가상채널클록의 위상차에 대하여 위상이 지연되도록 보정을 행한다. 예를 들면, 가상채널클록이 Case C에 있는 경우, Case B가 되도록 위상값을 1T/16으로 보정한다. 지연된 경우는, 다음의 가상채널클록의 위상차에 대하여 위상이 진행되도록 보정을 행한다.
도 23에서는 위상차의 보정량은 1T/16이지만, 도 24와 같이 보정량을 1T/32로 설정가능하게 해도 된다.
도 24의 1T/32 제어모드는, 1T/16 제어모드에 비교하여 분해능을 향상시켜, 고주파수 지터성분을 가진 RF 신호에 강한 재생모드가 된다.
그러나, 위상제어의 이득이 떨어지게 되어, RF 신호의 주파수변화에 대한 트랙킹능력이 떨어진다.
그래서, 1T/16 제어와 1T/32 제어를 자동적으로 바꿔, 1T/16 제어의 트랙킹능력과 1T/32 제어의 내 지터성을 겸비한 모드를 설치하는 것이 적절해진다.
이 모드는 통상 1T/32 제어로 동작하고 있지만, 위상의 진행 또는 지연이 3회 연속하여 검출된 경우, 자동적으로 1T/16 제어로 바뀐다. 위상이 이상상태로 되돌아가면, 그 동작은 1T/32 제어로 자동적으로 되돌아간다.
또한, 본 실시예의 위상제어에서는, EFM 신호(CD의 경우)나 EFM + 신호(DVD의 경우)의 포맷 외의 펄스길이 데이터가 온 경우, 위상보정을 행하지 않은 모드를 제공한다. 왜냐하면, 포맷 외의 펄스의 엣지는 신뢰성이 없고, 신뢰성이 없는 RF 신호의 엣지에 대하여 위상제어하는 것은, 의미가 없을 뿐만 아니라, 부정확한 위상 제어를 하기 쉽기 때문이다.
이상에서 서술한 모드, 불감대의 범위 및 보정량을 설정함으로써, 어떠한 형태의 광 디스크에서도 해독능력을 향상시킬 수 있다.
6. RLL 회로
6-1. PLL 시스템과 RLL 회로
RLL 회로(런 길이보정회로)(6)에 대해서 설명한다.
RLL 회로(6)는, RF 신호가 어떠한 요인에 의해서 포맷위반한 데이터로 되어 버린 경우, 일부의 법칙에 의해서 원래의 데이터를 추측하여, 보정을 가한다.
상술한 위상제어 및 데이터추출회로(5)를 거쳐 생성된 런길이 데이터를, 원래의 RF 신호와 대비하여 나타낸 것을 도 26에 나타낸다.
도 26a에 있어서, RF 신호는 슬라이스 레벨에 대해 2치화되어 있다. RF 신호와 슬라이스 레벨의 교점이 2치화된 RF 신호의 엣지가 되어, 인접한 엣지 사이의 길이가, 도 26b에 도시된 것처럼, 상술한 펄스길이 계측회로(2)에 의해 펄스길이 데이터로서 산출된다.
그리고, 상기한 바와 같이, 위상제어 및 데이터추출회로(5)는, 도 26c에 도시된 것처럼, 펄스길이 데이터로부터 런길이 데이터와 위상에러를 산출한다.
PLL이 정상으로 록되어 있는 상태이면, 이 위상에러는 각 펄스길이 데이터의 노이즈에 의한 오차성분을 나타내는 것이다. 이 때문에, RLL 회로(6)에서는 위상에러를 사용하여 보정을 행한다.
RLL 회로(6)에서의 보정처리의 순서는 도 27과 같이 된다. 여기서는 포맷위반이 짧은 런길이 데이터인 것을 에러라고 한다.
먼저, 처리 31에서는, 동기패턴 및 포맷위반한 긴 런길이 데이터의 보정처리를 행한다.
다음에, 처리 32에서는, 3연속 이상의 에러의 보정처리를 행한다. 이 보정처리에서는, 연속하는 3개 이상의 에러를 몇 개의 법칙에 따라 보정하지만, 다 보정할 수 없는 에러는, 2연속 이하의 에러로 하고, 다음 처리 33의 2연속 에러보정처리, 및 처리 34의 단일 에러 보정처리에 맡긴다.
처리 33의 2연속 에러의 보정처리에서는, RLL 회로에 입력된 시점에서 2연속 에러인 것과, 전단의 처리 32에서의 3연속 이상의 에러보정처리에 의해서 생성되는 경우가 있는 2연속 에러의, 양쪽에 대하여 보정이 행하여진다. 이 에러처리에서도 다 고쳐지지 않는 것은 단일 에러의 데이터로 하여, 처리 34의 단일 에러보정처리에 맡긴다.
처리 34의 단일 에러의 보정처리에서는, RLL 회로(6)에 입력된 시점에서 단일 에러인 것과, 전단에 있는 3연속 이상의 에러보정처리 및 2연속 에러보정에 의해서 생성되는 경우가 있는 단일 에러를 보정한다.
이상의 보정처리를 순차로 행함으로써, 3T 미만의 런 길이를 3T 이상의 런 길이로 보정할 수 있다.
6-2. 런길이 데이터의 에러패턴
런길이 에러가 발생하는 패턴을 도 28∼도 33에 나타낸다.
도 28은 3T 미만의 런길이 데이터가 1회 발생하고, 그 런길이 데이터 전후의 데이터가 3T 이상인 경우이다.
이것은, 3T 등의 작은 T가, 진폭의 부족, 슬라이스 레벨의 편차 또는 지터 등의 요인에 의해서 에러가 되었든가, 또는 그 에러 전후의 T와 에러의 T를 합계한 긴 T 중에 노이즈가 포함된 것으로 생각된다.
도 29는 3T 미만의 런길이 데이터가 2회 발생하고, 그 런길이 데이터 전후의 런길이 데이터가 3T 이상인 경우이다. 이것은, 전후의 런길이 데이터의 엣지가 채터링을 일으켜 버린 것으로 생각되지만, 디스크의 특징이나 큰 지터 등이 있으면, 2개의 짧은 T, 예를 들면 3T + 3T라는 연속한 런길이 데이터가 양쪽 모두 3T 미만이 되는 것도 생각된다.
도 30은 3T 미만의 런길이 데이터가 3회 발생하고, 그 런길이 데이터 전후의 런길이 데이터가 3T 이상인 경우이다. 이것은 진폭의 부족이나 노이즈의 영향에 의해서, 하나의 런길이 데이터가 3개의 작은 런길이 데이터로 분할된 것으로 생각된다.
도 31은 3T 미만의 런길이 데이터가 4회이상 계속해서 발생하는 경우이다. 통상 재생 중에 이러한 것이 일어나는 원인으로서는, 큰 오염 또는 결함 등에 의해서 RF 신호가 없어져, 진폭이 대단히 작아진 RF 신호와 슬라이스 레벨이 같은 레벨이 되는 것으로, 의미가 없는 패턴이 발생했다고 생각된다.
도 32는 12T 이상의 런길이 데이터가 발생한 예이다. 이것도 노이즈, 지터 또는 비대칭 편차 등의 영향에 의해서, 11T 또는 그 이하의 런길이 데이터가, 포맷으로서 있을 수 없는 12T가 된 것으로 생각된다.
도 33은 동기패턴이 깨지는 예이다. 예를 들면, 노이즈, 지터 또는 비대칭 편차 등의 영향으로, 원래 11T + 11T이어야 하는 동기패턴을 유지할 수 없게 된 경우 등이다.
6-3. 런길이 에러의 보정방법의 개요
에러의 패턴을 보정하는 방법에 대해서 나타낸다. 이후, 설명을 간단히 하기 위해서 런길이 데이터를 정수로 기술하고 있지만, 이것은 특별한 설명이 없는 한 소수점 이하의 길이를 갖는 데이터를 의미한다.
위상제어 및 데이터추출회로(5)의 설명에서 서술하였듯이, 본 실시예의 디지털 PLL 시스템에서는, 가상채널클록에 해당하는 엣지 사이에 포함된 엣지의 수에 따라 런길이 데이터가 결정되기 때문에, 예를 들면 0T로 표현된 런길이 데이터에 있어서도, 기준엣지를 넘지 않은 범위에서의 런길이 데이터를 갖는 것이다.
T를 보정하는 방향, 즉 앞의 런길이 데이터측인가, 또는 뒤의 런길이 데이터측에 보정을 가하는 것인가는, 전후의 런길이 데이터의 길이 L, 및 에러가 된 런길이 데이터의 양 엣지의 가상채널클록에 대한 위상에러 φ를 바탕으로 결정된다.
또한, 위상에러 φ의 조건에 대해서는, 전후의 L의 조건에 의해서 제약을 받지 않는 경우, 전후의 엣지의 위상에러 φ1 및 φ2의 대소관계만이 아니고, φ=0, 즉, 엣지가 이상적인 위치에 있는지의 여부도 고려하는 일이 있다. 위상에러 φ를 고려하지 않는 경우라고 하는 것은, 에러의 발생패턴을 런길이 데이터 L만으로 판단하고, 특정한 패턴으로 보정하여 버리는 방법이다. 이들 조건들 중 어느 것을 행할지는, 시스템에 의해 선택가능하다. 이하에, 각 런길이 데이터의 에러패턴의 보정방법에 대해서 구체적으로 서술한다.
6-3-1. 0T의 단일 에러의 보정방법
도 34는 0T(1T 미만)의 런 길이 에러의 보정방법을 나타낸다. 보정방법으로서는, 도 34에 패턴 a∼e로 나타낸 5종류가 가능하다.
3개의 런길이 데이터를 각각 L1, L2, L3로서 나타낸다. L2가 0T로 된 경우, 3T로 확장하는 방법으로서 패턴 a∼d의 4종류의 보정이 생각된다. 이 때, 확장한 3T분은, 그 보정패턴에 의해서 전후의 런길이 데이터 L1과 L2로부터 삭제된다.
또한, 0T를 삭제하는 경우에는, 패턴 e로 나타낸 것처럼, 3개의 런길이 데이터는 그것들 모두를 더하여 하나의 런길이 데이터로 한다. 즉, L1 + L2 + L3(L2=0이기 때문에, 실질적으로는 L1 + L3)의 길이를 갖는 하나의 런길이 데이터로 한다.
도 35는 에러가 된 런길이 데이터의 양 엣지의 위상에러 φ1, φ2, 및 그 전후의 런길이 데이터 L1, L3의 값에 의한 보정방법의 일예이다.
이 방법에서는, 에러가 발생된 L2의 값을 가능한 한 3T로서 복원한다.
도 35는 (1)∼(11)로서 조건에 따른 보정처리를 나타내고 있다.
예를 들면, (1)에 나타낸 바와 같이, L1 + L3≤ 8일 경우만은, 패턴 e를 사용하여 0T를 삭제하고, 보정 후의 런 길이는, L1 내지 L3가 된다.
또한 (2)∼(11)은, 각각 도시하는 L1, L3의 조건 및 φ1, φ3의 조건에 따라서, 패턴 a∼d 중 어느 하나에 의해, 에러가 발생된 L2의 값을 3T로서 복원하는 경우가 된다.
또한, 도 36과 같은 보정방법도 가능하다.
이것은, L1 + L2 + L3의 합계가 11T 이하가 되는 경우에는 L2를 삭제하는 것을 우선적으로 행하는 방법이다.
보다 구체적으로는, (1)의 조건에서 패턴 e를 사용하고, 보정 후의 런 길이는 L1 + L3가 된다.
한편, (2)∼(5)의 조건이 만족되는 경우, 각각 도시한 것과 같이 패턴 a∼d 중 어느 하나에 의해, 에러가 발생된 L2의 값을 3T로서 복원한다.
또한, 위상에러 φ의 조건을 사용하지 않는 보정방법도 생각할 수 있고, 이것을 도 37에 나타낸다. 이것은, 실제로 일어나고 있는 랜덤에러를 해석했을 때, 옳은 데이터의 정렬은 nT + 3T + 3T(n≥3)와 같이 L2와 L3이 3T인 Case가 많이 보여지기 때문에, 이러한 명백한 보정방법을 제공한다.
이 경우, 도시한 바와 같이 (1)∼(4)의 각 조건에 따라서, 패턴 a∼d 중 어느 하나에 의해, 에러가 발생된 L2의 값을 3T로서 복원한다.
6-3-2. 1T의 단일 에러의 보정방법
다음에, 도 38은 1T 이상 2T 미만의 런길이 에러(이후, 1T)의 보정방법에 대해서 나타낸다.
보정방법으로서 도 38의 패턴 a∼d의 4종류의 보정방법이 가능하다.
우선, 3개의 런길이 데이터를 각각 L1, L2, L3로서, L2가 1T가 된 경우, L2를 3T로 확장하는 방법으로서 패턴 a∼c의 3종류의 보정이 가능하다. 이 경우, 그 확장된 3T분은, 그 보정패턴에 의해서 전후의 런길이 데이터로부터 삭제된다.
또한, 1T를 삭제하는 경우에는, 패턴 d와 같이, 3개의 런길이 데이터는 그것들 모두를 더하여 하나의 런길이 데이터로 한다. 즉, L1 + L2 + L3의 길이를 가지는 하나의 런길이 데이터로 한다.
에러가 된 런길이 데이터의 양 엣지의 위상에러 φ1, φ2, 및 그 전후의 런길이 데이터 L1, L3의 값을 조건으로 하는 보정방법의 일례는, 도 39와 같은 보정방법이 된다. 이것은, 에러가 발생한 L2의 값을 가능한 한 3T로서 복원하는 방법이다.
예를 들면, (1)에 나타낸 바와 같이, 조건이 L1 + L2 + L3≤8인 경우, 패턴 d를 사용하여 0T를 삭제함으로써, 보정 후의 런 길이는 L1 + L2 + L3가 된다.
또한, 조건 (2)∼(6)은, 각각 도시하는 L1, L3의 조건 및 φ1, φ3의 조건에 따라서, 패턴 a∼c 중 어느 하나에 의해, 에러가 발생한 L2의 값을 3T로서 복원하 는 경우가 된다.
또한, 도 40과 같은 보정방법도 가능하다. 이것은, L1 + L2 + L3의 합계가 11T 이하가 되는 경우에는 L2를 삭제하는 것을 우선적으로 행하는 방법이다.
보다 구체적으로, 조건(1)의 경우는 패턴 d를 사용하여 보정하여 L1 + L2 + L3의 런길이 데이터를 얻고, 조건 (2)∼(4)의 경우는 패턴 a∼c 중 어느 하나에 의해, 에러가 발생한 L2의 값을 3T로서 복원한다.
게다가, 위상에러 φ의 조건을 사용하지 않는 보정방법으로서, 도 41에 나타낸 방법이 있다. 이것은, 상기 도 37과 같이 0T의 위상에러 φ의 조건을 사용하지 않는 보정과 같은 이유에 의한 것이다.
이 경우, 도시한 바와 같이 (1)∼(3)의 각 조건에 따라서, 패턴 a∼c 중 어느 하나에 의해, 에러가 발생한 L2의 값을 3T로서 복원한다.
6-3-3. 2T의 단일 에러의 보정방법
도 42는, 2T 이상 3T 미만의 런 길이에러(이후, 2T)의 보정방법에 대해서 나타낸다.
보정방법에는 도 42의 패턴 a∼c의 3종류의 보정방법이 가능하다.
우선, 3개의 런길이 데이터를 각각 L1, L2, L3로서 나타낸다. L2가 2T인 경우, 이 L2를 3T로 확장하는 방법으로서 패턴 a, b의 두 가지의 보정이 가능하다. 이 때, 확장된 3T분은, 그 보정패턴에 의해서 전후의 런길이 데이터 L1과 L3으로부터 삭제된다.
또한, 2T를 삭제하는 경우에는, 패턴 c와 같이 3개의 런길이 데이터는 그것 들 모두를 더하여 하나의 런길이 데이터로 한다. 즉, L1 + L2 + L3의 길이를 가지는 하나의 런길이 데이터로 한다.
에러가 발생된 런길이 데이터의 양 엣지의 위상에러 φ1, φ2, 및 그 전후의 런길이 데이터 L1, L3의 값에 의한 보정방법은 도 43과 같은 보정방법이 된다.
이것은, 전후의 값 L1, L3의 어느 한쪽, 또는 양쪽이 3T로 되어 있는 경우를 특수 케이스로서 처리하고, 그 이외의 경우는 φ1, φ2의 조건에 의해서 2T를 3T로서 재생하는 방법이다.
그리고, (1)의 경우, 요컨대 L1, L3의 양쪽이 3T로 되어 있는 경우는, 패턴 c를 사용하여 L1 + L2 + L3(=8T)의 런길이 데이터를 형성한다.
또한, (2) 또는 (3)의 경우, L1 및 L3 중 어느 한쪽이 3T로 되어 있는 경우는, 패턴 a 또는 b에 의해, 3T가 아닌 쪽에서 1T를 삭제하여 L2에 더해, L2가 3T가 된다.
6-3-4. 2연속 에러의 보정방법
도 44는, 3T미만의 런 길이 에러가 2회 연속하여 발생한 경우와, 그 보정방법의 패턴에 대해서 나타낸다.
보정방법은, 2가지 형태로 분류할 수 있다. 도 44의 패턴 a∼c와 같이 에러가 전후의 런길이 데이터 L1과 L4 사이의 채터링으로 간주하고, L2과 L3의 런길이 데이터를 L1과 L4에 할당하여 버리는 방법과, 또 하나는 패턴 d와 같이, 연속한 에러 L2와 L3을, 2개의 연속한 3T로서 간주하는 방법이다.
보정패턴 a∼d의 선택은, L1, L2, L3, L4 각각의 길이와, 에러가 발생한 L2, L3의 엣지의 위상에러 φ1, φ2, φ3을 조건으로 하여 결정된다.
도 45 및 도 46은, 에러가 발생한 런길이 데이터의 엣지의 위상에러조건을 우선적으로 보정하는 방법이다.
도 45는 φ2의 위상에러가 0으로 된 경우에, 2개의 런 길이에러를 3T + 3T로 하는 것을 우선한다.
한편, 도 46의 보정은, φ1 또는 φ3의 위상에러가 0이 된 경우에, 그 엣지를 유지하면서, L1∼L4의 런 길이를 2개의 런 길이 패턴으로 나누는 것을 우선한다.
도 47은 런 길이에러 L2, L3의 길이의 조합과, 그에 따른 양단의 런길이 데이터 L1, L4의 길이의 조합에 의해서 보정패턴을 결정하는 방법이다.
이것은, L1 또는 L4가 11T를 넘지 않은 범위에서 L2 + L3을 L1 또는 L4에 더하여, L1 또는 L4가 11T를 넘어 버린 경우에는 L2 + L3을 그대로 한 개의 런길이 데이터로 한다.
이 경우, 도 47로부터 알 수 있듯이, L2 + L3이 3T미만이 되는 경우도 있다. 그러나, 이 시점에서는, 3T 미만의 발생은 그대로 채용되고, 도 27에서 설명한 바와 같이, 이 처리 33의 후단의 처리 34에서의 단일 에러의 보정회로에 의해서 보정처리된다.
6-3-5. 3연속 에러로, 에러의 합계가 3T 미만인 경우의 보정방법
도 48은 3T 미만의 런 길이 에러가 3회 연속하여 발생하고, 또한 그 런길이 데이터의 합계가 3T 미만인 경우의 패턴과, 그 보정방법에 대해서 나타낸다.
이 경우는, 런길이 데이터의 값이나, 위상에러의 값에 관계없이, 3개의 런길이 데이터를 합계하여 1개의 런길이 데이터로 한다. 보정방법은 도 49에 나타낸 바와 같이, L1, L5또는 φ1, φ2의 조건에 상관없이, L2 + L3 + L4가 하나의 런길이 데이터로 된다.
이 때, L2 + L3 + L4의 값은 3T 미만이 되지만, 그 값을 그대로 채용하여, 도 27에서 설명한 후단의 처리 34의 단일 에러 보정에 의해서 처리된다.
6-3-6. 3연속 에러로, 에러의 합계가 3T인 경우의 보정방법
도 50은 3T 미만의 런 길이 에러가 3회 연속하여 발생하고, 또한 그 런길이 데이터의 합계가 3T인 경우의 패턴과, 그 보정방법에 대해서 나타낸다.
이 경우도, 런길이 데이터의 값이나, 위상에러의 값에 관계없이, 3개의 런길이 데이터를 합계하여 1개의 런길이 데이터로 한다. 보정방법은 도 51에 나타낸 바와 같이, L1, L5또는 φ1, φ2의 조건에 상관없이, L2 + L3 + L4가 하나의 런길이 데이터로 된다. 이 경우, 3개의 에러를 합계한 L2 + L3 + L4의 값은 3T가 된다.
6-3-7. 3연속 에러로, 에러의 합계가 4T 이상인 경우의 보정방법
도 52는 3T 미만의 런 길이에러가 3회 연속하여 발생하고, 또한 그 런길이 데이터의 합계가 4T 이상인 경우의 패턴과, 그 보정방법에 대해서 나타낸다.
보정방법에는 두 가지가 있고, 그 중의 어느 한쪽의 방법으로 보정을 행한다.
도 53은, 도 52의 패턴 a를 항상 사용하여 보정하는 방법이다. 즉, 상기 도 49 및 도 51과 같이, L1, L5 또는 φ1, φ2의 조건에 상관없이, L2 + L3 + L4가 하 나의 런길이 데이터로 된다. 이 경우, 3개의 에러를 합계한 L2 + L3 + L4의 값은 4T이상이 된다.
또 하나의 보정방법은 도 54에 표시된다. 이것은 도 52의 패턴 a∼c를 선택적으로 사용하여 보정하는 방법이다.
그리고, 이 방법에 의하면, 3개의 연속하는 런길이 에러의 양단의 위상에러의 대소를 비교하여, 그 결과로부터, 3개의 런길이 데이터 대신에 1개의 3T로 치환한다. 이 때, 3개의 에러의 합계로부터 3을 뺀 값은, 그 조건에 따라서, L1, L5의 어느 한 쪽에 가산한다. 도 54의 (1) 및 (2)는, 해당 조건에 의해 패턴 c, b가 사용되는 경우이다.
6-3-8. 4연속이상의 에러의 보정방법
도 55는 3T 미만의 런길이 데이터가 4회 이상 연속하여 발생한 경우의 패턴과, 그 보정방법에 대해서 나타낸다.
이 경우, 원래의 런길이 데이터를 추측하는 것은 거의 불가능하기 때문에, 도 56에 나타낸 단순한 패턴에 의해서, 연속하는 런길이 데이터를 1개 또는 2개의 런길이 데이터로 변환한다. 보정패턴은 도 55의 패턴 a 또는 b가 사용되었다.
이 때, 합계한 값이 3T 미만이 되어도 특별한 처리는 하지 않고, 도 27을 참조하여 설명한 것처럼, 후단의 2연속 에러보정을 위한 처리 33과, 단일 에러보정을 위한 처리 34에 처리를 맡긴다.
6-3-9. 12T의 보정방법
도 57은 12T가 발생한 경우와, 그 보정패턴을 나타낸다.
12T는, 11T가 변화되어 이루어진 것으로 생각되기 때문에, 보정패턴은 도 57의 패턴 a 또는 b가 되고, 도 58의 조건에 따라서 런길이 데이터의 보정을 행한다.
그러나, 이때 도 58에 (3)의 경우로서 나타낸 바와 같이, 런길이 데이터 L1, L3의 조건이 맞지 않을 경우는 아무 것도 하지 않는다. 이것은, 동기패턴, 즉 11T + 11T의 패턴이, 부적절한 위치에서 발생하는 것을 피하기 위함이다.
6-3-10. 동기(sync) 패턴의 에러 보정방법
도 59a 및 도 59b는, CD 및 DVD에 대한 동기 패턴의 예를 나타낸다.
CD 혹은 DVD상에는, CD일 경우에 11T + 11T의 소정의 동기패턴 및 DVD일 경우에 14T + 4T의 소정의 동기패턴이, 소정 포맷으로서 일정한 간격으로 기록되어 있다. 이 패턴이, 올바른 간격 및 동기패턴으로부터 어느 정도 어긋나 있느냐에 의거하여 보정방법을 생각할 수 있다.
사용된 보정방법은, CD의 경우는 도 60, 도 62, 도 64, 도 66 및 도 68의 5종류로부터 선택할 수 있으며, 또한 DVD의 경우는, 도 61, 도 63, 도 65, 도 67 및 도 69의 5종류로부터 선택할 수 있다.
패턴 편차를 갖는 방법은, CD일 경우에는 16종류, DVD일 경우에는 14종류를 생각할 수 있다. 이들 16종류 또는 14종류가 상기 각 도면에 (1)∼(16) 및 (1)∼(14)로서 표시되어 있다. 각 도면에서의 파형에서는, 보정전의 패턴을 실선으로, 보정후의 패턴을 점선으로 나타내고 있다.
이들 이외의 편차 패턴에 대해서는, 이 보정을 행하지 않는다.
도 60 및 도 61은, 최소한의 보정으로 동기패턴을 복원할 수 없는 경우, 보 정을 행하지 않은 방법을 나타내고 있다.
보다 구체적으로는, CD일 경우의 도 60의 (1), (16) 및 DVD일 경우의 도 61의 (1), (14)를 제외하고, 패턴의 3개의 엣지의 위치에 대하여, 엣지의 편차가 1개소만 있는 경우에 보정을 행하는 방법이다.
도 62 및 도 63은, 동기 패턴이 이전의 동기패턴으로부터 CD일 경우 588T후 또는 DVD일 경우 1488T 후에 검출된다는 기대를 우선하는 보정방법을 나타낸다.
보다 구체적으로는, 도 62의 CD일 경우, 11T(L2)와 11T(L3) 사이의 엣지 위치가 588T의 위치인가 아닌가를 판단하여, 이 위치들 사이에서 맞추는 것을 우선하며, 그에 따라서 전후의 펄스길이(L1, L4)를 증감한다.
도 63의 DVD의 경우는, 14T(L2)와 4T(L3)의 사이의 엣지위치가 1488T의 위치인가 아닌가를 판단하여, 이 위치들 사이에서 맞추는 것을 우선하며, 그에 따라서 전후의 펄스길이(L1, L4)를 증감한다.
도 64 및 도 65는, 기본적으로는 상기 도 62 및 도 63과 같이, 동기패턴이 와야할 주기를 우선하여 보정을 행하지만, 보정해야 하는 양이 많은 경우에는, 동기의 주기에 구애받지 않는 보정을 행하는 것이다. 예를 들면, 도 64에서는 (4), (6) 및 (11)일 경우는, 588T 주기에 구애받지 않는 보정이 행하여진다. 또한, 도 65의 (3) 및 (4)일 경우는, 1488T 주기에 구애받지 않는 보정이 행하여진다.
도 66 및 도 67은, 동기주기 내의 동기패턴과 일치하는 런길이 데이터의 존재를 우선으로 하는 보정방법이다. 즉, CD의 경우는 11T, DVD의 경우는 14T 또는 4T가 존재하면, 그것이 올바르다고 판단하고, 그에 따라 또 다른 하나의 런길이 데 이터를 보정하는 방법이다.
도 68 및 도 69는, 기본적으로는 도 66 및 도 67과 동일하지만, 보정해야 하는 양이 많은 경우에는, 런길이 데이터의 패턴의 존재위치에 구애받지 않는 보정방법이다.
즉, 도 66 및 도 67에서 "보정하지 않는다"라고 나타낸 패턴에 대해서도, 도 68 및 도 69에 나타낸 바와 같이 보정을 행하는 방법이다.
6-3-11. 모니터 신호
또한, 이상과 같은 각각의 보정방법이 행해지지만, 런길이 데이터에 대하여 어떤 보정을 실행한 것인가를 외부에서 모니터할 수 있도록 하는 것이 바람직하다. 이를 위해, RLL 회로(6)는, 어떤 보정방법을 사용하였는지에 관한 모니터신호를 출력하도록 한다. 이에 따라서, 보정방법 및 빈도로부터 불량 디스크의 특징을 파악하는 것이 가능해진다.
7. 2단자 VCO
상술한 바와 같이, 16상 2단자 VCO(10)는, 러프측 제어단자와 파인측 제어단자에 의해 VCO의 발진주파수를 제어한다.
도 70은 16상 2단자 VCO(10)의 콘트롤전압에 대한 발진주파수를 나타낸다. 도 70에서, 횡축을 파인측 콘트롤전압(VCF), 좌종축을 발진주파수, 우종축을 러프측 콘트롤전압(VCR)으로 하여, 각 콘트롤전압이 VSS일 때에 발진주파수가 최대, VDD일 때에 최소가 된다. 발진주파수는 VCR의 변화에 대하여 크게 변하고, VCF의 변화에 대하여 작게 변한다.
VCF에 의한 발진주파수 변동을 Δf8/ΔV로서 나타낸다.
본 실시예의 16상 2단자 VCO(10)에서는, 러프측의 주파수를 대략 조정하고, 파인측의 주파수를 미세 조정한다.
종래의 1단자 VCO의 경우, 도 81의 Δf1/ΔV와 같이 주파수변동이 큰 것에 비해, 본 실시예의 16상 2단자 VCO(10)의 경우, 도 70의 Δf8/ΔV와 같이 주파수변동이 작다.
이에 따라, 노이즈가 VCF에 가해지더라도 주파수의 변동이 작기 때문에 해독능력에 큰 영향은 미치지 않는다. 그 때문에, VCF측의 로우패스필터의 시정수를 작게 할 수 있어, 편심이나 스핀들 모터의 회전에 의한 요동에 대하여 트랙킹 특징을 향상시킨다.
한편, VCR에 노이즈가 가해지면, 주파수의 변동이 대단히 크고 해독능력에 막대한 영향을 주지만, 이 문제도 VCR측의 로우패스필터의 시정수를 크게 함으로써 해소할 수 있다. 작은 주파수변동이 VCF측에서 트랙킹되므로, VCR의 LPF의 시정수를 크게 하더라도 통상 재생에 있어서의 트랙킹 능력이 저하되지 않는다.
또한, 도 82와 같이 복수의 VCO를 바꿔 사용하는 방법과는 달리, VCR, VCF의 어느 쪽의 제어단자도 선형으로 제어할 수 있기 때문에, 발진주파수를 심리스하게 제어할 수 있다. 이에 따라, 심리스하게, CD일 경우 0.5배속에서 48배속까지, DVD일 경우 0.5배속에서 16배속까지의 광대역 발진이 가능해진다.
다음에, 16상 2단자 VCO(10)의 제어에 대해서 설명한다.
VCF를 항상 VDD/2로 하도록, VCR를 제어한다. 도 71에 있어서, VCR가 a, VCF가 d의 상태로 발진하고 있는 경우, 동일한 발진주파수에서 VCF가 VDD/2가 되도록, VCR는 a를 b로 변화시키고, VCF는 d를 e로 변화시킨다.
마찬가지로, VCR가 c, VCF가 f의 상태인 경우는, VCR는 c를 b로 변화시키고, VCF도 f를 e로 변화시킨다.
이와 같이 하여, VCF가 VDD/2에 없는 경우는, VCF가 VDD/2가 되도록 제어함으로써, 심리스하게 트랙킹가능하게 된다.
도 72는 16상 2단자 VCO(10)에 대한 2단자 VCO 제어회로(9)에 대응하는, 2단자 VCO의 PLL 구성을 나타낸다.
2단자 VCO 제어회로(9)에는, 1/m 분주기(41), 1/n 분주기(42), 위상비교기(43), 챠지펌프(44), VCF측 로우패스필터(45), A/D 변환기(46), 러프단자 제어회로(47), VCR측 로우패스필터(48)가 설치된다.
1/m 분주기(41)에는 마스터 PLL 제어회로(8)로부터 기준클록이 공급된다.
VCF측 로우패스필터(45)의 출력은, 16상 2단자 VCO(10)의 파인측 제어단자에 입력된다.
VCR측 로우패스필터(48)의 출력은, 16상 2단자 VCO(10)의 러프측 제어단자에 입력된다.
또한, 1/n 분주기(42)에는 16상 2단자 VCO(10)의 발진주파수를 수신한다.
상술한 구성에 있어서, 1/m 분주기(41), 1/n 분주기(42), 위상비교기(43), 챠지펌프(44), VCF측 로우패스필터(45), 및 16상 2단자 VCO(10)는, 파인측의 제어 루프를 구성하지만, 이것은 일반적인 PLL과 동일하다. 일반적인 PLL 회로구성을 도 73에 나타내고 있지만, 상기 소자는, 1/m 분주기(101), 1/n 분주기(102), 위상비교기(103), 챠지펌프(104), 로우패스필터(105) 및 VCO(106)에 해당한다.
마스터 PLL 제어회로(65)로부터의 기준클록이 1/m 분주기(41)로 분주되며, 또한 16상 2단자 VCO(10)의 출력이 1/n 분주기(42)로 분주되어, 이들이 위상비교기(43)에 입력된다. 그리고 위상비교기(43)는, 이들 위상차의 비교결과를 챠지펌프(44)에 입력한다. 챠지펌프(44)는, 위상차의 신호를 3값 PWM 신호 형태로 출력한다.
도 74는 위상비교기(43)의 입력과 챠지펌프(44)의 출력을 나타낸다. 도 74a 및 도 74b에 나타낸, 위상비교기(43)에 입력되는 2개의 신호, 즉 기준클록의 1/m과, 16상 2단자 VCO(10)의 출력의 1/n과의 하강 엣지의 차를, 챠지펌프(44)에 의해 도 74c와 같이 3값 PWM 파형으로 변환하여 출력한다.
VCF측 로우패스필터(45)의 시정수는 트랙킹 특징을 향상시키기 위해서 작아지도록 선택하고, 이 VCF측 로우패스필터(45)를 통해서 VCF가 확정되고, 16상 2단자 VCO(10)의 파인측 제어단자에 입력된다.
러프측 제어루프는, 1/m 분주기(41), 1/n 분주기(42), 위상비교기(43), 챠지펌프(44), VCF측 로우패스필터(45), A/D 변환기(46), 러프단자 제어회로(47), VCR측 로우패스필터(48), 및 16상 2단자 VCO(10)로 구성된다.
이 러프측 제어루프에서는, VCF측 로우패스필터(45)로부터의 VCF를 A/D 변환기(46)로 A/D 변환한다. 이 경우 VCF는, VDD를 최대치, VSS를 최소값으로 해서 변 환한다.
러프단자 제어회로(47)에서는, A/D 변환된 VCF값에 대하여, VDD/2를 센터로서 VDD 측을 "+", VSS 측을 "-"의 값으로서 처리하고, "H", "L", "Hi-Z"의 3값의 PWM 파형으로서 출력된다.
도 75는 러프단자 제어회로(47)로부터 출력되는 PWM 파형을 나타낸다. PWM 파형의 1주기의 길이를 p로 한다. 여기서, 전술한 동작과 같이, VCF>VDD/2일 경우는 VCR를 상승시키고, VCF<VDD/2일 경우는 VCR를 하강시켜, VCF가 VDD/2가 되도록 제어한다.
이를 위해, 도 75에 있어서, VCF값이 +q일 경우, 그 길이분 "H"를 출력하고, 나머지의 p-q의 구간은 "Hi-Z"로 한다.
VCF값이 -r일 경우, 그 길이분 "L"을 출력하고, 나머지의 p-r의 구간은 "Hi-Z"로 한다.
이와 같이, PWM 파형을 형성하기 위해 VCF의 VDD/2로부터의 편차량 q, r의 크기에 따른 "H" 및 "L"을 출력한다. 따라서 q, r의 값이 커지거나 작아짐에 따라 "H" 및 "L"의 길이는 길어지거나 짧아진다.
이 PWM 파형이 VCR측 로우패스필터(48)에 의해서 VCR이 되고, 16상 2단자 VCO(10)의 러프측 제어단자에 입력된다.
러프측 제어단자의 콘트롤 전압변화에 대한 주파수변화가 크다. 그래서, 이 VCR측 로우패스필터(48)의 시정수는 충분히 크게 하여, 콘트롤 전압의 변동이 완만할 것이다.
이상의 구성에 의해, 기준클록에 대하여 파인단자 및 러프단자의 2단자 VCO의 제어를 행한다. 그래서, 심리스하게 광대역으로 반송파 대 잡음비(C/N비)가 뛰어난 PLL을 실현할 수 있다.
8. 지터 미터
지터 미터(7)는, RF 신호의 엣지와 가상채널클록간의 위상에러로부터 적산되는 에러양을 생성하여, 소정 주기에서 그 에러를 적분하고, 그 값을 지터값으로서 출력한다. 적산을 행하는 주기는, RF 신호의 8 프레임 주기로 행한다.
위상제어 및 데이터추출회로(5)에 의해 생성된 위상에러를, 상술한 도 23 및 도 24에 관하여 도 76에 나타낸다.
위상제어가 도 23을 참조하여 설명한 1T/16모드일 때는 1T/16, 도 24를 참조하여 설명한 1T/32모드일 때는 1T/32의 정밀도로 위상 에러양이 생성된다.
적산된 에러양은, 가상채널클록의 이상적 포인트인 Case A, Case P 또는 Case P'를 0으로 하여, 에지가 더 멀어짐에 따라 보다 커진다.
여기서, 본 실시예에 따른 지터 미터를 종래의 지터 미터와 비교한다. 도 76은 본 실시예 및 종래예에서의 위상에러의 변환표를 나타내고, 또한 도 77은 본 실시예 및 종래예에서의 위상에러의 선형성을 나타낸다.
종래의 지터 미터는, 도 76 및 도 77로부터 알 수 있듯이, 위상에러를 1T/8의 정밀도로 검출하고 있기 때문에, 본 실시예의 디지털 PLL의 위상에러의 정밀도보다 낮다. 또한, 종래예 지터 미터에서는 위상에러와 적산된 에러양은 상관이 약 해지고 있다. 이것은, 종래의 문제점으로 서술하였듯이 고주파클록이 높은 주파수이기 때문이다. 이에 대하여 본 실시예에서는, 정밀도가 높아지고, 또한 위상에러가 클수록 적산된 에러양은 커져서, 그 상관이 강하게 된다.
이들의 차이에 의해서 지터 미터의 특성이 변한다. 시판하고 있는 지터 미터의 값을 횡축에, 종래 및 본 실시예의 지터 미터의 값을 종축에 도 78에 나타낸다. 종래의 지터 미터는, 5% 이하에서는 계측불능이었던 것에 비해, 본 실시예에 따른 지터 미터는, 모든 영역에서 명백한 상관을 얻는다.
상술한 것처럼, 지터 미터는, 위상제어 및 데이터추출회로(5)로 생성된 정밀한 위상에러양을 사용함으로써, LSI 내부에 구현될 수 있다.
9. 실시예의 이점
이상의 설명에서 알 수 있듯이, 본 실시예의 디지털 PLL 시스템에서는, 16상 2단자 VCO(10)를 사용한다. 그래서, 그 시스템이 디지털 PLL이지만, 아날로그 PLL과 동등한 낮은 동작주파수로 이루어져, 예를 들면 DVD의 16배속까지 고속재생을 할 수 있게 한다. 또한, RF 신호는 이전보다 고정밀도로 인식될 수 있다.
또한, 동작주파수를 하강시킬 수 있기 때문에, LSI의 수명, 수율의 향상도 실현할 수 있다.
또한, 디지털 PLL로 구성함에 의해, 온도변화에 더욱 강하고 전원전압에 더 의존하지 않는 시스템을 실현할 수 있다.
또한, 넓은 포획 범위, 록 범위를 가지게 되기 때문에, 액세스 타임을 단축 한다.
또한, 비대칭 편차를 디지털 데이터로서 보정할 수 있으므로, 일반적으로 유통되고 있는 비대칭 편차를 갖는 불량 디스크에 대한 재생능력도 향상시킬 수 있다.
또한, 소정 포맷 위반의 런길이 데이터를 올바른 런길이 데이터로 보정함으로써, 불량 디스크의 재생능력을 향상시킬 수 있다. 게다가, 모든 보정내용을 모니터 가능하게 하므로, 불량 디스크의 에러의 경향을 용이하게 해석할 수 있다.
또한, 동기패턴 에러를 보정하므로, 동기보호를 강화한다.
또한, 위상제어의 루프이득, 불감대, 포맷 위반한 런길이 데이터의 위상제어 활성/비활성하는 기능을 사용함으로써, 재생불능이었던 불량 디스크도 재생가능하게 할 수 있다.
또한, 러프측 및 파인측의 2개의 VCO 제어단자를 사용함으로써, 콘트롤전압에 첨가된 노이즈의 영향을 작게 하면서, 심리스하게 RF 신호의 시간적 변동에 대하여 트랙킹을 할 수 있게 한다.
또한, nTap 모드를 설정함으로써, CNR이 뛰어난 영역에서의 재생, 및 16상 2단자 VCO(10)의 클록 중에서 위상차의 영향을 억제한다.
또한, RF 신호의 엣지마다 생성된 위상에러값을 적산함으로써, 높은 정밀도로 지터값을 계측한다.
또한, 어떠한 재생속도에서도 지터값을 정확히 계측할 수 있게 되어, 재생속도에 따른 RF 신호의 파형정형이 가능하게 된다.
또한, 지터 미터를 LSI 내에 구현함으로써, 시판하고 있는 지터 미터를 사용하지 않고 RF 신호의 지터를 계측할 수 있도록 되었다. 예를 들면, 제조의 최종공정에서의 제품 체크 등에서 이용할 수 있다.
이상과 같은 본 발명은 다음과 같은 효과들을 갖는다.
먼저, 본 발명은 고주파클록이 불필요하게 되어, 동작주파수를 낮게 억제할 수 있다. 이 때문에, 고속재생에도 용이하게 사용할 수 있다.
본 발명은 노이즈의 영향을 작게 하면서, 심리스하게 트랙킹성을 높일 수 있다.
본 발명은 재생신호의 펄스길이를 보다 고정밀도로 측정할 수 있다.
본 발명은, LSI의 수명이나 수율을 향상시킬 수 있다.
본 발명은, 런길이 데이터 추출성능을 향상시키고, 동기보호기능을 강화할 수 있다.
또한, 본 발명은, 높은 정밀도로 지터값을 계측하는 것이 가능해진다.
본 발명은, 제조라인의 최종공정에서의 검사 등에도 아주 적합하다.

Claims (8)

  1. 2치화된 재생신호와 런길이 데이터의 주파수에 근거하는 기준 클록을 생성하고, 그 기준 클록을 사용하여 N 상의 클록을 생성하는 클록생성수단과,
    상기 N 상의 클록을 사용하여 상기 2치화된 재생신호의 펄스길이를 계측하여, 그 펄스길이 데이터를 출력하는 펄스길이 계측수단과,
    상기 펄스길이 데이터를 가상채널 클록에 의거하여 카운트하여, 런길이 데이터를 추출하는 런길이 데이터 추출수단을 구비하며,
    상기 클록생성수단은,
    상기 기준 클록에 의거하여 러프측 제어전압과 파인측 제어전압을 발생하는 전압제어발진기 제어회로와,
    상기 러프측 제어전압과 파인측 제어전압에 의거하여 상기 N 상의 클록을 발생하는 2단자 전압제어발진기를 구비한 것을 특징으로 하는 디지털 위상동기루프장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 펄스길이 계측수단은, 상기 N 상 클록에 의거하여 상기 2치화된 재생신호를 샘플링하고, 그 샘플링된 데이터의 적산값에 의거하여 상기 펄스길이 데이터를 생성하는 것을 특징으로 하는 디지털 위상동기루프장치.
  4. 제 1 항에 있어서,
    상기 재생신호와 상기 N 상 클록간의 주파수 편차를 판별하고, 그 판별된 주파수 편차에 의거하여 상기 펄스길이 계측수단으로부터 출력된 펄스길이 데이터를 주파수방향에 대해 보정하는 주파수 보정수단을 더 구비한 것을 특징으로 하는 디지털 위상동기루프장치.
  5. 제 1 항에 있어서,
    상기 펄스길이 계측수단으로부터 출력된 펄스길이 데이터와, 데이터 포맷으로 규정된 펄스길이 범위와의 관계에 의거하여, 2치화에 의한 비대칭 편차를 판별하고, 비대칭 편차를 감소시키는 방향으로 상기 펄스길이 데이터를 보정하는 비대칭 보정수단을 더 구비한 것을 특징으로 하는 디지털 위상동기루프장치.
  6. 제 1 항에 있어서,
    상기 런길이 데이터 추출수단은, 상기 2치화된 재생신호의 엣지에 대한 상기 가상채널클록의 위상차를 보정가능하고, 상기 위상차를 나타내는 위상에러를 출력가능한 것을 특징으로 하는 디지털 위상동기루프장치.
  7. 제 1 항에 있어서,
    상기 런길이 데이터 추출수단으로부터 출력된 런길이 데이터와, 데이터 포맷으로 규정된 런 길이와의 관계에 의거하여, 런길이 에러를 판별하고, 이 런길이 에러를 감소시키도록, 상기 런길이 데이터를 보정하는 런길이 데이터 보정수단을 더 구비한 것을 특징으로 하는 디지털 위상동기루프장치.
  8. 제 6 항에 있어서,
    상기 런길이 데이터 추출수단으로부터 출력된 위상에러에 의거하여, 입력신호의 지터를 계측하는 지터계측수단을 더 구비한 것을 특징으로 하는 디지털 위상동기루프장치.
KR1020040046987A 2003-06-24 2004-06-23 디지털 위상동기루프 장치 Expired - Fee Related KR101079758B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003179410A JP3972868B2 (ja) 2003-06-24 2003-06-24 デジタルｐｌｌ装置
JPJP-P-2003-00179410 2003-06-24

Publications (2)

Publication Number Publication Date
KR20050001365A KR20050001365A (ko) 2005-01-06
KR101079758B1 true KR101079758B1 (ko) 2011-11-04

Family

ID=33535065

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040046987A Expired - Fee Related KR101079758B1 (ko) 2003-06-24 2004-06-23 디지털 위상동기루프 장치

Country Status (5)

Country Link
US (1) US7342986B2 (ko)
JP (1) JP3972868B2 (ko)
KR (1) KR101079758B1 (ko)
CN (1) CN100364232C (ko)
TW (1) TW200513037A (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3960271B2 (ja) * 2003-07-02 2007-08-15 ソニー株式会社 位相誤差判定方法、デジタルｐｌｌ装置
JP2006236404A (ja) * 2005-02-22 2006-09-07 Nec Electronics Corp 光ディスク再生装置及び光ディスク再生方法
KR100694125B1 (ko) * 2005-06-10 2007-03-12 삼성전자주식회사 위상 동기 루프 회로에서의 주파수 검출기 및 주파수 에러검출 방법
JP3838654B1 (ja) * 2005-06-17 2006-10-25 アンリツ株式会社 タイムインターバル測定装置およびジッタ測定装置
KR100712520B1 (ko) * 2005-07-27 2007-04-30 삼성전자주식회사 다중위상클럭을 이용하여 트래킹에러 신호를 검출하는 장치및 방법
US7873130B2 (en) * 2005-08-10 2011-01-18 Ludwig Lester F Frequency comparator utilizing enveloping-event detection via symbolic dynamics of fixed or modulated waveforms
JP4878376B2 (ja) * 2006-01-31 2012-02-15 ディー２オーディオ コーポレイション パルス幅変調の非対称的な信号レベルに係るシステム及び方法
JP2009099169A (ja) 2007-10-15 2009-05-07 Rohm Co Ltd ジッタ計測器及びこれを用いた光ディスク装置
JP4539747B2 (ja) * 2008-03-31 2010-09-08 ソニー株式会社 レーザ駆動回路およびその記録補償方法、並びに光ディスク装置
US8098193B2 (en) * 2009-11-05 2012-01-17 Honeywell International Inc. Digitally controlled UWB millimeter wave radar
US9123404B2 (en) * 2012-01-10 2015-09-01 Texas Instruments Incorporated Self clocking for data extraction
US10224936B1 (en) * 2018-01-30 2019-03-05 Realtek Semiconductor Corp. Self-calibrating frequency quadrupler circuit and method thereof
CN110471273B (zh) * 2019-09-17 2020-09-08 北京大学 一种用于自动化闭环控制系统的跟踪锁定方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030103591A1 (en) 2001-11-30 2003-06-05 Nec Corporation Phase locked loop circuit and clock reproduction circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5005164A (en) * 1987-04-28 1991-04-02 Sharp Kabushiki Kaisha Recording and reproducing apparatus
US5311178A (en) * 1992-08-14 1994-05-10 Silicon Systems, Inc. Method for processing sample values in an RLL channel
US5666341A (en) * 1995-09-18 1997-09-09 Matsushita Electric Industrial Co., Ltd. Data detection apparatus
DE19546632A1 (de) * 1995-12-14 1997-06-19 Thomson Brandt Gmbh Digitale Detektorschaltung zur Rückgewinnung des Bittaktes aus einem Datenstrom
JP3564858B2 (ja) 1996-03-05 2004-09-15 ソニー株式会社 デジタルｐｌｌ回路
US6005425A (en) * 1998-02-04 1999-12-21 Via-Cyrix Inc. PLL using pulse width detection for frequency and phase error correction
JP3900679B2 (ja) 1998-05-25 2007-04-04 ソニー株式会社 デジタルｐｌｌ回路
US6424192B1 (en) * 1998-07-24 2002-07-23 Gct Semiconductor, Inc. Phase lock loop (PLL) apparatus and method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030103591A1 (en) 2001-11-30 2003-06-05 Nec Corporation Phase locked loop circuit and clock reproduction circuit

Also Published As

Publication number Publication date
CN100364232C (zh) 2008-01-23
JP3972868B2 (ja) 2007-09-05
JP2005018843A (ja) 2005-01-20
TW200513037A (en) 2005-04-01
KR20050001365A (ko) 2005-01-06
US7342986B2 (en) 2008-03-11
US20040264623A1 (en) 2004-12-30
CN1578151A (zh) 2005-02-09
TWI298978B (ko) 2008-07-11

Similar Documents

Publication Publication Date Title
US7315968B2 (en) Phase error determination method and digital phase-locked loop system
KR101079758B1 (ko) 디지털 위상동기루프 장치
KR100190032B1 (ko) Efm 데이타 복원용 클럭 발생방법 및 그 방법을 수행하는 위상동기 루프
JPH0765512A (ja) 再生クロック生成回路
US6580775B1 (en) Method of detecting frequency of digital phase locked loop
US6980500B2 (en) ATIP bit data generator and method for generating ATIP bit data in optical discs
US20030218953A1 (en) Apparatus for detecting and correcting wobble error and phase locked loop circuit using the same
JP3199112B2 (ja) 周波数比較器及びこれを用いた位相ロックループ回路、周波数誤差検出回路及びこれを用いたデータ読取装置
KR100545804B1 (ko) 워블 위상 동기 루프에서의 워블신호 검출장치 및 방법
KR100525854B1 (ko) 워블 위상 동기 루프에서의 워블신호 검출장치 및 방법
JP3342937B2 (ja) データ再生用ｐｌｌ回路の制御装置及びデータ再生システム
JPH08287623A (ja) 光ディスク再生装置
JP3912892B2 (ja) データスライス回路
JP2003045028A (ja) 同期クロック抽出方法及びデータ記憶装置
KR19980043390A (ko) 디스크 재생기의 위상 동기 보상 회로
JP2002368610A (ja) Ｐｌｌ回路
JPH07111048A (ja) ディジタルディスク再生装置
JP2006107659A (ja) 光ディスク装置
JPH04109732A (ja) データストローブ回路
JP2000331354A (ja) トラッキング誤差信号検出装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20040623

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20081229

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20040623

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20101105

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20110729

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20111028

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20111031

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20150909