JPH04109732A - データストローブ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、情報信号再生装置等に使用されるデータス
トローブ回路に関するもので、特にそのアイ開口率を実
質的に大きくし、符号誤り発生確率を減少させるように
し、さらに、データ読取りクロックを発生する位相ロッ
ク回路に入力するための位相情報を最適化できるように
したものである。

（従来の技術） 近年、オーディオ信号や映像信号をデジタル符号化して
テープやディスクなどの記録媒体に記録しまた再生する
デジタル記録再生システムの開発及び実用化が進んでい
る。特に最近ではデジタル記録再生システムにおいては
、データの高速転送レート及び高密度記録が進んでいる
。また、記録媒体及び変調復調システムの技術も著しく
進歩している。変調方式としては、セルフクロック方式
が主流となりつつある。

デジタル記録再生システムでは、通常のアナログ記録再
生システムと異なり、符号誤りの発生率を抑えることが
システムの良否を決める重要な要素である。

符号誤りの発生率を抑えるには、システム全体の例えば
ドロップアウト、ジッタ、ピークシフト等種々の要因に
よる誤りを観察、測定し、その原因、性格の異なる符号
誤りを全て一括して統計的に把握することが重要である
。

符号誤り率の値は、変調復調方式や回路構成、及び波形
等価基等に依存することが多く、その評価を行うことは
極めて困難であり、またその評価を決める手段も系統的
な方法が確立していないのが現状である。また、先に述
べたように最近のデータ読取りクロックの再生は、デー
タ自信がら再生するセルフクロック方式が主流であるた
めに、そのデータ読取りクロックを生成するＰＬＬ回路
の性能も誤り発生率に大きく影響してくる。

このため実際のシステムでは、エラー率を測定してカッ
トアンドトライで改良を行い、誤り発生率の最も少ない
状態を見出だすことで対処している。

しかしながら、ある判断材料の１つとして、記録された
信号波形をオシロスコープでｆｉｉＴｌｌＩし、情報検
出点周りの余裕により符号誤り率を判断する、いわゆる
アイダイヤグラム（アイパターンともいう）手法があり
、この手法は良く利用されている。

第４図（Ａ）は、アイダイアグラムの説明図である。図
中の検出ポイントの周りの余裕により符号誤りの発生の
確率を判断することができる。図中のａ　／　ｂをアイ
開口率Ｐといい、符号誤りの発生率を数値で示す際に用
いられる。同図（Ｂ）は、アイパターンの一部を拡大し
て示している。入力変調信号が時間軸及びレベル方向に
点線のように揺れているとアイ開口率は悪化していると
判断される。

上述したような変調信号を復調する回路が、データスト
ローブ回路である。

第５図は従来のデータストローブ回路である。

入力変調信号は、変調方式がＤＣ成分を抑圧したＤＣフ
リー符号である。この入力変調信号（Ｓ−Ａは、比較器
］１の一方の入力端子に供給され、低域通過フィルタ（
ＬＰＦ）１２から与えられているスライスレベル（ＳＬ
Ａ）によりスライスされて出力される（信号５−Ｄ）。

この信号（Ｓ−Ｄ）は、積分器としてのＬＰＦ１２に入
力されるとともに、シフトレジスタを構成するフリップ
フロップ回路（ＦＦＩ）のデータ入力端子と、位相比較
器を構成するイクスクルーンブオア回路（ＥＸＩ）の一
方に入力される。シフトレジスタは、例えば３段のフリ
ップフロップ回路（ＦＦＩ〜ＦＦ３）により構成され、
フリップフロップ回路ＦＦＩの出力がデータとして利用
されるようになっている。フリップフロップ回路ＦＦＩ
の出力はさらにイクスクルーシブオア回路ＥＸＩの他方
の入力端子に供給される。

位相比較器は、イクスクルーシブオア回路ＥＸＩ、イク
スクルーンブノア回路ＥＸ２、整流器ＤＩ、Ｄ２、加算
器ＡＤにより構成され、加算器ＡＤの出力をＬＰＦ　１
３に入力している。

ＬＰＦ１３の出力は、電圧制御発振器（Ｖ　Ｃ０）１４
の制御端子に供給される。そしてこのＶ６Ｏ１３の出力
は分周器１５で分周され、フリップフロップ回路ＦＦＩ
〜ＦＦ３のクロックＣＬＫ及びシステムクロックとして
用いられる。また、フリップフロップ回路ＦＦＩからの
出力データは、復調部へ送られる。

上記のデータストローブ回路は、入力信号の変調方式が
セルフクロック方式であるために、比較器１１の出力を
基準タイムベースとしてＰＬＩ、回路を組込んだ形とな
っている。

第６図は上記のデータストローブ回路の動作を説明する
だめのタイミングチャートである。

同図の各部信号波形には第５図に示す信号の符号と同一
符号を付している。入力信号Ｓ−Ａは、比較器１１でス
ライスレベルＳＬＡを基準にしてスライスされ、その出
力信号Ｓ−Ｄは、クロックＣＫＬで駆動されるフリップ
フロップ回路ＦＦＩ〜ＦＦ３でシフトされる。

イクスクルーシブオア回路ＥＸＩとイクスクルーシブノ
ア回路ＥＸ２の出力を加算した出力、つまりＬＰＦ１３
への入力波形の十の波形は、クロックの十の半サイクル
と入力信号の位相誤差が現れており、−の波形は、クロ
ックの半サイクルを示している。これによりＶ６Ｏ１３
の制御信号が作成されクロック位相が制御され、比較器
１１の出力信号の極性反転位相がクロックのダウンエツ
ジと同期するように制御が行われる。これによりデータ
読取りクロックが正しいタイミングで得られるようにな
りアイ開口率が拡大される。

このデータストローブ回路は、本件発明者が出願し、公
開された特開昭５９−１１１４１５号公報、特開昭５９
−１５３３２０号公報に開示されている。

（発明が解決しようとする課題） 符号誤りの発生率を低減するには、正しいタイミングの
データ読取りクロックを再生する必要がある。さらに、
比較器１１において最適なブタスライスレベルを設定す
ることも重要な要因である。

記録媒体等から伝送されてくる信号は、レベル変動、時
間軸変動、ノイズの付加、伝送帯域の狭さによる周波数
特性の問題等を有し、アイパターンを狭める要素が多数
存在する。

そこで、スライスレベルに着目して、スライスレベルを
制御することにより、安定したデータ抽出を行う回路も
提案されている。

例えば特公平１．−３２５９１号公報には、スライスレ
ベルを制御することにより安定したデータ抽出を得るこ
とを目的とした技術が開示されている。

第７図はその例を示している。

比較器１１の一方には入力信号Ｓ−Ａが供給され他方に
はスライスレベルＳＬＡが入力される。

比較器１１の出力信号Ｓ−Ｄはフリップフロップ回路Ｆ
ＦＩに入力され、読取りクロックＣＬＫによりラッチさ
れる。フリップフロップ回路ＦＦＩの出力は、レベル調
整器２１を介して加算器２２に入力される。加算器２２
はデータと所定の電圧源からのレベルＬＥを加算して、
上記したスライスレベルＳＬＡを作成している。

この回路では、周波数帯域が狭くてＳ／Ｈの悪い伝送路
においては、入力信号の極性反転間隔が最長から最小に
変化した時等はスライスレベルが最適値から外れる。特
に、ＤＣフリー符号ではない変調方式の信号では、ＤＣ
成分により信号がレベル方向に変動し、見掛は上のアイ
パターンを拡大している。第８図は入力信号Ｓ−Ａとス
ライスレベルＳＬＡと、出力信号Ｓ−Ｄの関係を示して
いる。このように直流の変動に対しては有効な動作を得
る。しかしながら、入力信号が極性反転した直後ではマ
ージンが増加しているが、直前でははマージンは減少し
ている。つまり、スライスレベルと入力信号との差をみ
ると、スライスレベルは出力データの極性と同じ方向に
変動するためにかえってマージンを少なくすることがあ
る。このマージンが小さいと、スライス出力の極性反転
位置にずれが生じ、抽出データを読取りクロックが正確
に読み取れなくなる場合がある。

これは、従来のシステムは、データスライス処理と、読
取りクロックの位相制御を関連付けて考えていないため
に、近年の高密度記録再生、高速伝送処理が行われるデ
ジタル信号に関しては、不十分であるからである。

そこでこの発明は、高密度記録再生、高速伝送処理が行
われるデジタル信号に対して、良好なデータ抽出を行い
符号誤り発生率を低減させることができるデータストロ
ーブ回路を提供することを目的とする。

［発明の構成コ （課題を解決するための手段） この発明は、入力情報信号のレベルを基準レベルとの比
較で識別する比較手段と、この比較手段の出力信号をデ
ータ読取りクロックで読取るレジスタと、前記レジスタ
の読取りクロックを発生する電圧制御発振手段とを具備
するデータストローブ回路において、 前記入力情報信号のレベルを第１の基準レベルと比較し
て第１のスライス出力データを得る第１の比較手段と、 前記第１のスライス出力データを積分することにより前
記第１の基準レベルを生成する第１の基準レベル生成手
段と、 前記入力情報信号のレベルを第２の基準レベルと比較し
て第２のスライス出力データを得る第２の比較手段と、 前記第１の基準レベルから、前記第１のスライス出力の
位相変化情報に応じた変動レベルを減算して前記第２の
基準レベルを得る第２の基準レベル生成手段と、 前記レジスタの各段の出力と前記第１の比較手段からの
第１のスライス出力データを用いて、前記読取りクロッ
ク位相誤差を検出し、前記電圧制御発振手段の制御電圧
を得る手段とを備えるものである。

（作用） 上記の手段により、データスライスのマージンを大きく
することができ、読取りクロックとデータの位相関係が
常に良好な位相になり、データ読み取りミスを防止でき
る。

（実施例） 以下、この発明の実施例を図面を参照して説明する。

第１図はこの発明の一実施例である。入力端子３１に導
入された入力信号は、比較器３２の一方の入力端子（＋
）と比較器３３の一方の入力端子（＋）に供給される。

比較器３２の他方の入力端子（−）には、低域通過フィ
ルタＬＰＦＩからのスライスレベルＳＬＡが与えられ、
比較器３３の他方の入力端子（−）には減算器３５から
のスライスレベルＳＬＢが与えられている。

比較器３２の出力は、ＬＰＦ　１の入力端子に供給され
るとともに、減衰器３６を介して低域通過フィルタＬＰ
Ｆ２に入力される。そしてＬＰＦ２の出力は、減算器３
５に入力されている。この減算器３５＋；ｔ、Ｌ　Ｐ　
Ｆ　２の出力（スライスレベル５ＬＡ）から、ＬＰＦ２
の出力を減算して先のスライスレベルＳＬＢを作成して
いる。

比較器３２の出力は、さらに位相比較器を構成するイク
スクルーシブオア回路ＥＸ］の一方の入力端子に供給さ
れ、比較器３３の出力は、シフトレジスタ１００を構成
するフリップフロップ回路ＦＦＩのデータ入力端子に供
給される。

フリップフロップ回路ＦＦ１〜ＦＦ２は順次接続され、
フリップフロップ回路ＦＦＩの出力が抽出データとして
復調部（図示せず）に入力される。

またこのフリップフロップ回路ＦＦＩの出力は、イクス
クルーシブオア回路ＥＸＩの他方の入力端子に入力され
る。

位相比較器２００はイクスクルーシブオア回路ＥＸＩ、
イクスクルーシブノア回路ＥＸ２、整流器ＤＩ、Ｄ２、
加算器４１により構成され、加算器４１の出力は、クロ
ック発生部３００を構成する低域通過フィルタＬＰＦ３
に入力されている。

このＬＰＦ３の出力は、電圧制御発振器（ＶＣＯ）４２
０制御端子に入力される。このＶＣＯ４２の出力は、分
周器４３で分周され、クロックＣＬＫとして出力される
。このクロックＣＬＫは、フリップフロップ回路ＦＦＩ
〜ＦＦ３の駆動クロックとして用いられるとともにシス
テムクロックとして用いられる。

比較器３２と位相比較器２００との関係、さらにクロッ
ク発生部３００の動作は、先に説明した回路と同してあ
り、タイミングチャートも同しである。

しかしこの実施例では、シフトレジスタ１．、　ＯＯｏ
に入力するデータを得るためのスライス回路の構成が異
なる。スライス回路は、比較器３３を有するがそのスラ
イスレベルＳＬＢに特徴かある。

第２図は、３種類の入力信号（１）（２）（３）と、こ
れに対応した比較器３３の出力信号Ｓ−Ｄと、スライス
レベルＳＬＢの関係を示している。

この信号波形かられかるように、位相比較のだめのスラ
イスレベルＳＬＡを基準として考えると、このレベルは
変化しなくても、復調データを取り出すためのスライス
レベルＳＬＢは、入力信号の極性に応じて反対極性の方
へ可変されている。これは減算器３５の作用による。こ
のために、復調データを得るためのスライスレベルＳＬ
Ｂは、入力信号に対して十分なマージンをもって設定さ
れることになる。このために入力信号にノイズがあって
もデータ検出を安定して得ることができる。

一方、ＰＬＬ用の位相比較用のデータ抽出は、ＬＰＦＩ
の出力をそのままスライスレベルＳＬＡとして利用して
いるので、入力信号の位相情報は正確に位相比較器１０
０に導入されることになり、クロック再生に支障を与え
ることはない。

この発明は、上記の実施例に限定されるものではない。

第３図はこの発明の他の実施例である。第１図の実施例
と同一部分には同一符号を付している。

この実施例は、比較器３３のスライスレベルＳＬＢを作
成する手段が先の実施例と異なる。しかし比較器３２の
スライスレベルＳＬＡと関連づけている点は同じである
。この実施例は、入力信号がスライスレベルＳＬＡに対
して極性反転したのを迅速に検出できるようにしている
。

比較器３２の出力信号は、アンド回路５１の負入力端子
に供給されるとともにアンド回路５２の正入力端子に供
給される。そしてアンド回路５１の正入力端子とアンド
回路５２の負入力端子にはフリップフロップ回路ＦＦＩ
の出力が供給される。

アンド回路５１と５２の出力は、Ｒ−Ｓフリップフロッ
プ回路５３のセット入力端子と、リセット入力端子に供
給される。

これにより入力信号とレジスタから出力される取込みデ
ータとの関係で、逆極性の信号が入力したときにフリッ
プフロップ回路５３をセット、リセット動作させること
ができる。このフリップフロップ回路５３の出力は、ス
イッチ５４に入力されて加算器３５に供給する電圧は＋
Ｅ、−Ｅに切換えることができる。動作波形は第２図と
同じような波形となるが応答が早くなる。

さらにまた、比較器３３の代わりにスライスレベルが最
初から異なる２つの比較器を用意し、上記のフリップフ
ロップ回路５３の出力で比較器出力を選択的に導出する
ようにしてもよい。

上記のようにこの実施例によると、読取りクロック生成
のためのデータスライス回路と、読取りデータ生成用の
データスライス回路とを別々に設け、読取りクロック生
成用のスライスレベルＳＬＡを最適に追従させながら、
データ生成用のスライスレベルを可変することにより実
質的にアイ開口率を大きくすることができる。

［発明の効果］ 以上説明したようにこの発明によれば、高密度記録再生
、高速伝送処理が行われるデジタル信号に対して、良好
なデータ抽出を行い符号誤り発生率を低減させることが
できる

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図、第２図は第
１図の回路の動作を説明するために示したタイミングチ
ャート、第３図はこの発明の他の実施例を示す回路図、
第４図はアイパターンの説明図、第５図は従来のデータ
スライス回路を示す図、第６図は第５図の回路の動作を
説明するために示したタイミングチャート、第７図はさ
らに従来のデータスライス回路を示す図、第８図は第７
図の回路の動作を説明するために示したタイミングチャ
ートである。 ３２．３３・・・比較器、ＬＰＦＩ、Ｌ　Ｐ　Ｆ　２　
、、低域通過フィルタ、３５・・・減算器−１１００・
・・シフトレジスタ、２００・・・位相比較器、３００
・・・タロツク発生部、５１．５２・・・アンド回路、
５３・・・フリップフロップ回路、５４・・・スイッチ
。 出願人代理人　弁理士　鈴江武彦 第７ 図

Claims (3)

【特許請求の範囲】
1. （１）入力情報信号のレベルを基準レベルとの比較で識
   別する比較手段と、この比較手段の出力信号をデータ読
   取りクロックで読取るレジスタと、前記レジスタの読取
   りクロックを発生する電圧制御発振手段とを具備するデ
   ータストローブ回路において、 前記入力情報信号のレベルを第１の基準レベルと比較し
   て第１のスライス出力データを得る第１の比較手段と、 前記第１のスライス出力データを積分することにより前
   記第１の基準レベルを生成する第１の基準レベル生成手
   段と、 前記入力情報信号のレベルを第２の基準レベルと比較し
   て第２のスライス出力データを得る第２の比較手段と、 前記第１の基準レベルから、前記第１のスライス出力の
   位相変化情報に応じた変動レベルを減算して前記第２の
   基準レベルを得る第２の基準レベル生成手段と、 前記レジスタの各段の出力と前記第１の比較手段からの
   第１のスライス出力データを用いて、前記読取りクロッ
   ク位相誤差を検出し、前記電圧制御発振手段の制御電圧
   を得る手段とを具備したことを特徴とするデータストロ
   ーブ回路。
2. （２）前記第２の基準レベル生成手段は、前記第１の基
   準レベルが入力される加算器と、この加算器に対して正
   または負の電圧を選択的に入力するスイッチと、前記第
   １の比較手段からの第１のスライス出力データと前記レ
   ジスタからのデータとが入力され、両入力データ間の位
   相関係に応じてセット、またはリセットされて前記スイ
   ッチの選択動作を制御する手段とを具備したことを特徴
   とする請求項第１項記載のデータストローブ回路。
3. （３）入力情報信号のレベルを基準レベルとの比較で識
   別する比較手段と、この比較手段の出力信号をデータ読
   取りクロックで読取るレジスタと、前記レジスタの読取
   りクロックを発生する電圧制御発振手段とを具備するデ
   ータストローブ回路において、 前記入力情報信号のレベルを第１の基準レベルと比較し
   て第１のスライス出力データを得る第１の比較手段と、 前記第１のスライス出力データを積分することにより前
   記第１の基準レベルを生成する第１の基準レベル生成手
   段と、 前記入力情報信号のレベルを第２の基準レベルと比較し
   て第２のスライス出力データを得る第２の比較手段と、 前記入力情報信号が正極性のときは前記第２の基準レベ
   ルを負極性方向にシフトさせ、前記入力情報信号が負極
   性のときは前記第２の基準レベルを正極性方向にシフト
   させる手段と、 前記第２の比較手段から出力される第２のスライス出力
   データを前記シフトレジスタに入力し、前記第１の比較
   手段から出力される第１のスライス出力データを前記電
   圧制御発振手段の位相誤差検出部に入力する手段とを具
   備したことを特徴とするデータストローブ回路。