KR100525854B1

KR100525854B1 - 워블 위상 동기 루프에서의 워블신호 검출장치 및 방법

Info

Publication number: KR100525854B1
Application number: KR10-2001-0063492A
Authority: KR
Inventors: 주원배; 박정배; 서상운
Original assignee: 엘지전자 주식회사
Priority date: 2001-10-15
Filing date: 2001-10-15
Publication date: 2005-11-02
Also published as: KR20030031699A

Abstract

본 발명은, 워블 위상 동기 루프에서의 워블신호 검출장치 및 방법에 관한 것으로, 워블 위상 동기 루프(Wobble PLL)에 있어서, 광디스크의 아날로그 워블신호를 대역 통과 필터링 및 A/D 변환한 후, 그 A/D 변환된 워블신호의 슬로프(Slope)를 검출하여, 워블신호의 피크 점(Peak Point)을 결정 검출하고, 그 피크 점에서, 하이 레벨 또는 로우 레벨로 천이(Transition)되는 구형파 형태의 워블신호를 검출함으로써, 광디스크의 기록 트랙 피치(Pitch)가 조밀해짐에 따라, 상기 대역 통과 필터링된 아날로그 워블신호의 진폭(Amplitude)이 작아지거나, 워블신호에 저주파 파동(Fluctuation) 성분과 직류 오프셋 성분이 유입되는 경우, 또는 워블신호의 진폭이 가변되는 경우에도, 안정된 워블신호를 검출할 수 있게 되어, 워블 위상 동기 루프에서의 위상 에러 보정 동작을 정상적으로 수행시킬 수 있게 되는 매우 유용한 발명인 것이다.

Description

워블 위상 동기 루프에서의 워블신호 검출장치 및 방법 {Apparatus and method for detecting a wobble signal in wobble phase locked loop}

본 발명은, 기록 가능한 씨디(CD) 또는 디브이디(DVD)와 같은 광디스크의 데이터 기록 또는 재생을 위해 메인 위상 동기 루프(Main PLL)에서 생성 출력되는 기록 클럭(Write Clock) 또는 재생 클럭(Read Clock)이, 광디스크로부터 독출되는 워블신호(Wobble Signal)에 동기되도록 하기 위한 워블 위상 동기 루프에서의 워블신호 검출장치 및 방법에 관한 것이다,

우선, 도 1은 일반적인 워블 위상 동기 루프에 대한 구성을 개략적으로 도시한 것으로, 상기 워블 위상 동기 루프(100)(이하, 'Wobble PLL' 이라 함.)에는, 워블신호 검출기(12), 위상 에러 검출기(13), 루프 필터(14), 그리고 디지털 제어 발진기(DCO: Digital Controlled Oscillator)(15)가 포함 구성된다.

한편, 기록 가능한 광디스크, 예를 들어 DVD-RW(DVD-Rewritable)와 같은 광디스크로부터 독출되는 워블신호는, 푸시 풀(Push-Pull) 신호로서 대역 통과 필터(BPF)(10)에 의해 필터링되어, 고주파 노이즈, 직류 오프셋(DC Offset) 성분 등이 제거된 후, A/D 변환기(11)에 의해 디지털 신호로 A/D 변환된다.

그리고, 상기 Wobble PLL(100)의 워블신호 검출기(12)에서는, 상기 A/D 변환된 워블신호를 사전에 설정된 기준 레벨, 예를 들어 영(Zero) 레벨을 기준으로 슬라이스(Slice)하여, 도 2에 도시한 바와 같이, 구형파 형태의 워블신호로 검출 출력하게 되며, 상기 위상 에러 검출기(13)에서는 상기 디지털 제어 발진기(15)로부터 출력되는 PLL 클럭과, 상기 워블신호 검출기(12)로부터 검출 출력되는 워블신호간의 위상 에러를 비교 산출하여, 상기 루프 필터(14)로 출력하게 된다.

한편, 상기 루프 필터(14)에서는, 상기 위상 에러 검출기(13)로부터 출력되는 위상 에러 값을 기준으로, 상기 디지털 제어 발진기(15)의 PLL 클럭에 대한 위상 보정 값을 생성하게 되는 데, 상기 루프 필터는, 일종의 저역 통과 필터(LPF)의 역할을 수행하여, 상기 디지털 제어 발진기로부터 출력되는 PLL 클럭이, 상기 워블신호와 동기되도록 한다.

그리고, 상기 디지털 제어 발진기(15)에서는, 상기 루프 필터(14)로부터 생성 출력되는 위상 보정 값에 따라, 현재의 PLL 클럭의 발진 주파수를 보정하여, 워블신호와 동기되는 PLL 클럭을 생성 출력하게 된다.

한편, 상기 Wobble PLL(100)에 의해 생성 출력되는 PLL 클럭은, 상기 A/D 변환된 워블신호가 입력되는 비트 검출기(16)로 인가되고, 상기 비트 검출기(16)에서는, 상기 PLL 클럭을 이용하여, A/D 변환된 워블신호를 1 또는 0 의 값을 갖는 비트 스트림(Bit Stream)으로 검출 변환하게 된다.

그리고, 상기 비트 스트림으로부터 워블신호에 실려있는 동기 패턴을 검출하는 동기 검출기(17)에서는, 그 동기 패턴에 상응하는 동기신호를 생성 출력하게 되고, 또한 상기 비트 검출기(16)의 비트 스트림으로부터 광디스크의 물리적 어드레스를 디코딩하는 어드레스 디코더(18)에서는, 상기 동기 검출기(17)의 동기신호를 기준으로, 디코딩 동작을 수행하여 광디스크의 물리적 어드레스를 메인 동기 위상 루프(300)로 출력하게 된다.

한편, 상기와 같은 일반적인 Wobble PLL(100)의 위상 에러 검출기(13)에서는, 도 3에 도시한 바와 같이, A/D 변환된 워블신호가 포지티브(Positive)에서 네거티브(Negative)로 영(Zero)점 교차하는 시점(NZCP: Negative Zero Crossing Point, 이하 'NZCP'라 함.)에 위상 에러를 검출하게 되고, 상기 디지털 제어 발진기(15)의 발진 주파수를 결정하는 시간 카운트 값, 예를 들어 자유 감소(Free Down) 시간 카운트 값은, 상기 NZCP 시점에서 검출된 위상 에러 값에 의해 항상 보정된다.

이때, 상기 디지털 제어 발진기(15)에서 생성된 PLL 클럭의 위상이, A/D 변환된 워블신호의 위상보다 앞서는 경우(Lead Case), 상기 위상 에러 검출기(13)에서는, 도 3에 도시한 바와 같이, 포지티브 위상 에러를 검출 생성하여, 루프 필터(14)로 출력하게 되고, 상기 루프 필터에서는 디지털 제어 발진기(15)의 클럭 주파수를 결정짓는 시간 카운트 값을, 상기 포지티브 위상 에러 값에 따라 작게 보정하게 된다.

그리고, 상기 디지털 제어 발진기(15)에서 생성된 PLL 클럭의 위상이, A/D 변환된 워블신호의 위상보다 뒤지는 경우(Lag Case), 상기 위상 에러 검출기(13)에서는, 도 3에 도시한 바와 같이, 네거티브 위상 에러를 검출 생성하여, 상기 루프 필터(14)로 출력하게 되고, 상기 루프 필터에서는 디지털 제어 발진기(15)의 클럭 주파수를 결정짓는 시간 카운트 값을, 상기 네거티브 위상 에러 값에 따라 크게 보정하게 된다.

이에 따라, 상기 Wobble PLL(100)에서는, 상기 NZCP 시점에 위상 에러 값을 검출하여, 상기 디지털 제어 발진기(15)의 클럭 주파수를 결정짓는 시간 카운트 값을 보정함으로써, PLL 클럭이 워블신호에 동기되도록 하는 위상 에러 보정 동작을 지속적으로 수행하게 된다.

그러나, 최근에는 광디스크의 기록 밀도가 높아짐에 따라 기록 트랙의 피치(Pitch)가 더욱 조밀해지므로, 인접 트랙의 워블신호에 의한 크로스토크 영향이 커져서, 상기 대역 통과 필터(10)를 거쳐 출력되는 워블신호의 S/N 비(Signal to Noise Ratio)가 매우 작아지게 되므로, 기존의 방식으로는 안정된 워블신호의 검출이 이루어지지 못하게 되는 문제점이 발생하게 된다.

또한, 트래킹 서보 및 포커싱 서보가 불안정하거나, 광디스크의 면진동 등이 발생하는 경우, 상기 대역 통과 필터(10)를 거쳐 출력되는 워블신호에 저주파 파동(Fluctuation) 성분과 직류 오프셋 성분이 유입되거나, 또는 워블신호의 진폭이 가변되는 데, 예를 들어, 도 4에 도시한 바와 같이, 상기 대역 통과 필터를 거쳐 출력되는 워블신호가 일정 크기의 진폭을 갖는 안정된 워블신호로 출력되는 경우(①)에는, 상기 워블신호 검출기(12)에 의해 안정된 워블신호(②)가 정상적으로 검출되지만, 상기 대역 통과 필터를 거쳐 출력되는 워블신호에 저주파 파동 성분과 직류성분 오프셋 성분이 유입된 경우(③), 또는 워블신호의 진폭 가변과 직류 오프셋 성분이 유입된 경우(⑤)에는, 상기 워블신호 검출기(12)에 의해 비정상적인 워블신호(④,⑥)가 검출되므로, 결국 워블 위상 동기 루프에서의 위상 에러 보정 동작이 정상적으로 수행되지 못하게 되는 문제점이 있었다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 창작된 것으로서, 워블 위상 동기 루프(Wobble PLL)에 있어서, 광디스크의 아날로그 워블신호를 대역 통과 필터링 및 A/D 변환한 후, 그 A/D 변환된 워블신호의 슬로프를 검출하여, 워블신호의 피크 점을 결정 검출하고, 그 피크 점에서, 하이 레벨 또는 로우 레벨로 천이되는 구형파 형태의 워블신호를 검출함으로써, 안정된 워블신호를 정상적으로 검출할 수 있도록 하기 위한 워블 위상 동기 루프에서의 워블신호 검출장치 및 방법을 제공하는 데, 그 목적이 있는 것이다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 워블 위상 동기 루프에서의 워블신호 검출장치는, 광디스크로부터 독출되어 대역 통과 필터링된 아날로그 워블신호를 A/D 변환하기 위한 A/D 변환수단; 상기 A/D 변환된 워블신호의 변화 값에 따라, 상기 워블신호의 슬로프를 검출하기 위한 슬로프 검출수단; 및 상기 검출된 워블신호의 슬로프를 이용하여, 상기 워블신호의 피크 점을 검출한 후, 그 피크 점을 기준으로, 하이 레벨 또는 로우 레벨로 천이되는 구형파 형태의 워블신호를 검출 출력하는 워블신호 검출수단을 포함하여 구성되는 것을 특징으로 하며,

또한, 본 발명에 따른 워블 위상 동기 루프에서의 워블신호 검출방법은, 광디스크의 아날로그 워블신호를 대역 통과 필터링 및 A/D 변환한 후, 그 A/D 변환된 워블신호의 슬로프를 검출하는 1단계; 상기 검출된 워블신호의 슬로프를 이용하여, 상기 워블신호의 피크 점을 검출하는 2단계; 및 상기 검출된 워블신호의 피크 점을 기준으로, 하이 레벨 또는 로우 레벨로 천이되는 구형파 형태의 워블신호를 검출 출력하는 3단계를 포함하여 이루어지는 것을 특징으로 한다.

이하, 본 발명에 따른 워블 위상 동기 루프에서의 워블신호 검출장치 및 방법에 대한 바람직한 실시예에 대해, 첨부된 도면을 참조하여 상세히 설명한다.

도 5는, 본 발명에 따른 워블신호 검출장치 및 방법이 적용되는 워블 위상 동기 루프에 대한 구성을 도시한 것으로, 상기 Wobble PLL(200)에는, 슬로프 검출기(21), 워블신호 검출기(22), 위상 에러 검출기(23), 루프 필터(24) 및 디지털 제어 발진기(DCO)(25)가 포함 구성되는 데, 상기 슬로프 검출기(21)에서는, 도 1을 참조로 전술한 바와 같이, A/D 변환된 워블신호에 대한 포지티브 슬로프(Positive Slope)와 네거티브 슬로프(Negative Slope)를 검출하게 되며, 상기 워블신호 검출기(22)에서는, 상기 포지티브 슬로프와 네거티브 슬로프에 근거하여, 상기 워블신호의 피크 점(Peak Point)을 검출 결정하고, 그 피크 점에서 하이 레벨 또는 로우 레벨로 각각 레벨 천이(Transition)되는 구형파 형태의 워블신호를 검출 출력하게 된다.

한편, 상기 위상 에러 검출기(23)에서는, 상기 디지털 제어 발진기(25)로부터 출력되는 PLL 클럭과, 상기 피크 점에서 레벨 천이되는 구형파 형태의 워블신호간의 위상 에러를 비교 산출하여, 상기 루프 필터(24)로 출력하게 되며, 상기 루프 필터(24)에서는, 상기 위상 에러 검출기(23)로부터 출력되는 위상 에러 값을 기준으로, 상기 디지털 제어 발진기(25)의 PLL 클럭에 대한 위상 보정 값을 생성하여, 상기 디지털 제어 발진기로 출력하게 된다.

이에 따라, 상기 디지털 제어 발진기(25)에서는, 상기 루프 필터(24)로부터 생성 출력되는 위상 보정 값에 따라, 현재의 PLL 클럭 발진 주파수를 보정하여, 워블신호와 동기되는 PLL 클럭을 생성 출력하게 되고, 상기 Wobble PLL(200)에 의해 생성 출력되는 PLL 클럭은, 상기 A/D 변환된 워블신호가 입력되는 비트 검출기(16)로 인가되며, 상기 비트 검출기(16)에서는, 상기 PLL 클럭을 이용하여, A/D 변환된 워블신호를 1 또는 0 의 값을 갖는 비트 스트림(Bit Stream)으로 검출 변환하게 된다.

그리고, 상기 비트 스트림으로부터 워블신호에 실려있는 동기 패턴을 검출하는 동기 검출기(17)에서는, 그 동기 패턴에 상응하는 동기신호를 생성 출력하게 되고, 또한 상기 비트 검출기(16)의 비트 스트림으로부터 광디스크의 물리적 어드레스를 디코딩하는 어드레스 디코더(18)에서는, 상기 동기 검출기(17)의 동기신호를 기준으로, 디코딩 동작을 수행하여 광디스크의 물리적 어드레스를 메인 동기 위상 루프(300)로 출력하게 되므로, 결국 PLL 클럭이 워블신호에 동기되도록 하는 일련의 위상 에러 보정 동작이 지속적으로 수행되는 데, 상기 슬로프 검출기(21)와 워블신호 검출기(22)에 의해 이루어지는 워블신호 검출 동작에 대해 상세히 설명하면 다음과 같다.

도 6 및 도 7은, 본 발명에 따른 워블신호의 슬로프(Slope) 검출 과정과, 워블신호의 슬로프 검출 파형도를 도시한 것으로, 도 6에 도시한 바와 같이, 대역 통과 필터(10)를 거쳐 출력되는 아날로그 워블신호가, A/D 변환기(11)에 의해 A/D 변환되어, 상기 슬로프 검출기(21)로 입력되는 경우, 상기 슬로프 검출기(21)에서는, 상기 A/D 변환된 워블신호에 혼합되어 있는 고주파 노이즈 성분을 제거하기 위하여, 바로 직전에 A/D 변환한 디지털 워블신호의 데이터가 아닌, 일정시간, 예를 들어 워블신호 주기의 10% 이전에 A/D 변환된 워블신호의 데이터와 그 크기를 비교하게 된다.

그리고, 그 비교 값이 사전에 설정된 기준 값(Threshold), 예를 들어 2 비트 이상 차이가 나는 경우, 워블신호의 슬로프를 검출하게 되는 데, 도 6에 도시한 바와 같이, 한 주기의 워블신호가 70 개의 워블신호 데이터로 샘플링되는 상태에서, 현재 A/D 변환된 디지털 워블신호의 데이터가 '1101 10XX'(XX는 무시)이고, 워블신호 주기의 10% 이전에 샘플링된 디지털 워블신호의 데이터, 즉 7 개 이전에 샘플링된 워블신호 데이터가 '1111 01XX'(XX는 무시)인 경우, 그 비교 값(1101 10XX - 1111 01XX)이, '(-)' 값이 되어 2 비트 이상 차이가 나므로, 이때 워블신호의 슬로프가 결정되며, 상기의 경우, 네가티브 슬로프가 검출된다.

한편, 상기 비교 값이 2 비트 이상 차이가 나는 '(+)' 값이 되는 경우에는, 워블신호 슬로프가 네가티브 슬로프로 검출되므로, 상기 슬로프 검출기(21)에서는, 도 6에 도시한 바와 같이, 상기 비교 값이 '(-)'인 경우에 하이(High)가 되는 네가티브 슬로프 검출신호와, 상기 비교 값이 '(+)'인 경우에 하이가 되는 포지티브 슬로프 검출신호를 각각 검출 출력하게 된다.

따라서, 상기 워블신호 검출기(22)로 입력되는 포지티브 슬로프 검출신호와 네가티브 슬로프 검출신호는, 도 7에 도시한 바와 같이 각각 서로다른 파형을 갖게 된다.

한편, 도 8 및 도 9는 본 발명에 따른 워블신호의 피크(Peak) 검출 과정과, 워블신호의 피크 검출 파형도를 도시한 것으로, 상기 워블신호 검출기(22)에서는, 전술한 바와 같이, 포지티브 슬로프 검출신호와 네가티브 슬로프 검출신호가 입력되는 경우, 일정 길이, 예를 들어 상기 포지티브 슬로프 검출신호부터 네가티브 슬로프 검출신호까지, 가상의 원도우(Window)를 생성하여, 그 원도우 내에 존재하는 포지티브 슬로프의 값과 네가티브 슬로프의 값을 각각 누적시키게 되는 데, 상기 원도우의 길이(Length)는, 워블신호의 한 주기(1T)의 1/2 값(T/2)으로 설정될 수 있다.

그리고, 상기 각각 누적된 값들을 서로 비교하여, 상기 포지티브 슬로프의 누적 값이, 상기 네가티브 슬로프의 누적 값 보다 큰 경우, 하이(High)를 출력하게 되고, 상기 포지티브 슬로프의 누적 값이, 상기 네가티브 슬로프의 누적 값 보다 작은 경우에는, 로우(Low)를 출력하게 된다,

이에 따라, 상기 워블신호 검출기(22)에서는, 상기 포지티브 슬로프 검출신호와 네가티브 슬로프 검출신호에 따라, 아날로그 워블신호의 피크 점을 검출 결정한 후, 그 피크 점에서 하이 또는 로우 레벨로 천이되는 구형파 형태의 워블신호를 검출 출력하게 되므로, 아날로그 워블신호, 포지티브 슬로프, 네가티브 슬로프, 그리고 상기 워블신호 검출기에 의해 검출 출력되는 워블신호는, 각각 도 9에 도시한 바와 같은 파형들을 갖게 된다.

따라서, 도 10에 도시한 바와 같이, 상기 대역 통과 필터를 거쳐 출력되는 워블신호가 일정 크기의 진폭을 갖는 안정된 워블신호로 출력되는 경우(①'), 상기 워블신호 검출기(22)에서는, 워블신호의 피크 점에서 레벨 천이되는 안정된 워블신호(②')가 정상적으로 검출됨은 물론, 상기 대역 통과 필터를 거쳐 출력되는 워블신호에 저주파 파동 성분과 직류 오프셋 성분이 유입된 경우(③'), 또는 워블신호의 진폭 가변과 직류 오프셋 성분이 유입된 경우(⑤')에도, 상기 워블신호 검출기(22)에서는, 워블신호의 피크 점에서 레벨 천이되는 안정된 워블신호(④',⑥')를 검출 출력하게 된다.

참고로, 상기와 같은 과정을 통해 검출된 워블신호를 이용하여, PLL 클럭의 위상 에러를 보정하는 일련의 동작은, 다양한 다른 실시예로 대체될 수 있으며, 또한 도 4 및 도 10에 기재된 'MSK Signal'은 다양한 워블신호 변조방식 중 하나인 'Minimum Shift Keying' 변조 방식에 의해 변조된 통상적인 워블신호임으로 나타내는 것이다.

이상, 전술한 본 발명의 바람직한 실시예는, 예시의 목적을 위해 게시된 것으로, 상기 슬로프 검출기(21)와 워블신호 검출기(22), 그리고 위상 에러 검출기(23)는, 하나의 구성으로 일체화될 수 있으며, 또한 당업자라면, 이하 첨부된 특허청구범위에 개시된 본 발명의 기술적 사상과 그 기술적 범위 내에서, 다양한 다른 실시예들을 개량, 변경, 대체 또는 부가 등이 가능할 것이다.

상기와 같이 구성 및 이루어지는 본 발명에 따른 워블 위상 동기 루프에서의 워블신호 검출장치 및 방법은, 워블 위상 동기 루프에 있어서, 광디스크의 아날로그 워블신호를 대역 통과 필터링 및 A/D 변환한 후, 그 A/D 변환된 워블신호의 슬로프를 검출하여, 워블신호의 피크 점을 결정 검출하고, 그 피크 점에서, 하이 레벨 또는 로우 레벨로 천이되는 구형파 형태의 워블신호를 검출함으로써, 광디스크의 기록 트랙 피치가 조밀해짐에 따라, 상기 대역 통과 필터링된 아날로그 워블신호의 진폭이 작아지거나, 워블신호에 저주파 파동 성분과 직류 오프셋 성분이 유입되는 경우, 또는 워블신호의 진폭이 가변되는 경우에도, 안정된 워블신호를 검출할 수 있게 되어, 워블 위상 동기 루프에서의 위상 에러 보정 동작을 정상적으로 수행시킬 수 있게 되는 매우 유용한 발명인 것이다.

도 1은 일반적인 워블 위상 동기 루프(Wobble PLL)에 대한 구성을 도시한 것이고,

도 2는 일반적인 워블 위상 동기 루프에 의해 위상 보정된 PLL 클럭에 대한 파형도를 도시한 것이고,

도 3은 일반적인 워블 위상 동기 루프에서의 위상 에러(Phase Error), PLL 클럭 및 디지털 제어 발진기에서의 시간 카운트 값을 도시한 것이고,

도 4는 일반적인 워블 위상 동기 루프에서 비정상적으로 검출되는 위블신호들에 대한 파형도를 도시한 것이고,

도 5는 본 발명에 따른 워블신호 검출장치 및 방법이 적용되는 워블 위상 동기 루프에 대한 구성을 도시한 것이고,

도 6은 본 발명에 따른 워블신호의 슬로프(Slope) 검출 과정을 도시한 것이고,

도 7은 본 발명에 따른 워블신호의 슬로프 검출 파형도를 도시한 것이고,

도 8은 본 발명에 따른 워블신호의 피크(Peak) 검출 과정을 도시한 것이고,

도 9는 본 발명에 따른 워블신호의 피크 검출 파형도를 도시한 것이고,

도 10은 본 발명에 따른 워블신호 검출장치 및 방법에 의해 정상적으로 검출되는 워블신호들에 대한 파형도를 도시한 것이다.

※ 도면의 주요부분에 대한 부호의 설명

10 : 대역 통과 필터 11 : A/D 변환기

12,22 : 워블신호 검출기 13 : 위상 에러 검출기

14 : 루프 필터 15 : 디지털 제어 발진기

16 : 비트 검출기 17 : 동기 검출기

18 : 어드레스 디코더 21 : 슬로프 검출기

100,200 : 워블 위상 동기 루프 300 : 메인 위상 동기 루프

Claims

광디스크로부터 독출되어 대역 통과 필터링된 아날로그 워블신호를 A/D 변환하기 위한 A/D 변환수단;

상기 A/D 변환된 워블신호의 변화 값에 따라, 상기 워블신호의 슬로프를 검출하기 위한 슬로프 검출수단; 및

상기 검출된 워블신호의 슬로프를 이용하여, 상기 워블신호의 피크 점을 검출한 후, 그 피크 점을 기준으로, 하이 레벨 또는 로우 레벨로 천이되는 구형파 형태의 워블신호를 검출 출력하는 워블신호 검출수단을 포함하여 구성되는 것을 특징으로 하는 워블 위상 동기 루프에서의 워블신호 검출장치.
제 1항에 있어서,

상기 슬로프 검출수단은, 상기 A/D 변환된 현재의 워블신호와, 소정시간 이전에 A/D 변환된 워블신호간의 변화 값에 근거하여, 상기 워블신호의 포지티브 슬로프와 네가티브 슬로프를 각각 검출 출력하는 것을 특징으로 하는 워블 위상 동기 루프에서의 워블신호 검출장치.
제 2항에 있어서,

상기 워블신호 검출수단은, 상기 검출된 워블신호의 포지티브 슬로프와 네가티브 슬로프간에 가상의 원도우(Window)를 생성하고, 그 원도우 내에 존재하는 포지티브 슬로프의 값과 네가티브 슬로프의 값을 각각 누적한 후, 그 누적 값의 비교 차 값에 근거하여, 상기 워블신호의 피크 점을 검출하는 것을 특징으로 하는 워블 위상 동기 루프에서의 워블신호 검출장치.
광디스크의 아날로그 워블신호를 대역 통과 필터링 및 A/D 변환한 후, 그 A/D 변환된 워블신호의 슬로프를 검출하는 1단계;

상기 검출된 워블신호의 슬로프를 이용하여, 상기 워블신호의 피크 점을 검출하는 2단계; 및

상기 검출된 워블신호의 피크 점을 기준으로, 하이 레벨 또는 로우 레벨로 천이되는 구형파 형태의 워블신호를 검출 출력하는 3단계를 포함하여 이루어지는 것을 특징으로 하는 워블 위상 동기 루프에서의 워블신호 검출방법.
제 4항에 있어서,

상기 1단계는, 상기 A/D 변환된 현재의 워블신호 데이터와, 소정시간 이전에 A/D 변환된 워블신호 데이터간의 크기 차가, 사전에 설정된 기준값 이상 차이가 나는 경우, 워블신호의 슬로프를 검출 출력하는 것을 특징으로 하는 워블 위상 동기 루프에서의 워블신호 검출방법.
제 5항에 있어서,

상기 1단계는, 상기 A/D 변환된 현재의 워블신호 데이터와, 워블신호 한 주기의 10 % 이전에 A/D 변환된 워블신호 데이터의 크기 차가, 2 비트 이상 차이가 나면서, 그 차 값이 (-) 값을 갖는 경우, 하이 레벨로 천이되는 네가티브 슬로프와, 그 차 값이 (+) 값을 갖는 경우, 하이 레벨로 천이되는 포지티브 슬로프를 각각 검출 출력하는 것을 특징으로 하는 워블 위상 동기 루프에서의 워블신호 검출방법.
제 6항에 있어서,

상기 2단계는, 상기 검출된 워블신호의 포지티브 슬로프와 네가티브 슬로프간에 가상의 원도우(Window)를 생성하고, 그 원도우 내에 존재하는 포지티브 슬로프의 값과 네가티브 슬로프의 값을 각각 누적한 후, 그 누적 값의 비교 차 값에 근거하여, 상기 워블신호의 피크 점을 검출하는 것을 특징으로 하는 워블 위상 동기 루프에서의 워블신호 검출방법.
제 7항에 있어서,

상기 3단계는, 상기 원도우 내에 존재하는 포지티브 슬로프의 누적 값이, 상기 네가티브 슬로프의 누적 값 보다 큰 경우, 하이(High)를 출력하고, 상기 포지티브 슬로프의 누적 값이, 상기 네가티브 슬로프의 누적 값 보다 작은 경우, 로우(Low)를 출력하여, 상기 검출된 워블신호의 피크 점을 기준으로, 하이 레벨 또는 로우 레벨로 천이되는 구형파 형태의 워블신호를 검출 출력하는 것을 특징으로 하는 워블 위상 동기 루프에서의 워블신호 검출방법.
제 7항에 있어서,

상기 원도우의 길이는, 워블신호의 한 주기(T)의 1/2에 해당하는 것을 특징으로 하는 워블 위상 동기 루프에서의 워블신호 검출방법.