KR20030021016A - 워블 위상 동기 루프에서의 위상 에러 보정장치 및 방법 - Google Patents

워블 위상 동기 루프에서의 위상 에러 보정장치 및 방법 Download PDF

Info

Publication number
KR20030021016A
KR20030021016A KR1020010054445A KR20010054445A KR20030021016A KR 20030021016 A KR20030021016 A KR 20030021016A KR 1020010054445 A KR1020010054445 A KR 1020010054445A KR 20010054445 A KR20010054445 A KR 20010054445A KR 20030021016 A KR20030021016 A KR 20030021016A
Authority
KR
South Korea
Prior art keywords
phase error
phase
count value
wobble
clock
Prior art date
Application number
KR1020010054445A
Other languages
English (en)
Inventor
박정배
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020010054445A priority Critical patent/KR20030021016A/ko
Publication of KR20030021016A publication Critical patent/KR20030021016A/ko

Links

Classifications

    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/004Recording, reproducing or erasing methods; Read, write or erase circuits therefor
    • G11B7/005Reproducing
    • G11B7/0053Reproducing non-user data, e.g. wobbled address, prepits, BCA
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10009Improvement or modification of read or write signals
    • G11B20/10222Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10009Improvement or modification of read or write signals
    • G11B20/10305Improvement or modification of read or write signals signal quality assessment
    • G11B20/10398Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors
    • G11B20/10425Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors by counting out-of-lock events of a PLL
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00Record carriers by type
    • G11B2220/20Disc-shaped record carriers

Abstract

본 발명은, 워블 위상 동기 루프에서의 위상 에러 보정장치 및 방법에 관한 것으로, 워블 위상 동기 루프(Wobble PLL)에 있어서, A/D 변환된 워블신호가 네거티브에서 포지티브로 영점 교차하는 시점(PZCP: Positive Zero Crossing Point)에 위상 에러를 검출하고, 그 PZCP 시점에 별도의 위상 에러 보정기를 이용하여 순시적인 위상 에러 보정 동작을 독립적으로 병행함으로써, 대역 통과 필터의 특성, 슬라이스 레벨, 워블신호의 형상 등에 의해 워블신호의 듀티 비율이 가변되어 Wobble PLL의 타이밍 지터(Timing Jitter)가 열화되는 것을 방지시킬 수 있게 됨은 물론, 워블신호에 순시적으로 동기되는 PLL 클럭을 생성 출력시킬 수 있게 되며, 또한 워블신호가 일정시간 이상 독출되지 않아, Wobble PLL 동작을 중지시킨 상태에서 갑자기 워블신호가 독출되는 경우에도, 그 워블신호에 대한 신속한 Wobble PLL 동작이 이루어지게 되는 매우 유용한 발명인 것이다.

Description

워블 위상 동기 루프에서의 위상 에러 보정장치 및 방법 {Apparatus and method for compensating a phase error in wobble phase locked loop}

본 발명은, 기록 가능한 씨디(CD) 또는 디브이디(DVD)와 같은 광 기록매체의 데이터 기록 또는 재생을 위해 메인 위상 동기 루프(Main PLL)에서 생성 출력되는 기록 클럭(Write Clock) 또는 재생 클럭(Read Clock)이, 광 기록매체로부터 독출되는 워블신호(Wobble Signal)에 동기되도록 하기 위한 워블 위상 동기 루프에서의 위상 에러 보정장치 및 방법에 관한 것이다,

우선, 도 1은 일반적인 워블 위상 동기 루프에 대한 구성을 개략적으로 도시한 것으로, 상기 워블 위상 동기 루프(100)(이하, 'Wobble PLL' 이라 함.)에는, 위상 검출기(12)와, 루프 필터(13), 그리고 디지털 제어 발진기(DCO: Digital Controlled Oscillator)(14)가 포함 구성된다.

한편, DVD-RW 등과 같은 기록 가능한 광 기록매체로부터 독출되는 워블신호는, 푸시 풀(Push-Pull) 신호로서 대역 통과 필터(10)에 의해 필터링되어, 고주파 노이즈, 직류 오프셋 성분 등이 제거된 후, A/D 변환기(11)에 의해 디지털 신호로 변환된다.

그리고, 상기 Wobble PLL(200)의 위상 검출기(12)에서는, 상기 A/D 변환된 워블신호를 사전에 설정된 기준 레벨로 슬라이스(Slice)하여, 도 2에 도시한 바와 같이, 구형파 형태의 워블신호를 생성 출력하게 되며, 또한 상기 디지털 제어 발진기(14)로부터 출력되는 PLL 클럭과, 상기 A/D 변환된 워블신호의 위상 에러를 비교 산출하여, 상기 루프 필터(13)로 출력하게 된다.

한편, 상기 루프 필터(13)에서는, 상기 위상 검출기(12)로부터 출력되는 위상 에러 값을 기준으로, 상기 디지털 제어 발진기(14)의 PLL 클럭에 대한 위상 보정 값을 생성하게 되는 데, 상기 루프 필터는, 일종의 저역 통과 필터(LPF)의 역할을 수행하여, 상기 디지털 제어 발진기로부터 출력되는 PLL 클럭이, 상기 워블신호와 동기되도록 한다.

그리고, 상기 디지털 제어 발진기(14)에서는, 상기 루프 필터(13)로부터 생성 출력되는 위상 보정 값에 따라, 현재의 PLL 클럭의 발진 주파수를 보정하여, 워블신호와 동기되는 PLL 클럭을 생성 출력하게 된다.

한편, 상기와 같이 구성 및 동작되는 Wobble PLL(100)에 의해 생성 출력되는 PLL 클럭은, 상기 A/D 변환된 워블신호가 입력되는 비트 검출기(15)로 인가되고, 상기 비트 검출기(15)에서는, 상기 PLL 클럭을 이용하여, A/D 변환된 워블신호를 1 또는 0 의 값을 갖는 비트 스트림(Bit Stream)으로 검출 변환하게 된다.

그리고, 상기 비트 스트림으로부터 워블신호에 실려있는 동기 패턴을 검출하는 동기 검출기(16)에서는, 그 동기 패턴에 상응하는 동기신호를 생성 출력하게 되고, 또한 상기 비트 검출기(15)의 비트 스트림으로부터 광 기록매체의 물리적 어드레스를 디코딩하는 어드레스 디코더(17)에서는, 상기 동기 검출기(16)의 동기신호를 기준으로, 디코딩 동작을 수행하여 광 기록매체의 물리적 어드레스를 메인 동기 위상 루프(300)로 출력하게 된다.

한편, 상기와 같은 일반적인 Wobble PLL(100)의 위상 검출기(12)에서는, 도 3에 도시한 바와 같이, A/D 변환된 워블신호가 포지티브(Positive)에서 네거티브(Negative)로 영(Zero)점 교차하는 시점(NZCP: Negative Zero Crossing Point, 이하 'NZCP'라 함.)에 위상 에러를 검출하게 되고, 상기 디지털 제어 발진기(14)의 발진 주파수를 결정하는 시간 카운트 값, 예를 들어 자유 감소(Free Down) 시간 카운트 값은, 상기 NZCP 시점에서 검출된 위상 에러 값에 의해 항상 보정된다.

이때, 상기 디지털 제어 발진기(14)에서 생성된 PLL 클럭의 위상이, A/D 변환된 워블신호의 위상보다 앞서는 경우(Lead Case), 상기 위상 검출기(12)에서는, 도 3에 도시한 바와 같이, 포지티브 위상 에러를 검출 생성하여, 루프 필터(13)로 출력하게 되고, 상기 루프 필터에서는 디지털 제어 발진기(14)의 클럭 주파수를 결정짓는 시간 카운트 값을, 상기 포지티브 위상 에러 값에 따라 작게 보정하게 된다.

그리고, 상기 디지털 제어 발진기(14)에서 생성된 PLL 클럭의 위상이, A/D 변환된 워블신호의 위상보다 뒤지는 경우(Lag Case), 상기 위상 검출기(12)에서는, 도 3에 도시한 바와 같이, 네거티브 위상 에러를 검출 생성하여, 상기 루프 필터(13)로 출력하게 되고, 상기 루프 필터에서는 디지털 제어 발진기(14)의 클럭 주파수를 결정짓는 시간 카운트 값을, 상기 네거티브 위상 에러 값에 따라 크게 보정하게 된다.

이에 따라, 상기 Wobble PLL(100)에서는, 상기 NZCP 시점에 위상 에러 값을검출하여, 상기 디지털 제어 발진기(14)의 클럭 주파수를 결정짓는 시간 카운트 값을 보정함으로써, PLL 클럭이 워블신호에 동기되도록 하는 위상 에러 보정 동작을 지속적으로 수행하게 된다.

그러나, 상기와 같이 A/D 변환된 워블신호가 포지티브에서 네거티브로 영(Zero)점 교차하는 시점(NZCP)은, 상기 슬라이스된 워블신호의 듀티 비율(Duty Ratio)에 따라 가변될 수 있는 데, 그 워블신호의 듀티 비율은, 대역 통과 필터(BPF)의 특성, 슬라이스 레벨(Slice Level), 워블신호의 형상(Shape) 등에 의해 가변될 수 있기 때문에, 결국 NZCP 시점을 기준으로 Wobble PLL 동작을 수행(PLL Locking)시키는 경우, 대역 통과 필터의 특성, 슬라이스 레벨, 워블신호의 형상 등에 의해 Wobble PLL의 타이밍 지터(Timing Jitter)가 열화되는 문제점이 있다.

또한, 상기 Wobble PLL(100)에서 정확한 위상 에러 보정이 이루어지기까지 소요되는 시간(PLL Setting Time)은, 루프 필터의 적분 특성에 따라 좌우되므로, 순시(瞬時)적인 위상 에러 보정 동작이 이루어지지 못하게 되는 문제점이 있다.

그리고. 상기 워블신호가 불연속적으로 독출되는 경우, 예를 들어 워블신호가 일정시간 이상 독출되지 않아, Wobble PLL 동작을 중지시킨 상태에서 갑자기 워블신호가 독출되는 경우, 그 워블신호에 대한 신속한 Wobble PLL 동작이 이루어지지 못하게 되는 문제점이 있다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 창작된 것으로서, 워블 위상 동기 루프(Wobble PLL)에 있어서, A/D 변환된 워블신호가 네거티브에서 포지티브로 영점 교차하는 시점(PZCP: Positive Zero Crossing Point)에 위상 에러를 검출하고, 그 PZCP 시점에 순시적인 위상 에러 보정 동작이 수행되도록 하는 워블 위상 동기 루프에서의 위상 에러 보정장치 및 방법을 제공하는 데, 그 목적이 있는 것이다.

도 1은 일반적인 워블 위상 동기 루프에 대한 구성을 도시한 것이고,

도 2는 일반적인 워블 위상 동기 루프에 의해 위상 보정된 PLL 클럭에 대한 파형도를 도시한 것이고,

도 3은 일반적인 워블 위상 동기 루프에서의 위상 에러, PLL 클럭 및 디지털 제어 발진기에서의 시간 카운트 값을 도시한 것이고,

도 4 및 도 5는 본 발명에 따른 워블 위상 동기 루프에서의 위상 에러 보정장치 및 방법에 대한 구성 및 동작 흐름도를 도시한 것이고,

도 6 및 도 7은 본 발명에 따른 워블 위상 동기 루프에서의 위상 에러, PLL 클럭 및 디지털 제어 발진기에서의 시간 카운트 값을 도시한 것이고,

도 8 내지 도 10은 본 발명에 따른 워블 위상 동기 루프에 의해 위상 보정된 PLL 클럭 및 지터(Jitter) 특성에 대한 파형도를 도시한 것이다.

※ 도면의 주요부분에 대한 부호의 설명

10 : 대역 통과 필터11 : A/D 변환기

12,22 : 위상 검출기13,23 : 루프 필터

14,24 : 디지털 제어 발진기15 : 비트 검출기

16 : 동기 검출기17 : 어드레스 디코더

20 : 위상 에러 보정기100,200 : 워블 위상 동기 루프

300 : 메인 위상 동기 루프

상기와 같은 목적을 달성하기 위한 본 발명에 따른 워블 위상 동기 루프에서의 위상 에러 보정장치는, 디지털 제어에 의해 클럭 주파수의 위상을 가변 출력하는 클럭 발생수단; 상기 출력되는 클럭과 아날로그/디지털 변환된 워블신호간의 위상 에러를 비교 검출하는 위상 검출수단; 및 상기 검출된 위상 에러에 상응하는 보정 값을 생성하여, 상기 클럭 발생수단으로부터 출력되는 클럭 주파수의 위상을, 상기 워블신호에 동기시키는 위상 보정수단을 포함하여 구성되는 워블 위상 동기 루프에 있어서, 상기 클럭과 워블신호간의 위상 에러에 따라, 상기 클럭 발생수단에서의 시간 카운트 값을 사전에 설정된 특정 값으로 가변 설정시키는 위상 에러 보정수단이 더 포함 구성되는 것을 특징으로 하며,

본 발명에 따른 워블 위상 동기 루프에서의 위상 에러 보정방법은, 디지털 제어에 의해 클럭 주파수의 위상을 가변 출력하면서, 상기 출력되는 클럭과 아날로그/디지털 변환된 워블신호간의 위상 에러를 비교 검출하는 1단계; 상기 검출된 위상 에러에 상응하는 보정 값을 생성하여, 상기 출력되는 클럭 주파수의 위상을, 상기 워블신호에 동기시키는 2단계를 포함하여 이루어지는 워블 위상 동기 루프에서의 위상 에러 보정방법에 있어서, 상기 클럭과 워블신호간의 위상 에러에 따라, 상기 클럭의 주파수를 결정하는 시간 카운트 값을 사전에 설정된 특정 값으로 가변 설정시키는 단계를 더 포함하여 이루어지는 것을 특징으로 한다.

이하, 본 발명에 따른 워블 위상 동기 루프에서의 위상 보정장치 및 방법에 대한 바람직한 실시예에 대해, 첨부된 도면을 참조하여 상세히 설명한다.

도 4 및 도 5는, 본 발명에 따른 워블 위상 동기 루프에서의 위상 보정장치 및 방법에 구성과 동작 흐름도를 각각 도시한 것으로, 상기 Wobble PLL(200)에는, 도 1을 참조로 전술한 바 있는 위상 검출기(22)와 루프 필터(23), 그리고 디지털 제어 발진기(24)가 포함 구성됨과 아울러, 순시적인 위상 에러 보정을 위한 위상 에러 보정기(20)가 추가로 포함 구성된다.

한편, 상기 위상 검출기(22)에서는, 도 6 및 도 7에 도시한 바와 같이, A/D 변환된 워블신호가 네거티브(Negative)에서 포지티브(Positive)로 영(Zero)점 교차하는 시점(PZCP)을 검출하여(S10), 그 PZCP 시점에서의 위상 에러 값을 검출하게 되고, 상기 디지털 제어 발진기(24)의 클럭 주파수를 결정짓는 시간 카운트 값, 예를 들어 자유 감소(Free Down) 시간 카운트 값을 상기 PZCP 시점에서 검출된 위상 에러 값에 따라 가변 보정하게 된다.

이때, 상기 디지털 제어 발진기(24)에서 생성된 PLL 클럭의 위상이, A/D 변환된 워블신호의 위상보다 앞서는 경우(Lead Case), 상기 위상 검출기(22)에서는, 도 6에 도시한 바와 같이, 포지티브 위상 에러를 검출 생성하여, 루프 필터(23)로 출력하게 되고, 상기 루프 필터에서는 디지털 제어 발진기(14)에서의 시간 카운트 값(CV: Count Value)을, 상기 포지티브 위상 에러 값에 따라 작게 보정하는 통상적인 Wobble PLL에서의 위상 에러 보정 동작을 수행하게 된다.

한편, 상기 위상 에러 보정기(20)에서는, 상기 PZCP 시점이 검출되는 경우, 상기 위상 에러 보정 동작과는 독립적으로, 상기 디지털 제어 발진기(24)에서의 시간 카운트 값(CV)을 확인하여(S11), 사전에 설정된 최대/최소 기준범위를 벗어나는 경우, 예를 들어 최대 기준 범위를 초과하는 경우(CV > Higher_Band)(S12)에는, 상기 디지털 제어 발진기(24)에서의 현재 카운트 값(CV)을 초기 설정 값(Vset)으로 가변 맵핑시키게 된다(S13).

또한, 상기 디지털 제어 발진기(24)에서의 시간 카운트 값(CV)이, 사전에 설정된 최대/최소 기준범위에 포함되는 경우(Lower_Band < CV < Higher_Band)(S14), 상기 디지털 제어 발진기(24)에서의 시간 카운트 값(CV)을 초기 설정 값(Vset)의 1/2 로 가변 맵핑시키는 이른 바, 백 워드 오차 보정(Backward Gap Compensator) 동작을 수행하게 된다(S15).

한편, 상기 디지털 제어 발진기(24)에서 생성된 PLL 클럭의 위상이, A/D 변환된 워블신호의 위상보다 뒤지는 경우(Lag Case), 상기 위상 검출기(22)에서는, 도 6에 도시한 바와 같이, 네거티브 위상 에러를 검출 생성하여, 루프 필터(23)로출력하게 되고, 상기 루프 필터에서는 디지털 제어 발진기(14)의 시간 카운트 값을, 상기 포지티브 위상 에러 값에 따라 크게 보정하는 통상적인 Wobble PLL에서의 위상 에러 보정 동작을 수행하게 된다.

또한, 상기 위상 에러 보정기(20)에서는, 상기 PZCP 시점이 검출되는 경우, 상기 위상 에러 보정 동작과는 독립적으로, 상기 디지털 제어 발진기(24)에서의 시간 카운트 값(CV)을 확인하여, 사전에 설정된 최대/최소 기준범위를 벗어나는 경우, 예를 들어 최소 기준 범위에 미달하는 경우(CV < Lower_Band)에는, 상기 디지털 제어 발진기(24)에서의 현재 카운트 값(CV)을 영(Zero) 값으로 가변 맵핑시켜, 초기 설정 값(Vset)으로 즉시 가변될 수 있도록 한다(S16).

그리고, 상기 디지털 제어 발진기(24)에서의 시간 카운트 값(CV)이, 사전에 설정된 최대/최소 기준범위에 포함되는 경우(Lower_Band < CV < Higher_Band), 상기 디지털 제어 발진기(24)에서의 카운트 값(CV)을 초기 설정 값(Vset)의 1/2로 가변 맵핑시키는 이른 바, 포워드 워드 오차 보정(Forward Gap Compensator) 동작을 수행하게 된다.

따라서, 본 발명에 따른 Wobble PLL(200)에서는, 대역 통과 필터의 특성, 슬라이스 레벨, 워블신호의 형상 등에 영향을 받지 않는 PZCP 시점에, 위상 에러를 검출하기 때문에, 도 8에 도시한 바와 같이, 워블신호가 50% 미만이거나 또는 50%를 초과하는 경우에도, 위상 에러 검출 주기를 50%의 듀비 비율을 갖는 워블신호에 대응되는 일정 주기로 검출할 수 있게 되어, Wobble PLL의 타이밍 지터(Timing Jitter)가 열화되는 것을 방지시킬 수 있게 된다.

또한, 본 발명에 따른 Wobble PLL(200)에서는, 상기 루프 필터(23)에 의한 통상적인 위상 에러 보정 동작과 동시에, 독립적으로 수행되는 위상 에러 보정기(20)에서의 순시적인 위상 에러 보정동작을 수행하기 때문에, 도 9 및 도 10에 도시한 바와 같이, 일반적인 Wobble PLL(100) 보다 양호한 지터 특성을 갖게 되며, 워블신호에 순시적으로 동기되는 PLL 클럭을 생성 출력시킬 수 있게 된다.

그리고, 본 발명에 따른 Wobble PLL(200)에서는, 순시적인 위상 에러 보정이 가능하기 되어, 워블신호가 불연속적으로 독출되는 경우, 예를 들어 워블신호가 일정시간 이상 독출되지 않아, Wobble PLL 동작을 중지시킨 상태에서 갑자기 워블신호가 독출되는 경우에도, 그 워블신호에 대한 신속한 Wobble PLL 동작이 이루어지게 된다.

이상, 전술한 본 발명의 바람직한 실시예는, 예시의 목적을 위해 개시된 것으로, 이하 첨부된 특허청구범위에 개시된 본 발명의 기술적 사상과 그 기술적 범위 내에서, 다양한 다른 실시예들을 개량, 변경, 대체 또는 부가 등이 가능할 것이다.

상기와 같이 구성 및 이루어지는 본 발명에 따른 워블 위상 동기 루프에서의 위상 에러 보정장치 및 방법은, 워블 위상 동기 루프(Wobble PLL)에 있어서, A/D 변환된 워블신호가 네거티브에서 포지티브로 영점 교차하는 시점(PZCP)에 위상 에러를 검출하고, 그 PZCP 시점에 별도의 위상 에러 보정기를 이용하여 순시적인 위상 에러 보정 동작을 독립적으로 병행함으로써, 대역 통과 필터의 특성, 슬라이스 레벨, 워블신호의 형상 등에 의해 워블신호의 듀티 비율이 가변되어 Wobble PLL의 타이밍 지터(Timing Jitter)가 열화되는 것을 방지시킬 수 있게 됨은 물론, 워블신호에 순시적으로 동기되는 PLL 클럭을 생성 출력시킬 수 있게 되며, 또한 워블신호가 일정시간 이상 독출되지 않아, Wobble PLL 동작을 중지시킨 상태에서 갑자기 워블신호가 독출되는 경우에도, 그 워블신호에 대한 신속한 Wobble PLL 동작이 이루어지게 되는 매우 유용한 발명인 것이다.

Claims (10)

  1. 디지털 제어에 의해 클럭 주파수의 위상을 가변 출력하는 클럭 발생수단;
    상기 출력되는 클럭과 아날로그/디지털 변환된 워블신호간의 위상 에러를 비교 검출하는 위상 검출수단; 및
    상기 검출된 위상 에러에 상응하는 보정 값을 생성하여, 상기 클럭 발생수단으로부터 출력되는 클럭 주파수의 위상을, 상기 워블신호에 동기시키는 위상 보정수단을 포함하여 구성되는 워블 위상 동기 루프에 있어서,
    상기 클럭과 워블신호간의 위상 에러에 따라, 상기 클럭 발생수단에서의 시간 카운트 값을 사전에 설정된 특정 값으로 가변 설정시키는 위상 에러 보정수단이 더 포함 구성되는 것을 특징으로 하는 워블 위상 동기 루프에서의 위상 에러 보정장치.
  2. 제 1항에 있어서,
    상기 위상 에러 보정수단은, 상기 위상 검출수단 및 보정수단과는 독립적으로, 상기 클럭 발생수단에서의 시간 카운트 값을 사전에 설정된 특정 값으로 가변 설정시켜, 순시적인 위상 에러 보정 동작이 수행되도록 하는 것을 특징으로 하는 워블 위상 동기 루프에서의 위상 에러 보정장치.
  3. 제 1항에 있어서,
    상기 위상 에러 보정수단은, 상기 아날로그/디지털 변환된 워블신호가 네거티브에서 포지티브로 영점 교차하는 시점에, 상기 클럭 발생수단에서의 시간 카운트 값이, 사전에 설정된 최대 기준 범위를 초과하는 경우, 현재의 시간 카운트 값을 초기 설정 값으로 가변 맵핑시키는 것을 특징으로 하는 워블 위상 동기 루프에서의 위상 에러 보정장치.
  4. 제 1항에 있어서,
    상기 위상 에러 보정수단은, 상기 아날로그/디지털 변환된 워블신호가 네거티브에서 포지티브로 영점 교차하는 시점에, 상기 클럭 발생수단에서의 시간 카운트 값이, 사전에 설정된 최대/최소 기준범위에 포함되는 경우, 현재의 시간 카운트 값을 초기 설정 값의 1/2로 가변 맵핑시키는 것을 특징으로 하는 워블 위상 동기 루프에서의 위상 에러 보정장치.
  5. 제 1항에 있어서,
    상기 위상 에러 보정수단은, 상기 아날로그/디지털 변환된 워블신호가 네거티브에서 포지티브로 영점 교차하는 시점에, 상기 클럭 발생수단에서의 시간 카운트 값이, 사전에 설정된 최소 기준범위에 미달되는 경우, 현재의 시간 카운트 값을 영(Zero)으로 가변 맵핑시키는 것을 특징으로 하는 워블 위상 동기 루프에서의 위상 에러 보정장치.
  6. 디지털 제어에 의해 클럭 주파수의 위상을 가변 출력하면서, 상기 출력되는 클럭과 아날로그/디지털 변환된 워블신호간의 위상 에러를 비교 검출하는 1단계;
    상기 검출된 위상 에러에 상응하는 보정 값을 생성하여, 상기 출력되는 클럭 주파수의 위상을, 상기 워블신호에 동기시키는 2단계를 포함하여 이루어지는 워블 위상 동기 루프에서의 위상 에러 보정방법에 있어서,
    상기 클럭과 워블신호간의 위상 에러에 따라, 상기 클럭의 주파수를 결정하는 시간 카운트 값을 사전에 설정된 특정 값으로 가변 설정시키는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 워블 위상 동기 루프에서의 위상 에러 보정방법.
  7. 제 6항에 있어서,
    상기 시간 카운트 값을 가변 설정시키는 단계는, 상기 1단계 및 2단계와는 독립적으로, 상기 클럭의 주파수를 결정하는 시간 카운트 값을 사전에 설정된 특정 값으로 가변 설정시켜, 순시적인 위상 에러 보정 동작이 수행되도록 하는 것을 특징으로 하는 워블 위상 동기 루프에서의 위상 에러 보정방법.
  8. 제 6항에 있어서,
    상기 시간 카운트 값을 가변 설정시키는 단계는, 상기 아날로그/디지털 변환된 워블신호가 네거티브에서 포지티브로 영점 교차하는 시점에, 상기 시간 카운트 값이, 사전에 설정된 최대 기준 범위를 초과하는 경우, 현재의 시간 카운트 값을초기 설정 값으로 가변 맵핑시키는 것을 특징으로 하는 워블 위상 동기 루프에서의 위상 에러 보정방법.
  9. 제 6항에 있어서,
    상기 시간 카운트 값을 가변 설정시키는 단계는, 상기 아날로그/디지털 변환된 워블신호가 네거티브에서 포지티브로 영점 교차하는 시점에, 상기 시간 카운트 값이, 사전에 설정된 최대/최소 기준범위에 포함되는 경우, 현재의 시간 카운트 값을 초기 설정 값의 1/2로 가변 맵핑시키는 것을 특징으로 하는 워블 위상 동기 루프에서의 위상 에러 보정방법.
  10. 제 6항에 있어서,
    상기 시간 카운트 값을 가변 설정시키는 단계는, 상기 아날로그/디지털 변환된 워블신호가 네거티브에서 포지티브로 영점 교차하는 시점에, 상기 시간 카운트 값이, 사전에 설정된 최소 기준범위에 미달되는 경우, 현재의 시간 카운트 값을 영(Zero)으로 가변 맵핑시키는 것을 특징으로 하는 워블 위상 동기 루프에서의 위상 에러 보정방법.
KR1020010054445A 2001-09-05 2001-09-05 워블 위상 동기 루프에서의 위상 에러 보정장치 및 방법 KR20030021016A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010054445A KR20030021016A (ko) 2001-09-05 2001-09-05 워블 위상 동기 루프에서의 위상 에러 보정장치 및 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020010054445A KR20030021016A (ko) 2001-09-05 2001-09-05 워블 위상 동기 루프에서의 위상 에러 보정장치 및 방법
US10/234,194 US20030099173A1 (en) 2001-09-05 2002-09-05 Apparatus and method of compensating a phase error in a wobble PLL

Publications (1)

Publication Number Publication Date
KR20030021016A true KR20030021016A (ko) 2003-03-12

Family

ID=19713963

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010054445A KR20030021016A (ko) 2001-09-05 2001-09-05 워블 위상 동기 루프에서의 위상 에러 보정장치 및 방법

Country Status (2)

Country Link
US (1) US20030099173A1 (ko)
KR (1) KR20030021016A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101695311B1 (ko) * 2010-12-23 2017-01-11 한국전자통신연구원 아날로그 위상에러 보상기를 장착한 프랙셔널 디지털 위상고정루프
KR20170083816A (ko) 2016-01-11 2017-07-19 한국전자통신연구원 디지털 위상 고정 루프 및 그의 구동방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5070492A (en) * 1988-03-03 1991-12-03 Mitsubishi Denki Kabushiki Kaisha Signal decoding apparatus and method
US5835478A (en) * 1995-06-15 1998-11-10 Sony Corporation Optical disc having address information for recording and reproducing data at correct positions
KR100269688B1 (ko) * 1996-07-23 2000-10-16 구자홍 광디스크 기록방법 및 그 장치
TW451191B (en) * 1997-03-19 2001-08-21 Hitachi Ltd Wobble signal detecting circuit, wobble abnormality detecting circuit, information processing apparatus using these circuit and method, and recording medium used in the apparatus or method
JP3649955B2 (ja) * 1999-07-22 2005-05-18 株式会社リコー データ記録用クロック信号発生装置

Also Published As

Publication number Publication date
US20030099173A1 (en) 2003-05-29

Similar Documents

Publication Publication Date Title
KR100490498B1 (ko) 디지털 기록 데이터 재생 장치
EP1589662B1 (en) Correction for DC-offset in a phase locked loop
US6807134B2 (en) Asymmetry detection apparatus, jitter detection apparatus, and recording/reproduction apparatus
EP0951012B1 (en) Method for generating land/groove switching signal from polg type disc and apparatus therefor
US7366271B2 (en) Clock and data recovery device coping with variable data rates
US7176764B1 (en) Phase locked loop having cycle slip detector capable of compensating for errors caused by cycle slips
EP0096106B1 (en) Pll control circuit
US7173462B1 (en) Second order delay-locked loop for data recovery
US6580770B2 (en) Information regenerating apparatus and information regenerating method
US6792063B1 (en) Frequency control/phase synchronizing circuit
JP2547563B2 (ja) 安定化装置
US20050018801A1 (en) Wobble clock generator and driving method thereof
US6885252B2 (en) Clock recovery circuit capable of automatically adjusting frequency range of a VCO
USRE39807E1 (en) Phase locked loop circuit
EP1513257B1 (en) Digital phase-locked loop circuit
US5963518A (en) Apparatus for reproducing digital signal
JPWO2004098120A1 (ja) クロックデータリカバリー回路
US6999388B2 (en) Optical disk apparatus
US5694380A (en) Disc player apparatus having a disc rotational speed controller
US7554412B2 (en) Phase-locked loop circuit having correction for active filter offset
DE69833299T2 (de) Plattenrotationssteuerung
US6542041B2 (en) Phase locked loop for stable clock generation in applications of wide band channel clock recovery and operation method thereof
US7173995B2 (en) Systems and methods for correcting gain error due to transition density variation in clock recovery systems
JP3915163B2 (ja) ディジタル信号再生回路
US7680235B2 (en) VCO circuit, PLL circuit using VCO circuit, and data recording apparatus the PLL circuit

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application