JP2002368610A

JP2002368610A - Ｐｌｌ回路

Info

Publication number: JP2002368610A
Application number: JP2001168484A
Authority: JP
Inventors: Yoshihisa Fujimori; 佳久藤森
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2001-06-04
Filing date: 2001-06-04
Publication date: 2002-12-20

Abstract

(57)【要約】【課題】ディスク再生装置において、ＶＣＯの正確な
発振周波数設定を可能とし、さらにＰＬＬ復帰時間を短
縮可能とすることを目的とする。【解決手段】再生速度検出回路６により再生速度を検
出し、リミット回路７により再生速度情報と上限設定値
および下限設定値を比較して位相比較器１および速度比
較器２の出力を制御してＶＣＯ４の発振特性にかかわら
ず、正確にＶＣＯ４の発振周波数範囲を設定する。ま
た、ロック検出回路８によりロック状態を検出し、ロッ
ク時にリミット回路７の上限設定値および下限設定値の
間隔を狭くすることで、異常発生後のＰＬＬ復帰時間を
短縮する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＤプレーヤ、Ｃ
Ｄ−ＲＯＭドライブ、ＤＶＤプレーヤ、ＤＶＤ−ＲＯＭ
ドライブ、ＭＤプレーヤ等の光ディスク再生装置におけ
るＰＬＬ回路に関するものである。

【０００２】

【従来の技術】図１１は光ディスク再生装置の構成を示
す模式図である。図１１において、２１はＣＤ、ＤＶＤ
等の光ディスクであり、スピンドルモータ２６によって
回転駆動されている。そして、ピックアップ２２では、
光ディスク２１にレーザー照射するとともに光ディスク
２１からの戻り光を検出し、戻り光のレベルを電圧値に
変換して出力する。この出力をヘッドアンプ２３で増幅
した後、データスライサ２４で２値化することにより、
光ディスク２１に記録された情報をディスク再生信号と
して復元する。

【０００３】さらに、ディスク再生信号は、図示しない
後段で復号および訂正処理が行われる。この後段での処
理を行うには、ディスク再生信号に同期した抽出クロッ
クが必要であり、ＰＬＬ回路２５が抽出クロックを生成
する。

【０００４】図１２は従来のＰＬＬ回路の構成を示す回
路図である。図１２において、１は位相比較器、２は速
度比較器で、位相比較器１および速度比較器２はそれぞ
れ電流パルスＵＰ（アップ）信号または電流パルスＤＷ
（ダウン）信号を出力する。１０は位相比較器１および
速度比較器２の電流パルスＵＰ信号および電流パルスＤ
Ｗ信号を加算する加算器、３は電流−電圧変換を行うた
めのフィルタ回路、１１はフィルタ回路３からの電圧出
力を制限する電圧リミッタ、４は入力電圧に応じた発振
クロックを発生するＶＣＯ（電圧制御型発振器）、５は
ＶＣＯ４の発振クロックを分周するための分周器であ
る。以下にその動作を説明する。

【０００５】位相比較器１は、ディスク再生信号と抽出
クロックの位相を比較し、その位相差に応じた時間だけ
電流パルスＵＰ信号または電流パルスＤＷ信号を出力す
る。また、速度比較器２は、ディスク再生信号と抽出ク
ロックの周波数を比較し、その周波数差に応じた時間だ
け電流パルスＵＰ信号または電流パルスＤＷ信号を出力
する。

【０００６】位相比較器１および速度比較器２の出力は
加算器１０で加算されてフィルタ回路３に入力され、フ
ィルタ回路３において積分されることで電圧に変換され
る。ＶＣＯ４はフィルタ回路３の出力電圧により制御さ
れ、その発振クロックを分周器５によって分周すること
で抽出クロックが生成される。

【０００７】しかしながら、ＰＬＬロックが外れる等し
てフィルタ回路３の出力電圧が変動し、ＶＣＯ４の発振
周波数がＰＬＬロック時の動作点から大きく外れると、
ＰＬＬの復帰時間が長くなってしまう。

【０００８】また、ＶＣＯ４の発振周波数が高くなりす
ぎると、分周器５の動作可能周波数を超えてしまい、分
周器が動作せず抽出クロックの周波数が０となったり、
逆にＶＣＯ４の発振周波数が０になることで抽出クロッ
クの周波数が０となってしまうと、位相比較器１と速度
比較器２の動作が停止してしまい、ＰＬＬが復帰しない
ことがある。

【０００９】そこで、ＶＣＯ４が動作点を中心として所
定の範囲の周波数で発振するように、電圧リミッタ１１
がフィルタ回路３の出力電圧を制限してＶＣＯ４の制御
入力に供給するようになっている（例えば特開平０７−
２０２６８８号公報）。

【００１０】

【発明が解決しようとする課題】しかしながら、従来の
ＰＬＬ回路を用いると、ＶＣＯ４への入力電圧の上限お
よび下限を設定しても、電源電圧や環境温度が変化する
と、図１３に曲線Ｘ１，Ｘ２，Ｘ３で示すように、ＶＣ
Ｏ４の発振特性が変わってしまうため、ＶＣＯ４の発振
周波数がばらついてしまい、正確な発振周波数範囲設定
が困難であるという問題があった。

【００１１】したがって、本発明の目的は、正確な発振
周波数設定を可能とし、さらにＰＬＬ復帰時間を短縮可
能とするＰＬＬ回路を提供することである。

【００１２】

【課題を解決するための手段】この課題を解決するため
に、本発明の請求項１記載のＰＬＬ回路は、再生信号と
抽出クロックとの位相差に応じてアップ信号とダウン信
号とを出力する位相比較器と、位相比較器の出力を積分
して電圧に変換し出力するフィルタ回路と、フィルタ回
路の出力に応じて抽出クロックを発生する電圧制御型発
振器と、所定時間当たりの抽出クロックの個数を計数し
再生速度情報として出力する再生速度検出回路と、上限
値を保持し、再生速度情報が上限値以上の場合に位相比
較器のアップ信号を停止させるリミット回路とを備えて
いる。

【００１３】この構成によれば、再生速度検出回路によ
り再生速度を検出し、リミット回路により再生速度情報
と上限設定値を比較して位相比較器の出力を制御するこ
とで、ＶＣＯの発振特性にかかわらず、正確にＶＣＯの
発振周波数範囲を設定することができる。

【００１４】本発明の請求項２記載のＰＬＬ回路は、請
求項１記載のＰＬＬ回路において、再生信号と抽出クロ
ックとの速度差に応じてアップ信号とダウン信号とをフ
ィルタ回路に対して出力する速度比較器を備え、リミッ
ト回路が、再生速度情報が上限値以上の場合に速度比較
器のアップ信号を停止させることを特徴とする。

【００１５】この構成によれば、再生速度検出回路によ
り再生速度を検出し、リミット回路により再生速度情報
と上限設定値を比較して速度比較器の出力を制御するこ
とで、ＶＣＯの発振特性にかかわらず、正確にＶＣＯの
発振周波数範囲を設定することができる。

【００１６】本発明の請求項３記載のＰＬＬ回路は、請
求項１記載のＰＬＬ回路において、リミット回路が、上
限値の下に１個もしくは複数の中間値を保持しており、
段階的に位相比較器のアップ信号の出力を制限すること
を特徴とする。

【００１７】この構成によれば、位相比較器の出力を段
階的に削減または停止させることで、電圧制御型発振器
の発振周波数が急激に変化した場合にも、上限設定値ま
たは下限設定値から大きく外れることなく、電圧制御型
発振器の発振周波数範囲を制御することができる。

【００１８】本発明の請求項４記載のＰＬＬ回路は、請
求項２記載のＰＬＬ回路において、リミット回路が、上
限値の下に１個もしくは複数の中間値を保持しており、
段階的に位相比較器および速度比較器のアップ信号の出
力を制限することを特徴とする。

【００１９】この構成によれば、速度比較器の出力を段
階的に削減または停止させることで、電圧制御型発振器
の発振周波数が急激に変化した場合にも、上限設定値ま
たは下限設定値から大きく外れることなく、電圧制御型
発振器の発振周波数範囲を制御することができる。

【００２０】本発明の請求項５記載のＰＬＬ回路は、再
生信号と抽出クロックとの位相差に応じてアップ信号と
ダウン信号とを出力する位相比較器と、位相比較器の出
力を積分して電圧に変換し出力するフィルタ回路と、フ
ィルタ回路の出力に応じて抽出クロックを発生する電圧
制御型発振器と、所定時間当たりの抽出クロックの個数
を計数し再生速度情報として出力する再生速度検出回路
と、下限値を保持し、再生速度情報が下限値以下の場合
に位相比較器のダウン信号を停止させるリミット回路と
を備えている。

【００２１】この構成によれば、再生速度検出回路によ
り再生速度を検出し、リミット回路により再生速度情報
と下限設定値を比較して位相比較器の出力を制御するこ
とで、ＶＣＯの発振特性にかかわらず、正確にＶＣＯの
発振周波数範囲を設定することができる。

【００２２】本発明の請求項６記載のＰＬＬ回路は、請
求項５記載のＰＬＬ回路において、再生信号と抽出クロ
ックとの速度差に応じてアップ信号とダウン信号とをフ
ィルタ回路に対して出力する速度比較器を備え、リミッ
ト回路が、再生速度情報が下限値以下の場合に速度比較
器のダウン信号を停止させることを特徴とする。

【００２３】この構成によれば、再生速度検出回路によ
り再生速度を検出し、リミット回路により再生速度情報
と下限設定値を比較して速度比較器の出力を制御するこ
とで、ＶＣＯの発振特性にかかわらず、正確にＶＣＯの
発振周波数範囲を設定することができる。

【００２４】本発明の請求項７記載のＰＬＬ回路は、請
求項５記載のＰＬＬ回路において、リミット回路が、下
限値の上に１個もしくは複数の中間値を保持しており、
段階的に位相比較器のダウン信号の出力を制限すること
を特徴とする。

【００２５】この構成によれば、位相比較器の出力を段
階的に削減または停止させることで、電圧制御型発振器
の発振周波数が急激に変化した場合にも、上限設定値ま
たは下限設定値から大きく外れることなく、電圧制御型
発振器の発振周波数範囲を制御することができる。

【００２６】本発明の請求項８記載のＰＬＬ回路は、請
求項６記載のＰＬＬ回路において、リミット回路が、下
限値の上に１個もしくは複数の中間値を保持しており、
段階的に位相比較器および速度比較器のダウン信号の出
力を制限することを特徴とする。

【００２７】この構成によれば、速度比較器の出力を段
階的に削減または停止させることで、電圧制御型発振器
の発振周波数が急激に変化した場合にも、上限設定値ま
たは下限設定値から大きく外れることなく、電圧制御型
発振器の発振周波数範囲を制御することができる。

【００２８】本発明の請求項９記載のＰＬＬ回路は、再
生信号と抽出クロックとの位相差に応じてアップ信号と
ダウン信号とを出力する位相比較器と、位相比較器の出
力を積分して電圧に変換し出力するフィルタ回路と、フ
ィルタ回路の出力に応じて抽出クロックを発生する電圧
制御型発振器と、所定時間当たりの抽出クロックの個数
を計数し再生速度情報として出力する再生速度検出回路
と、上限値と下限値との両方を保持し、再生速度情報が
上限値以上の場合に位相比較器のアップ信号を停止さ
せ、再生速度情報が下限値以下の場合に位相比較器のダ
ウン信号を停止させるリミット回路とを備えている。

【００２９】この構成によれば、再生速度検出回路によ
り再生速度を検出し、リミット回路により再生速度情報
と上限設定値および下限設定値を比較して位相比較器の
出力を制御することで、ＶＣＯの発振特性にかかわら
ず、正確にＶＣＯの発振周波数範囲を設定することがで
きる。

【００３０】本発明の請求項１０記載のＰＬＬ回路は、
請求項９記載のＰＬＬ回路において、再生信号と抽出ク
ロックとの速度差に応じてアップ信号とダウン信号とを
フィルタ回路に対して出力する速度比較器を備え、リミ
ット回路が、再生速度情報が上限値以上の場合に速度比
較器のアップ信号を停止させ、再生速度情報が下限値以
下の場合に速度比較器のダウン信号を停止させることを
特徴とする。

【００３１】この構成によれば、再生速度検出回路によ
り再生速度を検出し、リミット回路により再生速度情報
と上限設定値および下限設定値を比較して速度比較器の
出力を制御することで、ＶＣＯの発振特性にかかわら
ず、正確にＶＣＯの発振周波数範囲を設定することがで
きる。

【００３２】本発明の請求項１１記載のＰＬＬ回路は、
請求項９記載のＰＬＬ回路において、リミット回路が、
上限値と下限値の間に１個もしくは複数の中間値を保持
しており、段階的に位相比較器のアップ信号とダウン信
号の出力を制限することを特徴とする。

【００３３】この構成によれば、位相比較器の出力を段
階的に削減または停止させることで、電圧制御型発振器
の発振周波数が急激に変化した場合にも、上限設定値ま
たは下限設定値から大きく外れることなく、電圧制御型
発振器の発振周波数範囲を制御することができる。

【００３４】本発明の請求項１２記載のＰＬＬ回路は、
請求項１０記載のＰＬＬ回路において、リミット回路
が、上限値と下限値の間に１個もしくは複数の中間値を
保持しており、段階的に位相比較器および速度比較器の
アップ信号とダウン信号の出力を制限することを特徴と
する。

【００３５】この構成によれば、速度比較器の出力を段
階的に削減または停止させることで、電圧制御型発振器
の発振周波数が急激に変化した場合にも、上限設定値ま
たは下限設定値から大きく外れることなく、電圧制御型
発振器の発振周波数範囲を制御することができる。

【００３６】本発明の請求項１３記載のＰＬＬ回路は、
請求項９、１０、１１または１２記載のＰＬＬ回路にお
いて、ＰＬＬのロック状態を検出するロック検出回路を
備え、リミット回路が、ロック検出回路が非ロックを示
す場合は上限値と下限値の間隔を広くし、ロック検出回
路がロックを示す場合は上限値と下限値の間隔を狭くす
ることを特徴とする。

【００３７】この構成によれば、ロック検出回路により
ロック状態を検出し、ロック時にリミット回路の上限設
定値および下限設定値の間隔を狭くすることで、異常発
生後のＰＬＬ復帰時間を短縮することができる。

【００３８】本発明の請求項１４記載のＰＬＬ回路は、
請求項９、１０、１１、１２または１３記載のＰＬＬ回
路において、所定期間内の再生速度情報を平均して平均
速度情報を出力する平均速度検出回路を備え、リミット
回路が、平均速度情報に応じて上限値と下限値とをシフ
トすることを特徴とする。

【００３９】この構成によれば、平均速度検出回路によ
り平均速度情報を検出し、平均速度情報をもとにリミッ
ト回路の上限設定および下限設定を行うことで、ＣＡＶ
再生時においても、異常発生後のＰＬＬ復帰時間を短縮
することができる。

【００４０】本発明の請求項１５記載のＰＬＬ回路は、
請求項１４記載のＰＬＬ回路において、アクセス開始時
に、リミット回路がアクセス先の予想再生速度情報に応
じて上限値と下限値とを変更することを特徴とする。

【００４１】この構成によれば、アクセス先の予想再生
速度情報をもとにリミット回路の上限設定および下限設
定を行うことで、アクセス後のＰＬＬ復帰時間を短縮す
ることができる。

【００４２】

【発明の実施の形態】以下、本発明の第１の実施の形態
について、図１〜図３を用いて説明する。

【００４３】図１は本発明の第１の実施の形態によるＰ
ＬＬ回路の構成を示すブロック図である。

【００４４】図１において、１は位相比較器、２は速度
比較器で、位相比較器１および速度比較器２は、それぞ
れ電流パルスＵＰ信号（アップ信号）または電流パルス
ＤＷ信号（ダウン信号）を出力する。１０は位相比較器
１および速度比較器２の電流パルスＵＰ信号および電流
パルスＤＷ信号を加算する加算器、３は電流パルスを積
分して電流−電圧変換を行うためのフィルタ回路、４は
入力電圧に応じた発振クロックを発生するＶＣＯ（電圧
制御型発振器）、５はＶＣＯ４の発振クロックを分周し
て抽出クロックを発生するための分周器である。６は抽
出クロックから再生速度情報を生成する再生速度検出回
路、７は再生速度情報に応じて位相比較器１および速度
比較器２の電流パルスＵＰ信号あるいは電流パルスＤＷ
信号を停止させるリミット回路である。以下にその動作
を説明する。

【００４５】まず、ディスク再生信号に対し、抽出クロ
ックの周波数が大きく外れている場合は、速度比較器２
によりＰＬＬの粗引込みを開始する。速度比較器２は、
ディスク再生信号に対して抽出クロックの周波数が低い
場合（ＣＤ再生の場合はディスク再生信号パルスの最大
時間長に対して、抽出クロック１１周期分の時間長が長
い場合）は電流パルスＵＰ信号を、逆に抽出クロックの
周波数が高い場合は電流パルスＤＷ信号を電流パルスと
して出力する。

【００４６】これら電流パルスＵＰ信号および電流パル
スＤＷ信号は、ディスク再生信号と抽出クロック間の周
波数差に応じた時間だけ出力されるようになっており、
フィルタ回路３によって積分して電圧に変換された後、
ＶＣＯ４の制御入力に入力される。

【００４７】これにより、電流パルスＵＰ信号出力時に
はＶＣＯ４の入力電圧が上昇するため、図２で示す特性
（曲線Ｙ１，Ｙ２またはＹ３）に従い、ＶＣＯ４の発振
周波数が上昇することで抽出クロックの周波数を上昇さ
せる。逆に、電流パルスＤＷ信号出力時はＶＣＯ４の入
力電圧が下降するため、抽出クロックの周波数が下降す
る。

【００４８】このような動作を繰り返すことにより、デ
ィスク再生信号と抽出クロックの周波数差が所定の値に
達すると、電流パルスＵＰ信号と電流パルスＤＷ信号は
出力が停止される。

【００４９】つぎに、位相比較器１により、ディスク再
生信号と抽出クロックの位相差を比較することで、双方
の位相差をなくして（あるいは所定の位相差になるよう
に）ＰＬＬをロックさせる。位相比較器１では、ディス
ク再生信号と抽出クロックの位相を比較し、その位相差
に応じた時間だけ電流パルスＵＰ信号または電流パルス
ＤＷ信号を電流パルスとして出力する。

【００５０】そして、速度比較器２の場合と同様にフィ
ルタ回路３で電流パルスが電圧に変換され、この電圧に
よってＶＣＯ４の発振周波数を制御することで、ディス
ク再生信号に対する抽出クロックの位相を調整する。

【００５１】再生速度検出回路６は、所定時間内におけ
る抽出クロックの数を計数して再生速度情報として出力
する。例えば計数時間が１μｓで、抽出クロックが２０
ＭＨｚであるとすると、計数値としては２０となり、こ
の値が再生速度情報として出力される。

【００５２】リミット回路７では、図２のように上限設
定値と下限設定値を保持しており、再生速度情報が各設
定値を超える場合に位相比較器１および速度比較器２の
電流パルスＵＰ信号あるいは電流パルスＤＷ信号を停止
させ、フィルタ回路３に供給されないようにする。例え
ば図２において、実際に使用する周波数である動作点で
の再生速度情報が２０、上限設定値を３０、下限設定値
を１０とした場合について説明する。

【００５３】なお、上限設定値および下限設定値の何れ
か一方のみを保持する構成でもよい。上限値を保持する
構成の場合には、再生速度情報が上限値を超えた時に電
流パルスＵＰ信号を停止させるのみとなる。また、下限
値を保持する構成の場合には、再生速度情報が下限値を
下回ったときに電流パルスＤＷ信号を停止させるのみと
なる。後の実施の形態でも同様である。

【００５４】通常ＰＬＬがロックしている際の位相比較
器１の電流パルスＵＰ信号と電流パルスＤＷ信号の出力
幅が同じであるとすると、傷部再生やアクセス等何らか
の異常により、図３のように位相比較器１の電流パルス
ＵＰ信号幅が電流パルスＤＷ信号幅より長くなると、Ｖ
ＣＯ４の入力電圧が上昇する。これに従いＶＣＯ４の発
振周波数が上昇し、再生速度検出回路６から出力される
再生速度情報は２０から値が増加していく。そして、再
生速度情報が上限設定値である３０に達すると、リミッ
ト回路７は位相比較器１の電流パルスＵＰ信号出力を停
止させる。これにより、位相比較器１からは電流パルス
ＤＷ信号しか出力されなくなるので、ＶＣＯ４の入力電
圧が低下してＶＣＯ４の発振周波数が下降する。そし
て、再生速度情報が上限設定値である３０を下回ると、
位相比較器１の電流パルスＵＰ信号停止が解除されて、
再び電流パルスＵＰ信号が出力されるようになり、この
時異常がなければＰＬＬが正常に引込みを開始して動作
点の周波数に落ち着く。

【００５５】逆に、異常によりＶＣＯ発振周波数が低下
する場合も同様にして、下限設定値である１０に達する
と、位相比較器１の電流パルスＤＷ信号が停止されるこ
とで、ＶＣＯ４の発振周波数を上昇させるように動作す
る。

【００５６】また、位相比較器１だけでなく、速度比較
器２も動作している状態では、再生速度情報が上限設定
値あるいは下限設定値を超えると、速度比較器２の電流
パルスＵＰ信号または電流パルスＤＷ信号を停止させる
ようになっている。なお、速度比較器２は特に必要なも
のではなく、省くこともできる。

【００５７】なお、起動時あるいはリセット時におい
て、ＶＣＯ４の発振周波数が高すぎて分周器５や再生速
度検出回路６が正常に動作できない場合が生じる可能性
がある。その場合は起動時あるいはリセット時にリミッ
ト回路７が所定の時間だけ強制的に位相比較器１および
速度比較器２の電流パルスＤＷ信号を出力させること
で、ＶＣＯ４の発振周波数を低下させることができる。

【００５８】以上のように、再生速度検出回路６により
再生速度を検出し、リミット回路７により再生速度情報
と上限設定値あるいは下限設定値とを比較して、再生信
号情報が上限設定値を超える場合、および下限設定値を
下回る場合に、位相比較器１および速度比較器２の電流
パルスＵＰ信号または電流パルスＤＷ信号を停止させる
ことで、ＶＣＯ４の発振特性にかかわらず、正確にＶＣ
Ｏ４の発振周波数範囲を設定することができる。

【００５９】つぎに、本発明の第２の実施の形態につい
て、図４と図５を用いて説明する。

【００６０】本発明の第２の実施の形態のＰＬＬ回路の
構成は第１の実施の形態の図１と同じである。異なる点
はリミット回路７において、図４のように上限設定値と
動作点との間に上限中間設定値を設け、下限設定値と動
作点の間に下限中間設定値を設け、ＶＣＯ４の発振周波
数が各中間設定値と上限設定値または下限設定値の間に
ある場合に、リミット回路７が位相比較器１および速度
比較器２の電流パルスＵＰ信号または電流パルスＤＷ信
号を制限する（完全な停止はしないで少なくする）よう
にした点である。

【００６１】なお、上限中間設定値および下限中間設定
値は、各々２個以上の複数設定されていてもよい。ま
た、上限設定値のみが設定されているときは、下限中間
設定値が設定されないのは当然であり、下限設定値のみ
が設定されているときは、上限中間設定値が設定されな
いのは当然である。

【００６２】例えば図４のように、実際に使用する周波
数である動作点での再生速度情報が２０、上限設定値を
３０、上限中間設定値を２５、下限設定値を１０、下限
中間設定値を１５とした場合について説明する。

【００６３】傷部再生時やアクセス等何らかの異常によ
り、図５のように位相比較器１の電流パルスＵＰ信号幅
が電流パルスＤＷ信号幅より長くなると、ＶＣＯ４の入
力電圧が上昇し、ＶＣＯ４の発振周波数が上昇すること
で再生速度検出回路６から出力される再生速度情報は、
２０から値が増加していく。

【００６４】そして、再生速度情報が上限中間設定値で
ある２５に達すると、リミット回路７は位相比較器１の
電流パルスＵＰ信号出力幅を削減する。これにより、電
流パルスＵＰ信号幅と電流パルスＤＷ信号幅の差が減少
するため、ＶＣＯ４の入力電圧上昇は減速するが、依然
として電流パルスＵＰ信号幅が長い場合は、さらにＶＣ
Ｏ４の発振周波数が上昇する。

【００６５】再生速度情報が上限設定値である３０に達
すると、リミット回路７は位相比較器１の電流パルスＵ
Ｐ信号を完全に停止させる。これにより、位相比較器１
からは電流パルスＤＷ信号しか出力されなくなるので、
ＶＣＯ４の入力電圧が低下してＶＣＯ４の発振周波数が
下降する。

【００６６】そして、再生速度情報が上限設定値である
３０を下回ると、位相比較器１の電流パルスＵＰ信号停
止が解除されて再び電流パルスＵＰ信号が出力されるよ
うになり、さらに上限中間設定値である２５を下回る
と、電流パルスＵＰ信号制限が解除される。そして、こ
の時異常がなければＰＬＬが正常に引込みを開始して動
作点の周波数に落ち着く。

【００６７】したがって、もし急激にＶＣＯ４の発振周
波数が変化しても、上限中間設定値により変化速度が減
速されるため、ＶＣＯ４の発振周波数が上限設定値を大
きく越えることがなくなる。

【００６８】逆に異常によりＶＣＯ発振周波数が低下す
る場合も同様にして、下限中間設定値である１５に達す
ると、位相比較器１の電流パルスＤＷ信号出力幅を削減
し、下限設定値である１０に達すると、位相比較器１の
電流パルスＤＷ信号が停止されることで、ＶＣＯ４の発
振周波数を上昇させるように動作する。

【００６９】また、位相比較器１だけでなく、速度比較
器２も動作している状態では、再生速度情報が各設定値
を超えると、速度比較器２の電流パルスＵＰ信号または
電流パルスＤＷ信号を削減あるいは停止させるようにな
っている。速度比較器２が特に必要なものではない点は
先の実施の形態でも述べたとおりである。

【００７０】以上のように、リミット回路７が上限設定
値、下限設定値に加えてそれらの中間設定値を設定し
て、再生信号情報が各設定値を超える（あるいは下回
る）場合に、位相比較器１および速度比較器２の電流パ
ルスＵＰ信号または電流パルスＤＷ信号を削減または停
止させることで、ＶＣＯ４の発振周波数が急激に変化し
た場合にも、上限設定値または下限設定値から大きく外
れることなく、ＶＣＯ４の発振周波数範囲を制御するこ
とができる。

【００７１】つぎに、本発明の第３の実施の形態につい
て、図６と図７を用いて説明する。

【００７２】図６は本発明の第３の実施の形態によるＰ
ＬＬ回路の構成を示すブロック図である。図３におい
て、１は位相比較器、２は速度比較器、１０は加算器、
３はフィルタ回路、４はＶＣＯ、５は分周器、６は再生
速度検出回路、７はリミット回路であり、以上の構成は
第１の実施の形態と同じである。第１の実施の形態と異
なるのは、ディスク再生信号と抽出クロックの関係から
ＰＬＬのロック状態を検出するロック検出回路８を設け
て、リミット回路７がロック検出回路８の出力を参照す
るようにした点である。

【００７３】以下にその動作を説明する。ロック検出回
路８は、例えばＣＤの場合、抽出クロックでディスク再
生信号の１サイクル長をカウントし、２フレーム以上続
けて１サイクルの最大長が２２カウントである場合、つ
まり１１Ｔ＋１１Ｔの同期パターンが正常に検出できた
場合は、ＰＬＬがロック状態であると出力する。一方、
３２フレーム以上続けて同期パターンを検出できなかっ
た場合は、ＰＬＬが非ロック状態であると出力する。

【００７４】まず、ディスク再生開始時などロック検出
回路８がＰＬＬが非ロックであることを検出している状
態では、図７のようにリミット回路７の上限設定値と下
限設定値の間隔を広く設定している。

【００７５】つぎに、ロック検出回路８がＰＬＬがロッ
ク状態であることを検出すると、ＰＬＬの動作点が決定
されるので、その動作点を中心として、リミット回路７
は非ロック時の上限設定値および下限設定値の間隔より
も狭い間隔で上限設定および下限設定を行う。ロック時
の上限および下限設定範囲は、ディスクの回転むら等に
起因する動作点の変動分を内包すればよいので、例えば
動作点を中心として±５％の範囲と非常に狭い範囲を設
定できる。

【００７６】したがって、傷部の再生などの異常により
一瞬ＰＬＬの動作点が振られても、この上限および下限
設定範囲を越えて振られることがないので、その後のＰ
ＬＬ復帰時間を短縮することができる。

【００７７】以上のように、ロック検出回路８を設け
て、ロック検出回路８がロック状態を検出した場合、リ
ミット回路７が上限設定値と下限設定値の間隔を狭くす
ることで、異常によりＰＬＬ動作点が振られても、その
後のＰＬＬ復帰時間を短縮することができる。

【００７８】つぎに、本発明の第４の実施の形態につい
て、図８〜図１０を用いて説明する。

【００７９】図８は本発明の第４の実施の形態によるＰ
ＬＬ回路の構成を示すブロック図である。図４におい
て、１は位相比較器、２は速度比較器、１０は加算器、
３はフィルタ回路、４はＶＣＯ、５は分周器、６は再生
速度検出回路、７はリミット回路であり、以上の構成は
第１の実施の形態と同じである。第１の実施の形態と異
なるのは、再生速度情報を平均して平均再生速度情報と
して出力する平均速度検出回路９を設け、リミット回路
７が平均再生速度情報とアクセス先再生速度情報を参照
するようにした点である。

【００８０】これにより本実施の形態は、ディスク回転
速度が一定であり、再生位置によってディスク再生速度
が変化するＣＡＶ再生時に特に効果を発揮するものであ
る。

【００８１】以下にその動作を説明する。平均速度検出
回路９は、再生速度検出回路６より出力される再生速度
情報を例えば１６回平均して平均再生速度情報として出
力する。ただし、傷部等のドロップアウト部再生時に得
られる再生速度情報は、本来意図する再生速度とは異な
るため、平均再生速度情報計算時には使用しない。これ
により、傷部再生などによる異常な再生速度情報を除外
し、ディスク回転変動等による再生速度情報のばらつき
を平均化して現在の再生速度の中心値を平均再生速度情
報として出力することができる。

【００８２】なお、上記のドロップアウト、つまりピッ
クアップ出力のレベルの包絡線のレベルが低下している
部分は、図１１のヘッドアンプ２３で検出する。ヘッド
アンプ２３から得られるドロップアウト検出信号を監視
することで、ドロップアウト部分の再生速度情報を無視
することができる。

【００８３】リミット回路７では、平均再生速度情報を
動作点として、上限設定および下限設定を行う。例えば
図９のように第１動作点（●で示す）を中心として±５
％の範囲となるように第１上限設定値と第１下限設定値
とを設定する。ＣＡＶ再生では、再生が進むにつれて図
９で矢印で示すように動作点（○で示す）が逐次移動す
るが、それに合わせて平均再生速度情報も変化するた
め、上限設定値および下限設定値も動作点に追従するよ
うにシフトさせる。したがって、第２の動作点（●で示
す）の位置では第２上限設定値および第２下限設定値が
設定されることになる。

【００８４】これにより、ディスク再生速度が変化して
も常に動作点に対して上限および下限が適切に設定され
るので、異常などによりＰＬＬ動作点が振られても、そ
の後のＰＬＬ復帰時間を短縮することができる。

【００８５】また、ＣＡＶ再生ではアクセス（図１１の
ピックアップ２２の移動）が発生した場合に、アクセス
先の再生速度が変化するためＰＬＬの動作点が大きく変
化する場合があるが、この場合リミット回路７はアクセ
ス先の再生速度情報に応じてあらかじめ上限設定値およ
び下限設定値をシフトさせることで、アクセス後のＰＬ
Ｌ引込み時間を短縮することができる。この点を図１０
を参照して説明する。

【００８６】図１０において、アクセス前の動作点が第
３動作点であり、第３上限設定値および第３下限設定値
が設定されているとする。図示しないホストコンピュー
タがアクセス指令を出すと、同時にホストコンピュータ
はリミット回路７に対し、アクセス先の再生速度を予測
してアクセス先再生速度情報を出力する。

【００８７】リミット回路７では、アクセス先再生速度
情報を動作点（第４動作点）として、第４上限設定値お
よび第４下限設定値を設定する。なお、アクセス先の再
生速度は、ディスク回転速度とアクセス先のアドレスに
より計算することが可能である。従来回路であれば、ア
クセス終了時に第３動作点からＰＬＬ引込みが開始され
るが、この実施の形態では、第４上限設定値から第４下
限設定値の範囲からのＰＬＬ引込みとなるので、ＰＬＬ
引込み時間が短縮される。

【００８８】以上のように、平均速度検出回路９を設け
て平均速度情報を出力し、リミット回路７が平均速度情
報をもとに上限設定および下限設定を行うことで、ＣＡ
Ｖ再生時においても、異常発生後のＰＬＬ復帰時間を短
縮することができる。

【００８９】また、アクセス時にリミット回路７がアク
セス先再生速度情報をもとに上限設定および下限設定を
行うことで、アクセス後のＰＬＬ復帰時間を短縮するこ
とができる。

【００９０】なお、第１〜第４の実施の形態において、
ＶＣＯ４の発振クロックを分周器５で分周して抽出クロ
ックを生成するとしたが、分周器５を使用せずにＶＣＯ
４の発振クロックをそのまま抽出クロックとして使用す
る構成でも差し支えない。

【００９１】

【発明の効果】以上のように本発明によれば、再生速度
検出回路により再生速度を検出し、リミット回路により
再生速度情報と上限設定値および下限設定値を比較して
位相比較器または速度比較器の出力を制御することで、
ＶＣＯの発振特性にかかわらず、正確にＶＣＯの発振周
波数範囲を設定することができる。

【００９２】また、位相比較器または速度比較器の出力
を段階的に削減または停止させることで、電圧制御型発
振器の発振周波数が急激に変化した場合にも、上限設定
値または下限設定値から大きく外れることなく、電圧制
御型発振器の発振周波数範囲を制御することができる。

【００９３】また、ロック検出回路によりロック状態を
検出し、ロック時にリミット回路の上限設定値および下
限設定値の間隔を狭くすることで、異常発生後のＰＬＬ
復帰時間を短縮することができる。

【００９４】また、平均速度検出回路により平均速度情
報を検出し、平均速度情報をもとにリミット回路の上限
設定および下限設定を行うことで、ＣＡＶ再生時におい
ても、異常発生後のＰＬＬ復帰時間を短縮することがで
きる。

【００９５】また、アクセス先の予想再生速度情報をも
とにリミット回路の上限設定および下限設定を行うこと
で、アクセス後のＰＬＬ復帰時間を短縮することができ
る。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態によるＰＬＬ回路の
構成を示すブロック図である。

【図２】本発明の第１の実施の形態によるＶＣＯ発振周
波数特性と上限および下限設定値の関係を示す特性図で
ある。

【図３】本発明の第１の実施の形態による位相比較器の
出力の推移を示すタイミング図である。

【図４】本発明の第２の実施の形態によるＶＣＯ発振周
波数特性と上限および下限設定値の関係を示す特性図で
ある。

【図５】本発明の第２の実施の形態による位相比較器の
出力の推移を示すタイミング図である。

【図６】本発明の第３の実施の形態によるＰＬＬ回路の
構成を示すブロック図である。

【図７】本発明の第３の実施の形態によるＶＣＯ発振周
波数特性と上限および下限設定値の関係を示す特性図で
ある。

【図８】本発明の第４の実施の形態によるＰＬＬ回路の
構成を示すブロック図である。

【図９】本発明の第４の実施の形態によるＶＣＯ発振周
波数特性と上限および下限設定値の関係を示す特性図で
ある。

【図１０】本発明の第４の実施の形態によるアクセス時
のＶＣＯ発振周波数特性と上限および下限設定値の関係
を示す特性図である。

【図１１】光ディスク装置の構成を示す模式図である。

【図１２】従来のＰＬＬ回路の構成を示すブロック図で
ある。

【図１３】従来のＶＣＯ発振周波数特性と上限および下
限設定値の関係を示す図である。

【符号の説明】

１位相比較器２速度比較器３フィルタ回路４ＶＣＯ６再生速度検出回路７リミット回路８ロック検出回路９平均速度検出回路

Claims

【特許請求の範囲】

【請求項１】再生信号と抽出クロックとの位相差に応
じてアップ信号とダウン信号とを出力する位相比較器
と、前記位相比較器の出力を積分して電圧に変換し出力
するフィルタ回路と、前記フィルタ回路の出力に応じて
前記抽出クロックを発生する電圧制御型発振器と、所定
時間当たりの前記抽出クロックの個数を計数し再生速度
情報として出力する再生速度検出回路と、上限値を保持
し、前記再生速度情報が上限値以上の場合に前記位相比
較器のアップ信号を停止させるリミット回路とを備えた
ＰＬＬ回路。
【請求項２】再生信号と抽出クロックとの速度差に応
じてアップ信号とダウン信号とをフィルタ回路に対して
出力する速度比較器を備え、リミット回路が、再生速度
情報が上限値以上の場合に前記速度比較器のアップ信号
を停止させることを特徴とする請求項１記載のＰＬＬ回
路。
【請求項３】リミット回路が、上限値の下に１個もし
くは複数の中間値を保持しており、段階的に位相比較器
のアップ信号の出力を制限することを特徴とする請求項
１記載のＰＬＬ回路。
【請求項４】リミット回路が、上限値の下に１個もし
くは複数の中間値を保持しており、段階的に位相比較器
および速度比較器のアップ信号の出力を制限することを
特徴とする請求項２記載のＰＬＬ回路。
【請求項５】再生信号と抽出クロックとの位相差に応
じてアップ信号とダウン信号とを出力する位相比較器
と、前記位相比較器の出力を積分して電圧に変換し出力
するフィルタ回路と、前記フィルタ回路の出力に応じて
前記抽出クロックを発生する電圧制御型発振器と、所定
時間当たりの前記抽出クロックの個数を計数し再生速度
情報として出力する再生速度検出回路と、下限値を保持
し、前記再生速度情報が下限値以下の場合に前記位相比
較器のダウン信号を停止させるリミット回路とを備えた
ＰＬＬ回路。
【請求項６】再生信号と抽出クロックとの速度差に応
じてアップ信号とダウン信号とをフィルタ回路に対して
出力する速度比較器を備え、リミット回路が、再生速度
情報が下限値以下の場合に前記速度比較器のダウン信号
を停止させることを特徴とする請求項５記載のＰＬＬ回
路。
【請求項７】リミット回路が、下限値の上に１個もし
くは複数の中間値を保持しており、段階的に位相比較器
のダウン信号の出力を制限することを特徴とする請求項
５記載のＰＬＬ回路。
【請求項８】リミット回路が、下限値の上に１個もし
くは複数の中間値を保持しており、段階的に位相比較器
および速度比較器のダウン信号の出力を制限することを
特徴とする請求項６記載のＰＬＬ回路。
【請求項９】再生信号と抽出クロックとの位相差に応
じてアップ信号とダウン信号とを出力する位相比較器
と、前記位相比較器の出力を積分して電圧に変換し出力
するフィルタ回路と、前記フィルタ回路の出力に応じて
前記抽出クロックを発生する電圧制御型発振器と、所定
時間当たりの前記抽出クロックの個数を計数し再生速度
情報として出力する再生速度検出回路と、上限値と下限
値との両方を保持し、前記再生速度情報が上限値以上の
場合に前記位相比較器のアップ信号を停止させ、前記再
生速度情報が下限値以下の場合に前記位相比較器のダウ
ン信号を停止させるリミット回路とを備えたＰＬＬ回
路。
【請求項１０】再生信号と抽出クロックとの速度差に
応じてアップ信号とダウン信号とをフィルタ回路に対し
て出力する速度比較器を備え、リミット回路が、再生速
度情報が上限値以上の場合に前記速度比較器のアップ信
号を停止させ、前記再生速度情報が下限値以下の場合に
前記速度比較器のダウン信号を停止させることを特徴と
する請求項９記載のＰＬＬ回路。
【請求項１１】リミット回路が、上限値と下限値の間
に１個もしくは複数の中間値を保持しており、段階的に
位相比較器のアップ信号とダウン信号の出力を制限する
ことを特徴とする請求項９記載のＰＬＬ回路。
【請求項１２】リミット回路が、上限値と下限値の間
に１個もしくは複数の中間値を保持しており、段階的に
位相比較器および速度比較器のアップ信号とダウン信号
の出力を制限することを特徴とする請求項１０記載のＰ
ＬＬ回路。
【請求項１３】ＰＬＬのロック状態を検出するロック
検出回路を備え、リミット回路が、前記ロック検出回路
が非ロックを示す場合は上限値と下限値の間隔を広く
し、前記ロック検出回路がロックを示す場合は上限値と
下限値の間隔を狭くすることを特徴とする請求項９、１
０、１１または１２記載のＰＬＬ回路。
【請求項１４】所定期間内の再生速度情報を平均して
平均速度情報を出力する平均速度検出回路を備え、リミ
ット回路が、前記平均速度情報に応じて上限値と下限値
とをシフトすることを特徴とする請求項９、１０、１
１、１２または１３記載のＰＬＬ回路。
【請求項１５】アクセス開始時に、リミット回路がア
クセス先の予想再生速度情報に応じて上限値と下限値と
を変更することを特徴とする請求項１４記載のＰＬＬ回
路。