JP3649955B2 - データ記録用クロック信号発生装置 - Google Patents

データ記録用クロック信号発生装置 Download PDF

Info

Publication number
JP3649955B2
JP3649955B2 JP20799799A JP20799799A JP3649955B2 JP 3649955 B2 JP3649955 B2 JP 3649955B2 JP 20799799 A JP20799799 A JP 20799799A JP 20799799 A JP20799799 A JP 20799799A JP 3649955 B2 JP3649955 B2 JP 3649955B2
Authority
JP
Japan
Prior art keywords
signal
recording
recording clock
clock signal
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20799799A
Other languages
English (en)
Other versions
JP2001035090A (ja
Inventor
俊宏 重森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP20799799A priority Critical patent/JP3649955B2/ja
Priority to US09/615,837 priority patent/US6980499B1/en
Publication of JP2001035090A publication Critical patent/JP2001035090A/ja
Application granted granted Critical
Publication of JP3649955B2 publication Critical patent/JP3649955B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Optical Recording Or Reproduction (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、データ記録可能な光ディスク,ハードディスク等の記録媒体のデータ記録装置に備えるデータを記録するための記録用クロック信号を生成するデータ記録用クロック信号発生装置に関する。
【0002】
【従来の技術】
所定の周波数成分を有するウォブル信号でウォブリングされたデータ記録用トラックを有する光ディスクとして、CD−R,CD−RW,DVD−R,及びDVD−RAMなどの記録媒体(メディア)が知られており、これらの光ディスクのウォブル信号に位相同期した記録用クロック信号を発生させるデータ記録用クロック信号発生装置(例えば、特開平10−293926号公報,特開平11−66563号公報参照)がある。
【0003】
また、データ書き換え型光ディスクの性質として、同じ場所に何度も繰り返して記録すると、記録マークおよびその周辺が熱的ストレスなどによって劣化し、次に異なる信号を記録した時には、マークが正確に記録できないという性質があるが、このような問題を軽減するために、記録開始点をランダムに可変にし、同じ場所を繰り返して使用することを防ぐことによって、ディスク材料の疲労を平均化して軽減し、結果的に繰り返し使用回数を向上させる光ディスクの記録方法及び光ディスク装置(例えば、特公平8―10489号公報,特開平10―3667号公報参照)があった。
【0004】
さらに、ウォブル信号にアドレス情報などを位相変調によって重畳した光ディスク(例えば、特開平10−69646号公報参照)があり、光ディスクのウォブル信号に位相同期した記録用クロック信号を発生させるデータ記録用クロック信号発生装置もある。
【0005】
図14は、従来の光ディスク駆動装置の構成例を示すブロック図である。
まず、光ディスク1には、所定の周波数成分を有するウォブル信号でウォブリングされたデータ記録用トラックが存在する。
【0006】
図15は、光ディスク1上のウォブリングされたデータ記録用トラックの構造例を示す説明図である。
トラックの位置を示すグルーブ部がアドレス情報に対応してウォブリングされており、ウォブル信号にはアドレス情報と同期信号とが変調されて重畳されている。
【0007】
図14に示した従来の光ディスク駆動装置では、光ピックアップ(PU)2からは、光ディスク1上のデータ記録用トラックに向けて、レーザビームを照射する。
そして、光ディスク1上のトラックで反射されたレーザビームは、光ピックアップ2に戻され、光ピックアップ2内のディテクタで電気信号に変換される。
【0008】
アンプ3は、光ピックアップ2で検出された電気信号を増幅し、光ディスク1上に記録されたデータに対応する再生信号(RF)と、トラックのウォブリングに対応したウォブル信号(WBL)を出力する。
その再生信号(RF)は、データの再生を行なう場合に検出され、ウォブル信号(WBL)は、データの記録及び再生双方の動作で検出される。
【0009】
記録クロック発生回路4は、ウォブル信号(WBL)に位相同期した記録用クロック信号(WCLK)を発生する。
【0010】
図16は、図14に示した従来の記録クロック発生回路の構成例を示すブロック図である。
この記録クロック発生回路4は、いわゆるPLL(Phase Locked
Loop)回路で構成される。
位相比較器41は、ウォブル信号(WBL)と、記録用クロック信号(WCLK)を分周器45で所定比に分周した信号(分周クロック)との位相差を比較する。
【0011】
位相比較器41からの出力は、チャージポンプ42によって電圧信号に変換された後、フィルタ43で平滑化され、VCO(Voltage Controlled Oscillator)に入力される。
VCOの出力クロック、すなわち記録用クロック信号(WCLK)は、入力電圧によってその周波数が制御される。その結果、記録用クロック信号(WCLK)の位相は、ウォブル信号(WBL)に同期したものになる。
【0012】
図14に戻り、従来の光ディスク駆動装置の同期検出回路5とアドレスデコーダ6は、それぞれウォブル信号に重畳された同期信号とアドレス情報を検出する。
そして、データの記録を行なう場合、データエンコーダ8は、記録用クロック信号(WCLK)に同期して記録データに所定の変調処理を施す。
【0013】
LDドライバ9は、変調された記録データに応じて光ピックアップ2が出射するレーザビーム強度を変調する。
この結果、データ記録用トラックのウォブル信号に同期してデータの記録が行なわれる。
【0014】
【発明が解決しようとする課題】
しかしながら、上述した特公平8―10489号公報に記載された技術は、記録開始点をランダムに可変にし、同じ場所を繰り返して使用することを防ぐことによって、ディスク材料の疲労を平均化して軽減し、結果的に繰り返し使用回数を向上させるものであり、そのランダムな記録開始点を得るために複数のアナログディレイ回路を使用しなければならないので装置コストが高価になるという問題があった。
【0015】
次に、上述したような従来の記録クロック発生回路では、ウォブル信号が正常に検出されていれば、記録用クロック信号(WCLK)の位相は、常にウォブル信号(WBL)に同期したものとなる。
【0016】
しかし、光ディスク上には小さな欠陥が存在する場合もあり、また、光ディスク表面にごみなどが付着する場合もあり、このような欠陥やゴミなどが付着した部分ではウォブル信号に欠落が生じ、正常な検出がされなくなる場合がある。
【0017】
そこで、上述したような従来のPLL回路で構成された記録クロック発生回路では、いわゆるPLLのフライホイール効果があるため、ウォブル信号の小さな欠落に対しては、ウォブル信号と記録用クロック信号との位相同期は保たれる。
【0018】
しかし、ウォブル信号の欠落が大きい場合には、欠落中にウォブル信号と記録用クロック信号との位相がずれてしまい、欠落後、記録用クロック信号がウォブル信号周期の整数倍の位相ずれを生じた状態で位相同期する、いわゆるビットスリップが生じる場合がある。
【0019】
そして、ビットスリップが生じた場合、ウォブル信号と記録用クロックの位相ずれは回復させることができず、記録データが所定位置からずれた状態で記録されることになる。
【0020】
また、ビットスリップが生じたまま、あるセクタまでのデータの記録を完了させた後、続くセクタから新たにデータを記録させた場合に、記録データの接続部でデータの重なりや不要な空白が生じる。
このような場合、記録データ接続部付近のデータが正しく再生できなくなるという最悪の事態を招き易くなるという問題があった。
【0021】
次に、ウォブル信号にアドレス情報などを位相変調によって重畳した光ディスク(例えば、特開平10−69646号公報参照)の場合、位相変調のためにウォブル信号位相に急な変化が生じる部分があり、従来の記録クロック発生回路では、ウォブル信号と記録用クロック信号との位相ずれが生じてしまうという問題があった。
【0022】
この発明は上記の課題を解決するためになされたものであり、アナログディレイ回路を使用しないでも記録開始点をランダムに可変することができて、なお且つ低コストの記録クロック発生回路を提供することを第1の目的とする。
【0023】
また、ウォブル信号の欠落などにより記録用クロック信号がウォブル信号に対してビットスリップを生じた場合でも、ウォブル信号と記録用クロックの位相ずれを回復させて、記録データを所定位置に復旧させることができる記録クロック発生回路を提供することを第2の目的とする。
【0025】
【課題を解決するための手段】
この発明は上記の第1の目的を達成するため、所定の周波数成分を有するウォブル信号でウォブリングされたデータ記録用トラックを有する光ディスクにデータを記録するときの上記ウォブル信号に位相同期させた記録用クロック信号を発生するデータ記録用クロック信号発生装置であって、上記ウォブル信号を抽出するウォブル信号抽出手段と、上記記録用クロック信号を分周した分周クロック信号を発生する記録用クロック信号分周手段と、上記ウォブル信号と上記分周クロック信号との位相を比較して位相差信号を発生する位相差信号発生手段と、その手段によって発生された上記位相差信号に基づく周波数制御信号を発生する周波数制御信号発生手段と、その手段によって発生された上記周波数制御信号に基づいて制御した周波数を有する上記記録用クロック信号を発生する記録用クロック信号発生手段とを備え、上記ウォブル信号と上記分周クロック信号との位相同期が定常状態にあるときに、上記記録用クロック信号分周手段が上記記録用クロック信号を分周するときの基準分周比とその基準分周比とは異なる分周比とを所定の順序に従って設定する分周比設定手段を設けたデータ記録用クロック信号発生装置を提供する。
【0026】
また、上記のようなデータ記録用クロック信号発生装置において、上記分周比設定手段に、上記光ディスクにデータを記録する毎に、上記記録用クロック分周手段に対して設定する基準分周比とその基準分周比とは異なる分周比の組み合わせの順序を異ならせる手段を設けるとよい。
【0027】
さらに、この発明は上記の第2の目的を達成するため、上記のようなデータ記録用クロック信号発生装置において、上記ウォブル信号に重畳されている同期信号を検出する同期検出手段と、その手段によって検出された上記同期信号と上記光ディスクの記録データとの同期関係を判定する同期関係判定手段と、その手段によって上記同期信号に対して上記記録データのタイミングが遅れているものと判定された場合、上記記録用クロック分周手段に設定する分周比の平均値が上記基準分周比よりも長い値になるようにし、上記同期信号に対して上記記録データのタイミングが進んでいるものと判定された場合、上記記録用クロック分周手段に設定する分周比の平均値が上記基準分周比よりも短い値になるようにする制御手段を設けるとよい。
【0031】
【発明の実施の形態】
以下、この発明の実施形態を図面に基づいて具体的に説明する。
図1は、この発明の一実施形態である光ディスク駆動装置の構成例を示すブロック図であり、図14に示した光ディスク駆動装置と共通する部分には同一符号を付してその説明を省略する。
【0032】
この光ディスク駆動装置の記録クロック発生回路4は、所定の周波数成分を有するウォブル信号でウォブリングされたデータ記録用トラックを有する光ディスク1にデータを記録するときの上記ウォブル信号に位相同期させた記録用クロック信号を発生するデータ記録用クロック信号発生装置であり、その記録クロック発生回路4等がこの発明の請求項1〜に記載した以下の各手段の機能を果たす。
【0033】
上記ウォブル信号を抽出するウォブル信号抽出手段と、上記記録用クロック信号を分周した分周クロック信号を発生する記録用クロック信号分周手段と、上記ウォブル信号と上記分周クロック信号との位相を比較して位相差信号を発生する位相差信号発生手段と、その手段によって発生された上記位相差信号に基づく周波数制御信号を発生する周波数制御信号発生手段と、その手段によって発生された上記周波数制御信号に基づいて制御した周波数を有する上記記録用クロック信号を発生する記録用クロック信号発生手段とを備え、上記ウォブル信号と上記分周クロック信号との位相同期が定常状態にあるときに、上記記録用クロック信号分周手段が上記記録用クロック信号を分周するときの基準分周比とその基準分周比とは異なる分周比とを所定の順序に従って設定する分周比設定手段。
【0034】
また、上記光ディスクにデータを記録する毎に、上記記録用クロック分周手段に対して設定する基準分周比とその基準分周比とは異なる分周比の組み合わせの順序を異ならせる手段。
【0035】
さらに、上記ウォブル信号に重畳されている同期信号を検出する同期検出手段と、その手段によって検出された上記同期信号と上記光ディスクの記録データとの同期関係を判定する同期関係判定手段と、その手段によって上記同期信号に対して上記記録データのタイミングが遅れているものと判定された場合、上記記録用クロック分周手段に設定する分周比の平均値が上記基準分周比よりも長い値になるようにし、上記同期信号に対して上記記録データのタイミングが進んでいるものと判定された場合、上記記録用クロック分周手段に設定する分周比の平均値が上記基準分周比よりも短い値になるようにする制御手段。
【0039】
図2は、図1に示した記録クロック発生回路4の内部構成例を示すブロック図であり、図16と共通する部分には同一符号を付している。
この記録クロック発生回路4は、いわゆるPLL(Phase LockedLoop)回路で構成されており、ウォブル信号(WBL)に位相同期した記録用クロック信号(WCLK)を発生する。
【0040】
分周器45は、分周比設定テーブル47から出力される分周比制御信号に応じて記録用クロック信号(WCLK)を分周した分周クロック信号を出力する。
その分周クロック信号は、位相比較器41にフィードバックされると共に、分周クロックカウンタ46にも入力される。
【0041】
分周クロックカウンタ46は、分周クロック信号のエッジ毎にカウント値を変化させる。
分周比設定テーブル47は、分周クロックカウンタ46のカウント値と分周条件設定値に応じて分周器45へ分周比制御信号を出力する。
【0042】
図3は、上記分周器45,分周クロックカウンタ46,及び分周比設定テーブル47のさらに詳細な構成例を示す図である。
この分周クロックカウンタ(2bit Cnt)46は、2ビットカウンタで構成される。
【0043】
また、分周器45は、4ビットカウンタであるAカウンタ(A Cnt:4bit Cnt)451,3ビットカウンタであるBカウンタ(B Cnt:3bit Cnt)452,同期式SRFF455,インバータ(Inv)453,及び3to1構成のマルチプレクサ(Mux)454で構成される。
【0044】
このAカウンタ451,Bカウンタ452,及び同期式SRFF455には、図示を省略した記録用クロック信号(WCLK)をそれぞれ入力しており、以下の説明では、記録用クロック信号の1周期を1Tと表現する。
【0045】
Aカウンタ451,Bカウンタ452のカウントイネーブル入力(EN)には、それぞれ同期式SRFF455のQb出力,Q出力を接続している。
【0046】
同期式SRFF455のS入力には、Aカウンタ451のフルカウント出力(=15),すなわち、Aカウンタ451のカウント値が最大値“15”であることを示す信号を接続している。
【0047】
同期式SRFF455のR入力には、Bカウンタ452のフルカウント出力(=7),すなわち、Bカウンタ452のカウント値が最大値“7”であることを示す信号を接続している。
【0048】
Aカウンタ451のフルカウント出力(=15)は、Bカウンタ452のロード入力(LD)にも接続している。
Bカウンタ452のフルカウント出力(=7)は、Aカウンタ451のロード入力(LD)にも接続している。
【0049】
Aカウンタ451のデータ入力(Di)には、“7”,“8”,“9”の各値の中からマルチプレクサ454で選択された一つの値が入力され、ロード(LD)入力がアクティブになった場合には、Aカウンタ451のカウント値は“7”,“8”,“9”のいずれかの値に設定される。
【0050】
Bカウンタ452のデータ入力(Di)には、値“0”が入力され、ロード(LD)入力がアクティブになった場合には、Bカウンタ452のカウント値は“0”に設定される。
【0051】
次に、分周器45の動作について説明する。
Aカウンタ451とBカウンタ452は、交互にカウント動作を行なう。
Aカウンタ451は、マルチプレクサ454で選択される値によって、“7”,“8”,“9”のいずれかの初期値から、最終値“15”までのカウント動作を行なう。
つまり、Aカウンタ451は1回のカウント動作で7T分,8T分,又は9T分のカウントを行なう。
【0052】
Bカウンタ452は、初期値“0”から最終値“7”までのカウント動作を行なう。
つまり、Bカウンタ452は1回のカウント動作で8T分のカウントを行なう。
【0053】
また、分周クロックは、同期式SRFF455のQ出力をインバータ453で反転させた信号である。
したがって、分周クロック1サイクル分の動作は、Aカウンタ451の1回のカウント動作と、Bカウンタ452の1回のカウント動作とを組み合わせたものであり、その周期は15T分,16T分,又は17T分になる。
【0054】
すなわち、分周器45の基準分周比は“16”になり、その基準分周比に対して±1の分周比変化を可能にしている。
【0055】
分周クロックカウンタ46のカウントイネーブル入力(EN)には、Bカウンタのフルカウント出力(=7)を接続している。
そのため、分周クロックカウンタ46は、Aカウンタ451の1回のカウント動作とBカウンタ452の1回のカウント動作とを組み合わせた分周クロックの1サイクル分の動作の終了毎に、そのカウント値をアップさせる。
分周クロックカウンタ46は、この実施形態では2ビットカウンタなので、カウント値は0から3までの値になる。
【0056】
分周比設定テーブル47には、分周クロックカウンタ46から2ビットのカウントデータと、分周条件設定値として2ビットのデータとが入力される。
分周比設定テーブル47は、分周クロックカウンタ46のカウント値と分周条件設定値とに応じて、表1に示す真理値表にしたがって分周比制御信号を出力する。
【0057】
【表1】
Figure 0003649955
【0058】
分周比設定テーブル47の分周比制御信号はマルチプレクサ454に接続しており、その分周比制御信号に応じてAカウンタ451の初期値が選択される。
マルチプレクサ454は、分周比制御信号(Sel7)がアクティブの場合には値“7”を選択し、分周比制御信号(Sel8)がアクティブの場合には値“8”を選択し、分周比制御信号(Sel9)がアクティブの場合には値“9”を選択する。
【0059】
図4は、分周器45の動作の説明に供するタイミング図であり、同図に基づいて図3に示した分周器45の動作を詳細に説明する。
図4では4段のタイミング図を同時に示しているが、1段目が分周条件設定値=0の場合,2段目が分周条件設定値=1の場合,3段目が分周条件設定値=2の場合,4段目が分周条件設定値=3の場合のそれぞれの動作タイミングである。
【0060】
また、同図の水平方向に分周クロックカウンタの値が“0”から“3”までのタイミング図を示しているが、分周クロックカウンタの値が“3”になった後は再び“0”の動作に戻る。
【0061】
まず、分周条件設定値=0の場合の動作を説明する。
表1の真理値表に基づいて、分周条件設定値=0の場合は、分周比設定テーブル47は、分周クロックカウンタ46からのカウント値に関わらずに分周比制御信号(Sel8)のみをアクティブにする。
【0062】
したがって、Aカウンタ451の初期値は、すべての分周クロックサイクルの先頭で“7”にセットされ、Aカウンタ451のカウント動作は、すべての分周クロックサイクルで8T分になり、分周クロック1サイクル分の周期は16Tになる。
【0063】
次に、分周条件設定値=1の場合の動作を説明する。
分周クロックカウンタ値が“0”になる分周クロックサイクルにおけるAカウンタ451の初期値は、その直前、すなわち、分周クロックカウンタ46のカウント値が“4”になる分周クロックサイクル最後のマルチプレクサ454からの出力によって決まる。
【0064】
表1の真理値表に基づいて、分周条件設定値=1,分周クロックカウンタ値=4では、分周比制御信号(Sel7)がアクティブになっているから、分周クロックカウンタ46のカウント値が“0”になる分周クロックサイクルにおけるAカウンタ451の初期値は“7”になる。
【0065】
そのため、分周クロックカウンタ46のカウント値が“0”になる分周クロックサイクルにおけるAカウンタ451のカウント動作は9T分になり、分周クロック1サイクル分の周期は17Tになる。
【0066】
そして、上述と同様にして、分周クロックカウンタ46のカウント値が“1”になる分周クロックサイクル周期は15Tになる。
また、分周クロックカウンタ46のカウント値が“2”になる分周クロックサイクル周期は16Tになる。
さらに、分周クロックカウンタ46のカウント値が“3”になる分周クロックサイクル周期は16Tになる。
【0067】
すなわち、分周条件設定値=1の場合、分周クロック1サイクル分の周期は一定ではなく、「17T→15T→16T→16T→,17T→15T→16T→16T→,…」というパターンを繰り返す。
【0068】
そして、上述と同様にして、分周条件設定値=2の場合、分周クロック1サイクル分の周期は、「17T→15T→17T→15T→,17T→15T→17T→15T→,…」というパターンを繰り返す。
また、分周条件設定値=3の場合、分周クロック1サイクル分の周期は、「17T→16T→16T→15T→,17T→16T→16T→15T→…」というパターンを繰り返す。
【0069】
このように、分周クロック1サイクル分の周期を所定のパターンで変化させた場合、分周クロックの位相がどのように変化するかを考慮する。
分周条件設定値=0の場合、分周クロック1サイクル分の周期は常に16Tであり、16Tは上述のように基準分周比である。
【0070】
以下の説明では、分周条件設定値=0の場合の分周クロック信号の位相を基準にして分周クロック信号の位相変化を説明する。
位相比較器41が注目する位相は、分周クロック信号に関してはその立ち上りエッジ位相とする。
【0071】
分周クロックは同期式SRFF455のQ出力を反転したものなので、図4では、同期式SRFF455のQ出力の立ち下がりエッジ位相に注目する。
分周条件設定値=1の場合、分周クロックカウンタ46のカウント値が“0”になる分周クロックサイクル周期は17Tであるから、同期式SRFF455のQ出力の立ち下がりエッジ位相は、分周クロック基準位相に対して1T分の遅れが生じる。
【0072】
また、分周クロックカウンタ46のカウント値が“1”になる分周クロックサイクル周期は15Tであるから、直前のサイクルの立ち下がりエッジ位相遅れと差し引きして、同期式SRFF455のQ出力の立ち下がりエッジ位相は分周クロック基準位相と一致する。
【0073】
さらに、分周クロックカウンタ46のカウント値が“2”,“3”になる分周クロックサイクル周期は16Tであるから、同期式SRFF455のQ出力の立ち下がりエッジ位相は分周クロック基準位相と一致する。
【0074】
すなわち、分周条件設定値=1の場合、分周クロック位相は分周クロック基準位相に対して、「1T遅れ → 一致 → 一致 → 一致 →…」というパターンを繰り返す。
【0075】
そして、上述と同様にして、分周条件設定値=2の場合、分周クロック位相は分周クロック基準位相に対して、「1T遅れ → 一致 → 1T遅れ → 一致 →…」というパターンを繰り返す。
【0076】
また、分周条件設定値=3の場合、分周クロック位相は分周クロック基準位相に対して、「1T遅れ → 1T遅れ → 1T遅れ → 一致 →…」というパターンを繰り返す。
【0077】
次に、上記のように分周クロック位相が変化した場合のウォブル信号(WBL)位相と記録用クロック信号(WCLK)位相の関係について説明する。
PLLの動作時定数は、一般に位相比較周期に比べて長い周期が設定される。そのため、上記のように分周クロック位相が変化しても、記録用クロック信号周波数は略一定の値に保たれ、定常状態においては分周クロック信号の平均的位相がウォブル信号位相に一致するようなロック状態が得られる。
【0078】
図5は、分周条件設定値=1の場合の定常状態でロックした状態のウォブル信号(WBL),記録用クロック信号(WCLK),及び分周クロック信号のタイミングを示す図である。
【0079】
同図の上段の(a)〜(d)には、それぞれウォブル信号(WBL),分周クロック信号,及び分周クロックカウンタ46のカウント値の関係を示し、下段の(e)〜(g)には、位相比較が行なわれる立ち上りエッジ部分を拡大して、それぞれウォブル信号(WBL),記録用クロック信号(WCLK),及び分周クロック信号の関係を示している。
【0080】
上述のように、定常状態でロックした状態では分周クロック信号の平均的位相がウォブル信号位相に一致する。
その結果、ウォブル信号に対する分周クロックの位相は、図5の(g)に示すように「0.75T遅れ → 0.25T進み → 0.25T進み → 0.25T進み→…」という関係になる。
【0081】
分周条件設定値=1の場合、分周クロックカウンタ46のカウント値が“0”の場合の分周クロック位相のみが分周クロック基準位相に対して1T遅れていることを考えると、ウォブル信号位相に対する分周クロック基準位相は、常に“0.25T”の進みになる。
このことは、ウォブル信号位相に対する記録用クロック信号位相が、“0.25T”の進みになることと等価である。
【0082】
また、図示を省略するが、上述と同様にして、分周条件設定値=2,3の場合、ウォブル信号位相に対する記録用クロック信号位相は、それぞれ“0.5T”,“0.75T”の進みになる。
【0083】
このようにして、この実施形態の記録クロック発生回路4では、分周条件設定値が“0”から“3”の範囲で、その値に応じてウォブル信号と記録用クロック信号との位相関係を0.25T単位で“0T”から“0.75T”まで変化させることができる。
【0084】
次に、図6のタイミング図に基づいて、この実施形態の記録クロック発生回路が、ウォブル信号と記録用クロック信号との位相関係をさらに大きく変化させるときの制御について説明する。
【0085】
図6の上段には、分周条件設定値を“3”から“0”に変化させた場合の分周器45の動作タイミングを示している。
ここでは、分周条件設定値を“3”から“0”に変化させるタイミングを、分周クロックカウンタ46のカウント値が“3”から“0”に変化するタイミングに一致させる。
【0086】
分周条件設定値が“3”であり、分周クロックカウンタ46のカウント値が“3”になる分周クロックサイクル周期は、上述の説明のように15Tになる。
【0087】
また、分周条件設定値が“0”であり、分周クロックカウンタ46のカウント値が“0”になる分周クロックサイクル周期は、Aカウンタ451の初期値が分周条件設定値が“3”であり、分周クロックカウンタ46のカウント値が“3”の段階で設定されたものになるので17Tになる。
【0088】
同様にして、分周条件設定値が“0”であり、分周クロックカウンタ46のカウント値が“1”,“2”,“3”になる分周クロックサイクル周期は、上述の説明のように16Tになる。
【0089】
すなわち、分周条件設定値を“3”から“0”に変化させた直後の分周クロックサイクル周期は、分周条件設定値が“0”のままの分周クロックサイクル周期と異なり、丸々1T分の周期が加えられたものになり、それ以降は、その1T分の周期加算による位相ずれが累積されたままになる。
【0090】
そのため、分周条件設定値を“3”にし、ウォブル信号に対して記録用クロック信号の位相を0.75T進ませた状態から、分周条件設定値を“0”に変化させた場合、ウォブル信号に対する記録用クロック信号の位相は1T進んだ状態になる。
【0091】
この状態からさらに、分周条件設定値を“1→2→3”と変化させた場合、定常状態におけるウォブル信号に対する記録用クロック信号の位相は、「1.25T→1.5T→1.75T進んだ」状態になる。
【0092】
図6の下段には、分周条件設定値を“0”から“3”に変化させた場合の分周器45の動作タイミングを示している。
ここでは、分周条件設定値を“0”から“3”に変化させるタイミングを、分周クロックカウンタ46のカウント値が“3”から“0”に変化するタイミングに一致させるものとする。
【0093】
分周条件設定値が“0”であり、分周クロックカウンタ46のカウント値が“3”になる分周クロックサイクル周期は、上述した説明のように16Tになる。
【0094】
また、分周条件設定値が“3”になり、分周クロックカウンタ46のカウント値が“0”になる分周クロックサイクル周期は、Aカウンタ451の初期値が分周条件設定値が“0”であり、分周クロックカウンタ46のカウント値が“3”の段階で設定されたものになるので16Tになる。
【0095】
同様にして、分周条件設定値が“3”であり、分周クロックカウンタ46のカウント値が“1”,“2”,“3”になる分周クロックサイクル周期は、上述の説明のようにそれぞれ“16T”,“16T”,“15T”になる。
【0096】
すなわち、分周条件設定値を“0”から“3”に変化させた直後の分周クロックサイクル周期は、分周条件設定値が“3”のままの分周クロックサイクル周期と異なり、丸々1T分の周期が差し引かれたものとなり、それ以降は、その1T分の周期加算による位相ずれが累積されたままになる。
【0097】
そのため、分周条件設定値を“0”にし、ウォブル信号に対して記録用クロック信号の位相を一致させた状態から分周条件設定値を“3”に変化させた場合、ウォブル信号に対する記録用クロック信号の位相は0.25T遅れた状態になる。
【0098】
この状態からさらに、分周条件設定値を“2→1→0”と変化させた場合、定常状態におけるウォブル信号に対する記録用クロック信号の位相は「0.25T→0.5T→0.75T遅れた」状態になる。
【0099】
このようにして、この実施形態の記録クロック発生回路は、分周条件設定値が“0”から“3”の範囲で、その値に応じてウォブル信号と記録用クロック信号との位相関係を0.25T単位で“0T”から“0.75T”まで変化させることができるだけではなく、分周条件設定値を「3→0→1→2→3...」というようにバイナリカウンタ式に増加させていくか、「0→3→2→1→0...」というように減少させていくことにより、ウォブル信号と記録用クロック信号との位相関係を0.25T単位で無限に変化させることができる。
【0100】
なお、上記の実施形態の記録クロック発生回路では、分周クロックカウンタ46のカウント長を“4”にし、分周器45の分周比変化の繰り返しサイクルを“4”にしているので、ウォブル信号と記録用クロック信号との位相関係の設定単位が“0.25T”になっているが、カウント長をより長くし、分周比変化の繰り返しサイクルも同じく長くすることにより、より細かい単位で位相関係の設定が可能になる。
【0101】
次に、この発明の請求項2に係わる記録クロック発生回路の実施形態を説明する。
この記録クロック発生回路は、図2及び図3に示したような構成と同じであり、上述と同じように図1に示した光ディスク駆動装置の記録クロック発生回路4として用いられるが、その機能が上述のものとは若干異なる。
【0102】
この場合の記録クロック発生回路4は、図示を省略したコントローラによって光ディスク10にデータを記録する毎に記録クロック発生回路4内で設定される分周条件設定値をランダムに選択する。
【0103】
このようにして、この記録クロック発生回路4によれば、光ディスクにデータを記録する毎に、ウォブル信号と記録用クロック信号との位相関係がランダムに変化し、光ディスクの記録領域の同じ場所を繰り返して使用することを防ぐことができ、ディスク材料の疲労を平均化して軽減し、結果的に繰り返し使用回数を向上させることができる。
【0104】
しかも、アナログディレイ回路を使用しないで記録開始点をランダムに可変することが可能なので、装置コストを低減することができ、低価格で提供することができる。
【0105】
次に、この発明の請求項3に係わる記録クロック発生回路の実施形態を説明する。
この記録クロック発生回路は、図2及び図3に示したような構成と同じであり、上述と同じように図1に示した光ディスク駆動装置の記録クロック発生回路4として用いられるが、その機能が上述の2つのものとは若干異なる。
【0106】
この記録クロック発生回路は請求項2と同様に図2、図6に示すような構成のもので、図1に示す光ディスク駆動装置の記録クロック発生回路4として用いられる。
【0107】
この場合の記録クロック発生回路4の発生した記録クロックでデータを記録する光ディスク1には、ウォブル信号にアドレス情報と同期信号とが変調されて重畳されている。
【0108】
この記録クロック発生回路4の同期検出回路5は、ウォブル信号に重畳された同期信号を検出し、ウォブル同期信号を出力する。
アドレスデコーダ6は、ウォブル信号に重畳されたアドレス情報を検出する。
【0109】
データエンコーダ8は、記録用クロック信号(WCK)に同期させて記録データに変調を施す他に、変調データ中に同期信号を挿入する。
また、同期信号挿入のタイミングでエンコーダ同期信号を出力する。
同期判定回路11は、ウォブル同期信号とエンコーダ同期信号とのタイミングを監視する。
【0110】
通常、ウォブル信号と記録用クロック信号との位相が同期した状態では、ウォブル同期信号とエンコーダ同期信号とのタイミングは一致する。
しかし、記録クロック発生回路4にビットスリップが生じた場合、ウォブル信号と記録用クロックの位相ずれが生じるので、その生じたビットスリップ分だけウォブル同期信号とエンコーダ同期信号との間にタイミング差が生じる。
【0111】
そこで、同期検出回路5は、ウォブル同期信号とエンコーダ同期信号との間にタイミング差が生じた場合、この差に応じて記録クロック発生回路4に設定する分周条件設定値を変化させる。
【0112】
図7は、図1に示した光ディスク駆動装置においてビットスリップが生じた場合の同期検出回路5の動作の説明に供する各種信号のタイミング図である。
同図に示す例では、左から2番目と3番目の同期信号の間でビットスリップが生じており、3番目のウォブル同期信号とエンコーダ同期信号との間にタイミング差を生じている。
【0113】
また、ビットスリップの発生により、ウォブル信号に対して記録用クロックの位相は遅れ方向に生じているので、エンコーダ同期信号の発生位置よりも早いタイミングでウォブル同期信号が生じている。
【0114】
このような場合、同期検出回路5は、ビットスリップによって生じた記録用クロックの位相遅れを修正するために、記録用クロック信号の位相を進める方向に分周条件設定値を変化させる。
【0115】
上述のように制御すると、図2と図3に示した記録クロック発生回路4では、分周条件設定値を「0→1→2→3→0→1...」というようにバイナリカウンタ式に増加させることにより、ウォブル信号に対する記録用クロックの位相を0.25T単位で進めて行くことができる。
【0116】
また、同期検出回路5は、ウォブル同期信号とエンコーダ同期信号との間にタイミング差がなくなるまで分周条件設定値を変化させていく。
その結果、ビットスリップによって生じた記録用クロックの位相遅れを修正することができる。
【0117】
このようにして、この記録クロック発生回路によれば、ウォブル信号の欠落などによって記録用クロック信号がウォブル信号に対してビットスリップを生じた場合でも、ウォブル信号と記録用クロックの位相ずれを回復させることができ、記録データを所定位置に復旧させることが可能になる。
【0118】
次に、この発明の参考例の記録クロック発生回路について説明する。
図8は、この発明の参考例の記録クロック発生回路の構成を示すブロック図であり、図16に示した記録クロック発生回路の構成と略同じであるが、位相比較器41に位相比較マスク信号を入力するようにしたところが異なる。
【0119】
そして、この記録クロック発生回路も、図1に示した光ディスク駆動装置の記録クロック発生回路として用いられる。
また、この場合の記録クロック発生回路の発生した記録クロックでデータを記録する光ディスク1には、ウォブル信号にアドレス情報と同期信号とが位相変調されて重畳されている。
【0120】
図9は、位相変調されたウォブル信号の波形例を示す説明図である。
この記録クロック発生回路を用いた図1の光ディスク駆動装置では、同期検出回路5はウォブル信号に重畳された同期信号を検出すると共に、アドレス情報と同期信号が位相変調された所定タイミングの近傍では、図8に示した位相比較器41に対して位相差検出をマスクさせるための位相比較マスク信号を出力する。
【0121】
図10は、同期検出回路5が位相比較マスク信号を出力するときのタイミング例を示す説明図である。
同図に示すように、ウォブル信号に重畳された同期信号(ウォブル同期信号)を検出し、光ディスク1上の同期信号とアドレス信号(アドレス情報の検出信号)の検出区間では位相比較マスク信号を出力する。
【0122】
このようにして、この記録クロック発生回路によれば、位相変調によってウォブル信号の位相に急な変化が生じる部分では位相比較器41の動作をマスクするので、ウォブル信号と記録用クロック信号との位相ずれが生じることが無くなり、ウォブル信号に安定して位相同期させた記録用クロック信号を発生させることができる。
【0123】
次に、この発明の他の参考例の記録クロック発生回路について説明する。
図11は、この発明の他の参考例の記録クロック発生回路の構成を示すブロック図であり、図2,図8,及び図16に示した記録クロック発生回路と共通する部分には同一符号を付している。
【0124】
そして、この記録クロック発生回路も、図1に示した光ディスク駆動装置の記録クロック発生回路として用いられる。
【0125】
この記録クロック発生回路は、周波数比較器401がウォブル信号を所定比で分周し、その分周されたウォブル信号の周期を記録用クロック信号の周期でカウントし、そのカウント値に応じて周波数差信号をチャージポンプ402へ出力し、また、切り換え信号をマルチプレクサ403へ出力する。
【0126】
チャージポンプ402は、周波数差信号を電圧信号に変換する。
マルチプレクサ403は、周波数比較器401からの切り換え信号に応じて、チャージポンプ42,チャージポンプ402の出力の一方を選択して出力する。
【0127】
図12は、図11に示した周波数比較器401の内部構成を示すブロック図である。
この周波数比較器401のカウンタ4011は、ウォブル信号(WBL)を所定比で分周し、分周ウォブルパルスをカウンタ4012とレジスタ4013へそれぞれ出力する。
【0128】
カウンタ4012は、分周クロックの数をカウントし、分周ウォブルパルス毎にリセットされる。
レジスタ4013には、分周ウォブルパルス毎にリセットされる直前のカウンタ4012のカウント値がロードされる。
【0129】
その結果、レジスタ4013には、分周されたウォブル信号の周期を記録用クロック信号の周期でカウントした値がロードされることになり、その値はウォブル信号周波数に対して分周クロック周波数が小さい時には小さい値になり、大きい時には大きい値になり、ウォブル信号周波数に対する分周クロック周波数を示す値になる。
【0130】
データコンパレータ4014は、レジスタ4013の値が所定値よりも大きい場合にはDown信号を、小さい場合にはUp信号をそれぞれ出力する。
また、データコンパレータ4014は、レジスタ4013の値が所定の範囲内にある場合には、チャージポンプ42の出力を選択するように切り換え信号(Mux)をアクティブにし、所定の範囲外の場合には、チャージポンプ402の出力を選択するように切り換え信号(Mux)をインアクティブにする。
上記所定範囲の値は、PLL回路のキャプチャレンジに相当するように選ぶ。
【0131】
その結果、図11のVCO44は、ウォブル信号周波数と記録クロック周波数との関係がキャプチャレンジ外の場合には、周波数比較器401から出力されるUp信号又はDown信号に応じてキャプチャレンジ内に近づくように駆動し、キャプチャレンジ内に入ると位相比較器41出力に応じて駆動する。
【0132】
このようにして、この記録クロック発生回路によれば、ウォブル信号周波数と記録クロック周波数との関係がキャプチャレンジ外にあっても速やかにPLLのロックが可能になる。
【0133】
次に、この発明のさらに他の参考例の記録クロック発生回路について説明する。
この発明のさらに他の参考例の記録クロック発生回路は、図11に示した記録クロック発生回路の構成と同じであるが、その周波数比較器401の内部構成が上述のものとは異なる。そして、図1に示した光ディスク駆動装置の記録クロック発生回路として用いられる。
【0134】
図13は、この発明のさらに他の参考例の記録クロック発生回路における周波数比較器401の内部構成を示すブロック図である。
この周波数比較器401の構成は、図12に示したものと同様にカウンタ4011,カウンタ4012,レジスタ4013,及びデータコンパレータ4014を備えている。さらに、新たなカウンタ4015とフリップフロップ4016を設けている。
【0135】
この周波数比較器401のデータコンパレータ4014は、レジスタ4013値が所定の範囲内にある場合には切り換え信号(Mux)をアクティブにする。フリップフロップ4016は、その切り換え信号(Mux)がアクティブになるとセットされ、その出力である切り換え信号(Mux′)をアクティブにする。
【0136】
データコンパレータ4014は、レジスタ4013の値が所定の範囲外の場合には、切り換え信号(Mux)をインアクティブにするが、切り換え信号(Mux′)はすぐにはインアクティブとはならない。
【0137】
カウンタ4015は、切り換え信号(Mux)がインアクティブの場合、分周ウォブルパルス毎にカウント値をアップさせる。
また、カウンタ4015は、切り換え信号(Mux)がアクティブの場合、分周ウォブルパルスによってカウント値をリセットする。
そして、上記カウント値が所定値に達すると、フリップフロップ4016に対してリセット信号を出力し、切り換え信号(Mux′)をインアクティブにする。
【0138】
こうして、レジスタ4013にロードされるカウント値が所定の範囲外であることが所定回数連続して検出された場合には、切り換え信号(Mux′)をインアクティブにする。
【0139】
したがって、ウォブル信号周波数と記録クロック周波数との関係がキャプチャレンジ内にあるにもかかわらず、ウォブル信号の欠落などによって周波数比較器401が誤ってキャプチャレンジ外であると判定することを防ぐことができる。
【0140】
このようにして、この記録クロック発生回路によれば、ウォブル信号周波数と記録クロック周波数との関係がキャプチャレンジ外にあっても速やかにPLLのロックを可能にすると共に、PLLのロック中にウォブル信号の欠落などによって不必要な引き込み動作が生じることを防ぐことができる。
【0141】
【発明の効果】
以上説明してきたように、この発明の請求項1の記録クロック発生装置によれば、分周条件設定値に応じてウォブル信号と記録用クロック信号との位相関係を変化させることにより、1Tよりも細かな単位でウォブル信号と記録用クロック信号との位相関係を変化させることができる。
【0142】
また、請求項2の記録クロック発生装置によれば、光ディスクにデータを記録する毎に、記録クロック発生回路に設定する分周条件設定値をランダムに選択するので、光ディスクにデータを記録する毎にウォブル信号と記録用クロック信号との位相関係がランダムに変化し、同じ場所を繰り返して使用することを防ぐことができ、ディスク材料の疲労を平均化して軽減し、結果的に繰り返し使用回数を向上させることができる。
しかも、アナログディレイ回路を使用しないで、記録開始点をランダムに可変することが可能なので装置を低価格なものにすることができる。
【0143】
さらに、この発明の請求項3の記録クロック発生装置によれば、ウォブル信号の欠落などによって記録用クロック信号がウォブル信号に対してビットスリップを生じた場合でも、ウォブル信号と記録用クロックの位相ずれを回復させ、記録データを所定位置に復旧させることができる。
【図面の簡単な説明】
【図1】この発明の一実施形態である光ディスク駆動装置の構成例を示すブロック図である。
【図2】図1に示した記録クロック発生回路の内部構成例を示すブロック図である。
【図3】図2に示した分周器,分周クロックカウンタ,及び分周比設定テーブルのさらに詳細な構成例を示す図である。
【図4】図2に示した分周器の動作の説明に供する各種信号のタイミング図である。
【図5】図2に示した記録クロック発生回路における分周条件設定値=1の場合の定常状態でロックした状態のウォブル信号,記録用クロック信号,及び分周クロック信号のタイミングを示す図である。
【図6】図2に示した記録クロック発生回路におけるウォブル信号と記録用クロック信号との位相関係をさらに大きく変化させるときの制御の説明に供する各種信号のタイミング図である。
【図7】図1に示した光ディスク駆動装置においてビットスリップが生じた場合の同期検出回路の動作の説明に供する各種信号のタイミング図である。
【図8】
この発明の参考例の記録クロック発生回路の構成を示すブロック図である。
【図9】図1に示した光ディスクの位相変調されたウォブル信号の波形例を示す説明図である。
【図10】図1に示した同期検出回路が位相比較マスク信号を出力するときのタイミング例を示す説明図である。
【図11】 この発明の他参考例の記録クロック発生回路の構成を示すブロック図である。
【図12】図11に示した周波数比較器の内部構成を示すブロック図である。
【図13】 この発明のさらに他参考例の記録クロック発生装置における周波数比較器の内部構成を示すブロック図である。
【図14】従来の光ディスク駆動装置の構成例を示すブロック図である。
【図15】光ディスク1上のウォブリングされたデータ記録用トラックの構造例を示す説明図である。
【図16】図14に示した従来の記録クロック発生回路の構成例を示すブロック図である。
【符号の説明】
1:光ディスク 2:光ピックアップ(PU)
3:アンプ 4:記録クロック発生回路
5:同期検出回路 6:アドレスデコーダ
7:データデコーダ 8:データエンコーダ
9:LDドライバ 10:スピンドルモータ
11:同期判定回路 41:位相比較器
42,402:チャージポンプ
43:フィルタ
44:VCO 45:分周器
46:分周クロックカウンタ
47:分周比設定テーブル
451:Aカウンタ
452:Bカウンタ 453:インバータ
403,454:マルチプレクサ
455:同期式SRFF
401:周波数比較器
4011,4012,4015:カウンタ
4013:レジスタ
4014:データコンパレータ
4016:フリップフロップ

Claims (3)

  1. 所定の周波数成分を有するウォブル信号でウォブリングされたデータ記録用トラックを有する光ディスクにデータを記録するときの前記ウォブル信号に位相同期させた記録用クロック信号を発生するデータ記録用クロック信号発生装置であって、
    前記ウォブル信号を抽出するウォブル信号抽出手段と、
    前記記録用クロック信号を分周した分周クロック信号を発生する記録用クロック信号分周手段と、
    前記ウォブル信号と前記分周クロック信号との位相を比較して位相差信号を発生する位相差信号発生手段と、
    該手段によって発生された前記位相差信号に基づく周波数制御信号を発生する周波数制御信号発生手段と、
    該手段によって発生された前記周波数制御信号に基づいて制御した周波数を有する前記記録用クロック信号を発生する記録用クロック信号発生手段とを備え、
    前記ウォブル信号と前記分周クロック信号との位相同期が定常状態にあるときに、前記記録用クロック信号分周手段が前記記録用クロック信号を分周するときの基準分周比と該基準分周比とは異なる分周比とを所定の順序に従って設定する分周比設定手段を設けたことを特徴とするデータ記録用クロック信号発生装置。
  2. 請求項1記載のデータ記録用クロック信号発生装置において、
    前記分周比設定手段に、前記光ディスクにデータを記録する毎に、前記記録用クロック分周手段に対して設定する基準分周比と該基準分周比とは異なる分周比の組み合わせの順序を異ならせる手段を設けたことを特徴とするデータ記録用クロック信号発生装置。
  3. 請求項1記載のデータ記録用クロック信号発生装置において、
    前記ウォブル信号に重畳されている同期信号を検出する同期検出手段と、
    該手段によって検出された前記同期信号と前記光ディスクの記録データとの同期関係を判定する同期関係判定手段と、
    該手段によって前記同期信号に対して前記記録データのタイミングが遅れているものと判定された場合、前記記録用クロック分周手段に設定する分周比の平均値が前記基準分周比よりも長い値になるようにし、前記同期信号に対して前記記録データのタイミングが進んでいるものと判定された場合、前記記録用クロック分周手段に設定する分周比の平均値が前記基準分周比よりも短い値になるようにする制御手段を設けたことを特徴とするデータ記録用クロック信号発生装置。
JP20799799A 1999-07-22 1999-07-22 データ記録用クロック信号発生装置 Expired - Fee Related JP3649955B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP20799799A JP3649955B2 (ja) 1999-07-22 1999-07-22 データ記録用クロック信号発生装置
US09/615,837 US6980499B1 (en) 1999-07-22 2000-07-13 Data recording clock signal generator for generating a recording clock signal for recording data on a recordable medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20799799A JP3649955B2 (ja) 1999-07-22 1999-07-22 データ記録用クロック信号発生装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2004355032A Division JP3910986B2 (ja) 2004-12-08 2004-12-08 光ディスク装置
JP2004355035A Division JP2005071606A (ja) 2004-12-08 2004-12-08 データ記録用クロック信号発生装置

Publications (2)

Publication Number Publication Date
JP2001035090A JP2001035090A (ja) 2001-02-09
JP3649955B2 true JP3649955B2 (ja) 2005-05-18

Family

ID=16548976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20799799A Expired - Fee Related JP3649955B2 (ja) 1999-07-22 1999-07-22 データ記録用クロック信号発生装置

Country Status (2)

Country Link
US (1) US6980499B1 (ja)
JP (1) JP3649955B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4211158B2 (ja) * 1999-10-20 2009-01-21 ソニー株式会社 記録再生装置及び方法
KR20030021016A (ko) * 2001-09-05 2003-03-12 엘지전자 주식회사 워블 위상 동기 루프에서의 위상 에러 보정장치 및 방법
EP1662488A1 (en) 2003-09-02 2006-05-31 Ricoh Company, Ltd. Push-pull signal generation device and optical disc device
JP4494941B2 (ja) * 2004-11-17 2010-06-30 株式会社リコー データ記録用クロック信号発生回路
JP2006229417A (ja) * 2005-02-16 2006-08-31 Ricoh Co Ltd デジタルpll装置
CN101243514A (zh) * 2005-09-29 2008-08-13 松下电器产业株式会社 时钟信号生成装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2698109B2 (ja) 1988-07-21 1998-01-19 株式会社リコー 光ピックアップ装置
JP2798702B2 (ja) 1989-05-10 1998-09-17 日本放送協会 位相同期回路
JPH0444688A (ja) 1990-06-12 1992-02-14 Ricoh Co Ltd 光ディスク駆動装置
JPH04259921A (ja) 1991-02-15 1992-09-16 Ricoh Co Ltd 光ディスク装置
US5377178A (en) * 1991-10-11 1994-12-27 Hitachi, Ltd. Data recording/reproducing method and apparatus using a recording medium having clock marks recorded in a wobbled track for read/write synchronization
JP3117046B2 (ja) 1993-03-09 2000-12-11 株式会社富士通ゼネラル Pll回路
JPH07111454A (ja) 1993-10-14 1995-04-25 Fujitsu Ltd 高速切替周波数シンセサイザ回路
JPH0810489A (ja) 1994-06-30 1996-01-16 Sanyo Electric Co Ltd 洗濯機の振動防止装置
DE69723165T2 (de) * 1996-02-16 2004-05-27 Koninklijke Philips Electronics N.V. Vorrichtung zur aufzeichnung auf einem informationsträger, verfahren und informationsträger dazu
JPH103667A (ja) 1996-06-13 1998-01-06 Sony Corp 記録再生装置および方法、並びにディスク
JPH1069646A (ja) 1996-08-29 1998-03-10 Ricoh Co Ltd 光ディスク媒体、光ディスク装置
JPH10293926A (ja) * 1997-02-21 1998-11-04 Pioneer Electron Corp 記録用クロック信号発生装置
TW451191B (en) * 1997-03-19 2001-08-21 Hitachi Ltd Wobble signal detecting circuit, wobble abnormality detecting circuit, information processing apparatus using these circuit and method, and recording medium used in the apparatus or method
JP4033940B2 (ja) * 1997-06-06 2008-01-16 パイオニア株式会社 プリピット情報検出装置及び検出方法
JPH1166563A (ja) 1997-06-11 1999-03-09 Matsushita Electric Ind Co Ltd 光ディスク装置
JPH11176095A (ja) * 1997-12-05 1999-07-02 Sony Corp データ記録装置及びデータ記録方法
JPH11175991A (ja) * 1997-12-12 1999-07-02 Sony Corp トラッキング制御装置、トラッキング制御方法、記録再生装置及び光ディスク
JP3447942B2 (ja) * 1998-01-14 2003-09-16 パイオニア株式会社 情報記録装置および情報記録方法

Also Published As

Publication number Publication date
US6980499B1 (en) 2005-12-27
JP2001035090A (ja) 2001-02-09

Similar Documents

Publication Publication Date Title
JP3910986B2 (ja) 光ディスク装置
US6125089A (en) Recording timing control circuit for optical disk driving device
JP3808053B2 (ja) 光記録媒体のセクターシンク信号検出装置及び方法
JPH09284127A (ja) Efmデータ復元用クロックの発生方法及びその方法を実行する位相同期ループ
JP3830630B2 (ja) 誤記録検出方法及び装置並びに情報記録方法及び装置
JP3649955B2 (ja) データ記録用クロック信号発生装置
KR101079758B1 (ko) 디지털 위상동기루프 장치
US7012865B2 (en) Recording apparatus and recording method
JP3819159B2 (ja) プリピット信号生成装置及び情報記録装置
JPH10276044A (ja) デジタル信号の位相比較方法、位相比較回路、位相比較器における位相比較方法、位相比較器、pll回路、データ復調回路、及び、データ読み出し装置
EP1527452A1 (en) Recording apparatus, recording method and recording medium
JP2002230752A (ja) ウォブル欠陥検出装置及び方法
JP2003030841A (ja) 光ディスク装置
JP2005071606A (ja) データ記録用クロック信号発生装置
US20050002299A1 (en) Clock generating device
JP2007042267A (ja) ブルーレイディスクドライブで時間変化量を用いてhmw信号を検出する装置及び方法
JP2004253056A (ja) デコード装置
JP3888067B2 (ja) クロック生成回路及びそれを用いた記録再生装置
JP3199112B2 (ja) 周波数比較器及びこれを用いた位相ロックループ回路、周波数誤差検出回路及びこれを用いたデータ読取装置
JP4188583B2 (ja) 記録クロック発生装置および記録クロック発生方法
JP3456619B2 (ja) ディスク、ディスク形成装置、ディスク形成方法、ディスク記録再生装置、およびディスク記録再生方法
JP4494941B2 (ja) データ記録用クロック信号発生回路
JPH0785331B2 (ja) デイジタルpll
EP0467312A2 (en) Optical recording and reproducing apparatus and method
JP2004343724A (ja) Pllクロック発生器、光ディスク装置およびpllクロック発生器の制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040317

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20040706

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20040712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050216

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080225

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090225

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100225

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110225

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120225

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130225

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130225

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees