KR100677741B1 - 전압제어 발진기의 입력전압 보정방법, 보정장치 및 입력전압 보정에 사용되는 디지털 인터페이스 - Google Patents

전압제어 발진기의 입력전압 보정방법, 보정장치 및 입력전압 보정에 사용되는 디지털 인터페이스 Download PDF

Info

Publication number
KR100677741B1
KR100677741B1 KR1020050018584A KR20050018584A KR100677741B1 KR 100677741 B1 KR100677741 B1 KR 100677741B1 KR 1020050018584 A KR1020050018584 A KR 1020050018584A KR 20050018584 A KR20050018584 A KR 20050018584A KR 100677741 B1 KR100677741 B1 KR 100677741B1
Authority
KR
South Korea
Prior art keywords
capacitor
connection state
output frequency
voltage
value
Prior art date
Application number
KR1020050018584A
Other languages
English (en)
Other versions
KR20060097843A (ko
Inventor
김대기
이흥배
전상윤
김종욱
정성재
방희문
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050018584A priority Critical patent/KR100677741B1/ko
Priority to US11/368,627 priority patent/US7301406B2/en
Publication of KR20060097843A publication Critical patent/KR20060097843A/ko
Application granted granted Critical
Publication of KR100677741B1 publication Critical patent/KR100677741B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H03L7/102—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator
    • H03L7/103—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator the additional signal being a digital signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S331/00—Oscillators
    • Y10S331/02—Phase locked loop having lock indicating or detecting means

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

전압제어 발진기의 입력전압 보정방법 및 그 장치가 개시된다. 본 발명에 따른 전압제어 발진기의 입력전압 보정방법은, 신호위상이 동기화되는 락 탐색 시간을 설정하는 단계, 락 탐색 전압구간을 설정하는 단계, 일정 간격에 따른 출력 주파수값들을 설정하는 단계, 상기 각 출력 주파수값에서의 락을 위해 필요한 전압제어발진기내의 커패시터 뱅크상의 커패시터 연결상태를 확인하는 단계, 상기 각 출력 주파수값에서의 상기 커패시터의 각 연결상태정보를 저장하는 단계 및 채널변경에 따라 상기 출력주파수값 중 하나의 출력주파수값이 결정되면, 채널변경에 따른 출력주파수값에 대응되는 연결상태정보에 따라 상기 커패시터 연결상태를 설정하는 단계를 포함한다. 바람직하게는 상기 커패시터 뱅크는, 커패시턴스가 서로 다른 일정 개수의 커패시터의 병렬 연결구조를 포함하며, 상기 커패시터에는 각각 스위치가 직렬연결된다. 본 발명에 따르면, 전압제어 발진기의 입력전압 보정에 있어서의 지연시간을 단축시키는 효과가 있다.
락 검출, 디지털 인터페이스, 전압제어 발진기, 입력전압 보정, 커패시터 뱅크, 저장부

Description

전압제어 발진기의 입력전압 보정방법, 보정장치 및 입력전압 보정에 사용되는 디지털 인터페이스{Method and system for calibrating input voltage of voltage controlled oscillator and digital interface used for calibrating input voltage}
도 1은 본 발명에 따른 전압제어 발진기의 입력전압 보정 장치가 사용되는 주파수 합성기의 블록도,
도 2는 본 발명이 적용되는 전압제어 발진기상의 커패시터 뱅크의 구조를 나타낸 개략도,
도 3은 본 발명이 적용되는 전압제어 발진기상의 커패시터 뱅크의 총 커패시턴스 값에 따른 전압제어 발진기의 입력전압과 출력주파수의 변화그래프를 나타낸 도면,
도 4는 본 발명에 따른 전압제어 발진기의 입력전압 보정장치상의 디지털 인터페이스의 작동원리를 나타낸 도면, 그리고
도 5는 본 발명에 따른 전압제어 발진기의 입력전압 보정방법을 나타내는 절차흐름도이다.
본 발명은 전압제어 발진기의 입력전압 보정방법, 보정장치 및 입력전압 보정에 사용되는 디지털 인터페이스에 관한 것이다.
주파수 합성기는 많은 무선 전화 애플리케이션에서 안정된 캐리어 주파수 신호를 생성하기 위해 사용된다. 유저가 셀에서 셀로 이동함에 따라, 다음 셀이 다른 주파수에서 동작하여, 전송 주파수의 매우 빠른 변화를 요구할 수 있기 때문에, 전송 주파수의 변화가 요구된다. 새로운 전송 주파수는 크게 다를 수 있으며, 유저가 한 셀에서 다른 셀로의 이동으로부터 어떤 영향도 받지 않도록 하기 위해서, 전송 주파수는 새로운 채널 주파수로 마이크로초로 재확립되어야 한다.
주파수를 빨리 변경시키기 위해, 위상 동기 루프는 새로운 채널 주파수에 대한 위상 동기(phase lock)를 빨리 재설정해야 한다. 합성기 설계는 셀룰러 전화 대역폭 전체에 걸쳐 동작할 수 있는 전압 제어 발진기(VCO)가 거의 없기 때문에 복잡하다. 따라서, 전압 제어 발진기는 다중 주파수 대역에서 동작가능하거나, 또는 전압 제어 발진기가 다중 주파수 대역을 커버할 수 있는 다중 전압 제어 발진기(mutiple VCO)가 제공되어야 한다. 그러나 다중 전압 제어 발진기를 이용하는 것은 구현하기에 비싸고 어렵다.
넓은 동조(tuning) 대역폭을 동작 주파수에서의 변화를 초래하여 전압 제어 발진기 주파수 동조 범위 간에 10-15%의 차가 존재할 수 있다는 것이다. 이러한 문제점을 해결하기 위해 IBM사는 특허출원 10-1411-0053259을 통해 관심 스펙트럼 전체에 대해 다중 대역에서 동작하고 제조 동안 공정 변화의 결과를 방지하는 단일 전압 제어 발진기를 사용하는 합성기를 제안하였다. 제안된 발명에 따르면 위상 동기 루프의 전압 제어 발진기는 전압 제어 발진기가 주파수의 다른 범위를 동조할 수 있도록 디지털적으로 제어된다.
합성기에 대한 동작 주파수가 변경되려고 할 때, 그의 동조 범위 한 단부(end)에서의 전압 제어 발진기의 주파수를 세트하기 위해 기준 전압 소스가 전압 제어 발진기 제어 입력에 접속된다. 전압 제어 발진기에 대한 동작 주파수 대역은 전압 제어 발진기 제어 입력을 모니터링하면서 선택적으로 스위칭된다. 비교 회로가 전압 제어 발진기 제어 입력 상의 동조 전압이 기준값 미만으로 감소되었다는 것을 판정할 때, 전압 제어 발진기 동작 주파수 대역의 스위칭은 억제되며, 전압 제어 발진기는 위상 동기 루프 내의 위상 동기 상태를 획득하게 된다. 그러나 이러한 종래기술에 의한 경우에는 자동적으로 전압 제어 발진기의 입력전원이 보정되는 효과는 있지만, 매번 출력 주파수가 변경될 때마다, 주파수의 전대역을 통해 탐색을 행하여야 하므로, 그 결과 시간의 지연이 초래된다는 문제점이 있다.
따라서, 본 발명의 목적은, 주파수를 변경한 경우에 초래되는 시간지연을 단축할 수 있는 전압제어 발진기의 입력전압 보정방법 및 그 장치를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 전압제어 발진기의 입력전압 보정방법은, 커패시터 뱅크를 구비하여, 상기 커패시커 뱅크의 총 커패시턴스 값의 변경에 따라 입력전압에 따른 출력주파수의 특성이 변하는 전압제어 발진기의 입력 전압 보정방법에 있어서, 신호위상이 동기화되는 락 탐색 시간을 설정하는 단계, 상기 락 탐색 전압구간을 설정하는 단계, 일정 간격에 따른 출력 주파수값들을 설정하는 단계, 상기 각 출력 주파수값에서의 락을 위해 필요한 상기 커패시터 뱅크상의 커패시터 연결상태를 확인하는 단계, 상기 각 출력 주파수값에서의 상기 커패시터의 각 연결상태정보를 저장하는 단계, 및 채널변경에 따라 상기 출력주파수값 중 하나의 출력주파수값이 결정되면, 상기 채널변경에 따른 출력주파수값에 대응되는 상기 연결상태정보에 따라 상기 커패시터 연결상태를 설정하는 단계를 포함한다.
바람직하게는 상기 커패시터 뱅크는, 커패시턴스가 서로 다른 소정 개수의 커패시터가 병렬 연결되며, 상기 커패시터에는 각각 스위치가 직렬연결되어, 상기 스위치의 연결상태에 따라 총 커패시턴스가 변화하는 것을 특징으로 한다. 또한, 상기 일정간격에 따른 출력주파수값들은 다음의 식에 의해서 산출되는 것을 특징으로 한다.
Figure 112005011939013-pat00001
여기서, Fout은 출력 주파수, M은 최소 출력주파수, S는 상기 주파수의 일정간격, n은 정수로서 0,1,2,3,4,...,N-1들로 정의되는 값에 해당한다.
또한, 상기 락 탐색 전압구간은, 상기 입력전압 값의 하부임계값과 상부임계값의 조정에 의해서 결정되는 것을 특징으로 한다. 또한, 상기 커패시터의 각 연결상태정보를 저장하는 단계는, 상기 각 출력 주파수값들 중 가장 작은 값에서부터 순서대로 대응되는 각 연결상태정보를 저장하는 것을 특징으로 한다. 또한, 상기 일정간격은 10Mhz인 것을 특징으로 한다. 또한, 상기 하부임계값은 0V 이며, 상기 상부임계값은 1.8V인 것을 특징으로 한다.
또한, 상기 커패시터의 각 연결상태정보의 저장은, 상기 커패시터에 연결된 스위치의 분리상태를 0이라 하고, 접속상태를 1이라 하여, 상기 커패시터가 N개인 경우에 이진 N비트 부호로서 저장하는 것을 특징으로 한다. 또한, 상기 커패시터는 4개인 것을 특징으로 한다. 또한, 상기 커패시터 연결상태를 확인하는 단계는, 상기 스위치의 조합에 따른 총 커패시턴스의 값에 의해 정해지는 상기 입력전압과 상기 출력주파수의 관계를 통해 상기 커패시터의 연결상태를 확인하는 것을 특징으로 한다.
또한, 상기 커패시터 연결상태를 확인하는 단계는, 상기 설정된 락 탐색시간동안에 상기 커패시터의 연결상태를 확인하지 못하는 경우에, 다음으로 큰 상기 총 커패시턴스의 값에 대응하는 커패시터의 연결상태에서 수행되는 것을 특징으로 한다. 또한, 상기 총 커패시턴스의 값이 상기 가장 작은 경우이고, 상기 출력주파수값에 대응하는 상기 입력전압값이 상기 하부 임계값보다 작은 경우에는, 상기 커패시터의 연결상태정보를 저장하고, 에러 메세지를 출력하는 것을 특징으로 한다.
또한, 상기 총 커패시턴스의 값이 상기 가장 큰 경우이고, 상기 출력주파수값에 대응하는 상기 입력전압값이 상기 상부 임계값보다 큰 경우에는, 상기 커패시터의 연결상태정보를 저장하고, 에러 메세지를 출력하는 것을 특징으로 한다.
한편, 본 발명에 따른 전압제어 발진기의 입력전압 보정에 사용되는 디지털 인터페이스는, 커패시터 뱅크를 구비하여, 상기 커패시터 뱅크의 총 커패시턴스 값의 변경에 따라 입력전압에 따른 출력주파수의 특성이 변하는 전압제어 발진기의 입력전압 보정하는 디지털 인터페이스에 있어서, 저장부, 및 신호위상이 동기화되는 락 발생여부를 나타내는 락 검출신호, 및 디지털 부호로 변환된 상기 입력전압값에 기초하여, 일정 간격에 따른 출력주파수값에서의 락을 발생시키는 입력전압이 형성되도록 상기 커패시터 뱅크내의 커패시터 연결상태를 검사하여, 상기 일정 간격에 따른 출력주파수값에 대한 각각의 상기 커패시터의 연결상태정보를 상기 저장부에 저장하며, 이후 채널변경에 따라 상기 출력주파수값 중 하나의 출력주파수값이 결정되면, 상기 채널변경에 따른 출력주파수값에 대응되는 상기 연결상태정보에 따라 상기 커패시터 연결상태를 설정하는 신호처리부를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 신호 처리부는 상기 커패시터 연결상태를 확인하기 위해, 락 탐색시간을 설정하는 것을 특징으로 한다. 또한, 상기 신호 처리부는 상기 커패시터 연결상태를 확인하기 위해, 락 탐색 전압구간을 설정하는 것을 특징으로 한다. 또한, 상기 커패시터 연결상태의 확인은, 상기 출력 주파수값들 중 가장 작은 값에서부터 순서대로 상기 출력주파수값에서의 상기 커패시터의 상기 연결상태를 확인하는 것을 특징으로 한다.
또한, 상기 커패시터 뱅크는, 커패시턴스가 서로 다른 일정 개수의 커패시터의 병렬 연결구조를 포함하며, 상기 커패시터에는 각각 스위치가 직렬연결된 것을 특징으로 한다. 또한, 상기 락 탐색 전압구간은, 상기 전압제어발진기의 입력전압 값의 하부임계값과 상부임계값의 조정에 의해서 결정되는 것을 특징으로 한다. 또한, 상기 커패시터 연결상태의 확인은, 상기 스위치의 연결상태의 조합에 따른 상기 병렬연결된 커패시터의 총 커패시턴스의 값중 가장 작은값에서부터 순서대로확인하는 것을 특징으로 한다.
또한, 상기 신호처리부는, 채널변경에 따라 상기 출력주파수값 중 하나의 출력주파수값이 결정되면, 상기 채널변경에 따른 출력주파수값에 대응되는 상기 연결상태정보에 따라 상기 커패시터 연결상태의 설정을 지시하는 것을 특징으로 한다. 또한, 상기 하부임계값은 0V로 하는 것을 특징으로 한다. 또한, 상기 상부임계값은 1.8V로 하는 것을 특징으로 한다. 또한, 상기 커패시터의 연결상태정보의 저장은, 상기 커패시터에 연결된 스위치의 분리상태를 0이라 하고, 접속상태를 1이라 하여, 상기 커패시터가 N개인 경우에 이진 N비트 부호로서 저장하는 것을 특징으로 한다.또한, 상기 커패시터는 4개인 것을 특징으로 한다.
한편, 본 발명에 따른 전압제어 발진기의 입력전압 보정장치는, 입력 신호와 기준 신호 간의 위상차에서 출력 전압을 발생시키는 위상 검출기로부터 신호위상이 동기화되는 락발생을 검출하는 락 검출기, 외부에서 인가된 전압으로 원하는 발진 주파수를 출력하는 전압제어 발진기의 입력전압값을 디지털 부호로 변환하는 아날로그 디지털 변환기, 및 디지털 인터페이스회로를 포함하며, 상기 락 검출기는 락 발생이 검출된 경우에 락 검출신호를 상기 디지털 인터페이스에 전송하며, 상기 아날로그 디지털 변환기는 상기 디지털 부호를 상기 디지털 인터페이스에 전송하고, 상기 디지털 인터페이스는 상기 락 검출신호와 상기 디지털 부호를 통해, 일정 간격에 따른 출력주파수값에서의 락을 발생시키는 상기 전압제어 발진기의 입력전압을 형성토록 하는 상기 전압제어 발진기에 포함된 커패시터 뱅크내의 커패시터 연결상태정보를 저장하는 것을 특징으로 한다.
바람직하게는, 전압제어 발진기를 더 포함하며, 상기 전압제어 발진기는 요구되는 출력 주파수값이 정해지면, 상기 출력주파수값에 대응하는 저장된 커패시터뱅크내의 커패시터 연결상태정보를 전송받게 되고, 상기 연결상태정보에 의해 상기 출력 주파수값을 출력하는 것을 특징으로 한다. 또한, 상기 연결상태정보에 의한 상기 출력 주파수값의 출력은, 상기 연결상태정보에 따라, 상기 전압제어 발진기에 포함된 커패시터 뱅크의 연결상태를 설정하는 것을 특징으로 한다.
또한, 상기 커패시터 뱅크는 커패시턴스가 서로 다른 일정개수의 커패시터의 병렬연결구조를 포함하며, 상기 커패시터에는 각각 스위치가 직렬연결되어 있는 것을 특징으로 한다. 또한, 상기 커패시터는 4개인 것을 특징으로 한다.
이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
도 1은 본 발명에 따른 전압제어 발진기의 입력전압 보정 장치가 사용되는 주파수 합성기의 블록도이다. 본 발명에 따른 전압제어 발진기의 입력전압 보정 장치가 사용되는 주파수 합성기는 위상검출기(110), 충전펌프(120), 루프필터(130), 전압제어 발진기(VCO)(140), 프리스케일러(150), 락검출기(160), 아날로그 디지털 변환기(170), 디지털 인터페이스(180)를 포함한다.
여기서, 기준주파수(Reference frequency)(100)는 주파수 편차의 기준이 되는 주파수로서 할당 주파수에 대해 고정되어 있고 특정한 대역에 있는 주파수이다. 기준주파수(100)의 특성 주파수에 대한 편이는 특성 주파수가 발사되어 점유된 주파수대의 중앙에 대해 존재하는 편이와 동일한 절대값 및 동일한 부호를 갖고 있다. 위상검출기(110)는 위상 변조파를 복조하는 복조기로서, 입력 신호와 기준 신호 간의 위상차에서 진폭 및 극성이 변하는 출력 전압을 발생시키는 기능을 가지며, 충전펌프(120)는 위상검출기(110)의 출력을 받아서 전류의 방향을 상하로 바꾸어 주는 회로로서, 위상고정회로(PLL)에서 위상검출기(110) 뒤에 연결되어 위상차를 전압으로 변환하는 역할을 한다. 루프필터(130)는 저역통과필터로 위상검출기(110)에서 생기는 고주파성분을 제거하는 작용뿐만 아니라 PLL의 동기특성이나 응답특성을 결정하는 중요한 요소이다.
전압제어 발진기(140)는 외부에서 인가된 전압으로 원하는 발진 주파수를 출력할 수 있게 해주는 장치로서, 루프필터(130)으로부터 전압이 인가되면, 인가된 전압으로 주파수를 출력한다. 프리스케일러(150)는 타이머에 공급하는 입력 클럭의 속도를 조절하는 기능을 한다. 아날로그 디지털 변환을 수행하는 아날로그 디지털 변환기(170)는 연속적인 신호인 아날로그 신호를 부호화된 디지털 신호로 변환한다. 아날로그 디지털 변환기(170)는 충전펌프(120)으로부터의 연속적으로 측정되는 전압신호를 디지털화시켜 4비트 부호의 형태로 디지털 인터페이스(180)에 전달한다. 락 검출기(160)는 위상검출기(110)로부터 락 발생여부를 검출하고, 락 발생이 검출된 경우, 락 검출신호를 디지털 인터페이스(180)로 전송한다.
도 1을 참조하여 본 발명에 따른 전압제어 발진기의 입력전압 보정 장치가 사용되는 주파수 합성기의 작동원리를 설명하기로 한다. 디지털 인터페이스(180)는 아날로그 디지털 변환기(170)로 부터 전송받은 4비트 부호의 전압신호와 락 검출기(160)로부터 전송받은 락 검출신호로부터 일정 간격에 따른 출력 주파수값에서의 락을 위해 필요한 전압제어 발진기(140)내에 있는 커패시터 뱅크내의 커패시내의 연결상태를 확인한 후, 전술한 출력 주파수값들 중 가장 작은 값에서부터 순서대로 각 출력 주파수값에서의 전술한 커패시터의 각 연결상태정보를 저장한다.
이후에 채널 변경에 따른 출력주파수가 결정되면, 채널변경에 따른 출력주파수값에서의 연결상태정보를 통해 채널 변경에 따른 출력주파수에 대응되는 전압제어 발진기(140)의 입력전압값을 확인한다. 그 다음 디지털 인터페이스(180)는 채널변경에 따른 출력주파수에 대응되는 전압제어 발진기(140)의 입력전압값에 따라, 전압제어 발진기의 입력전압을 보정하게 된다.
도 2는 본 발명이 적용되는 전압제어 발진기상의 커패시터 뱅크의 구조를 나타낸 개략도이다. 도 2를 참조하면, 전압제어 발진기(140)상의 커패시터 뱅크(141)는 병렬연결된 수개의 커패시터(145)와 이들 각각의 커패시터(145)에 직렬 연결된 스위치(147)를 포함하고 있음을 알 수 있다. 전술한 커패시터 뱅크(141)는 전술한 커패시터에 병렬연결된 동조 버랙터(143)를 포함하고 있음을 알 수 있다. 디지털 인터페이스(180)는 커패시터에 직렬연결된 각각의 스위치(147)의 개폐를 제어하게 되며, 그에 따라 커패시터 뱅크(141)의 총 커패시턴스 값이 조정가능해진다. 전술한 커패시터 뱅크(141)의 총 커패시턴스 값이 변경됨에 따라 전압제어 발진기(140)의 입력전압에 따른 출력주파수 특성도 변하게 된다.
도 3은 본 발명이 적용되는 전압제어 발진기상의 커패시터 뱅크의 총 커패시 턴스 값에 따른 전압제어 발진기의 입력전압과 출력주파수의 변화그래프를 나타낸 도면이다. 도 3에 나타난 그래프의 가로축은 전압제어 발진기(140)의 입력전압을 나타내며, 세로축은 전압제어 발진기(140)의 출력주파수를 나타낸다. 그래프의 우측에 표시된 4비트부호(300)는 각각의 커패시터 뱅크(141) 전술한 커패시터 뱅크(141)의 각 커패시터에 직렬연결된 스위치의 개폐상태를 나타낸다. 각 스위치의 연결상태에 따라 커패시터 뱅크(141)의 총 커패시턴스 값은 변화하며, 그에 따라 그래프의 위치가 이동하게 된다. 그래프상의 가로축에는 하부임계값(320)과 상부임계값(340)이 표시되어 있다. 이 하부임계값(320)과 상부임계값(340)으로 정해지는 구간내에서 락 검출이 이루어진다.
도 4는 본 발명에 따른 전압제어 발진기의 입력전압 보정장치상의 디지털 인터페이스의 작동원리를 나타낸 도면이다. 도 4에서 나타난 바와 같이 디지털 인터페이스는 신호처리부(182)와 저장부(184)를 포함한다. 신호 처리부(182)는 락 발생여부를 검출하는 락 검출기(160)로부터 락 검출신호를 전송받으며, 또한 아날로그 디지털 변환기(170)로부터 디지털 부호로 변환된 전술한 전압제어 발진기(140)의 입력전압값을 전송받는다. 신호처리부(182)는 락 검출신호와 입력전압값을 통해, 일정간격에 다른 출력주파수값에서의 락을 발생시키는 입력전압의 형성을 유도하는 커패시터 뱅크내의 커패시터 연결상태를 확인한다. 그 다음 신호 처리부(182)는 전술한 연결상태정보를 저장부(184)에 전송한다. 전술한 저장부(184)는 전술한 일정 간격에 따른 출력주파수 값에 대한 전술한 커패시터의 연결상태정보를 저장한다. 신호처리부(182)는 이후에 채널이 변경되고 그에 따른 출력주파수가 결정되면, 저 장부(184)로부터 결정된 출력주파수값에 대응하는 저장된 커패시터의 연결상태정보를 읽어들인다. 그 다음 신호 처리부(182)는 전술한 연결상태정보에 따라 전압제어발진기(140)에 포함된 커패시터 뱅크(141)내의 커패시터의 연결상태를 설정한다. 그 결과 채널변경에 따라 결정된 출력주파수에서의 신호위상이 동기화되게 된다.
도 5는 본 발명에 따른 전압제어 발진기의 입력전압 보정방법을 나타내는 절차흐름도이다. 도 5를 통해 본 발명에 다른 전압제어 발진기의 입력전압 보정방법의 원리를 설명하기로 한다. 기기에 전원이 인가되면, 디지털 인터페이스(180)는 락 탐색시간을 설정하고(S500), 출력 주파수를 결정하는 변수인 n값을 '0'으로 설정하고, 커패시터 뱅크(141)상의 커패시터(145)들의 스위치(147) 연결상태를 나타내는 2진 4비트부호를 '0000'으로 설정한다(S505). 여기서 4비트 부호라는 것은 병렬연결된 전술한 커패시터가 4개라는 것을 의미하는 것으로, 전술한 커패시터 뱅크(141)상의 커패시터(141)의 수가 N개인 경우라면 스위치(147)들의 연결상태를 나타내는 정보는 2진 N비트부호가 될 것이다.
여기서 '0'은 해당 커패시터에 직렬연결된 스위치의 분리상태를 의미하고, '1'은 스위치의 접속상태를 의미한다. 전술한 2진 4비트부호를 예로 들면 최초 설정된 '0000'값에 1을 연속적으로 더해 나감에 따라 부호는 '0001', '0010', '0011', '0100', '0101', '0110', '0111', 1000', '1001', '1010', '1011', '1100', '1101', '1110', '1111'의 순으로 증가하게 된다. 이들은 각각의 위치에 해당하는 커패시터의 연결 및 결합에 따른 가능한 모든 조합을 나타내는 것으로서, 전술한의 순서대로 병렬연결된 커패시터(145)들의 총 커패시턴스는 순차적으로 증 가하게 된다. 그 결과 전술한 연결상태정보에 따라 정해지는 총 커패시턴스의 값에 의한 전압제어 발진기(140)의 입력전압에 따른 출력주파수의 변화그래프는 도 3에 도시된 것과 같이 상향으로 이동하게 된다. 도 3에 도시된 각각의 그래프들의 이동간격은 개개의 커패시터(145)들의 커패시턴스를 변경함에 따라 조정가능할 것이다.
그 다음, 전압제어 발진기(140)의 입력전압의 하부 임계값(320)과 상부 임계값(340)을 설정함으로써, 락 탐색 전압구간을 설정한다(S510). 여기서 전술한 하부 임계값(320)과 전술한 상부 임계값(340)은 각각 임의 조정가능하므로, 통신환경에 따라 적절한 락 탐색 전압구간을 설정할 수 있게 된다. 여기서 전술한 하부임계값은 0V로 할 수 있으며, 전술한 상부 임계값은 1.8V로 할 수도 있을 것이다. 그 다음, 통신환경에 따라 최소출력주파수값(M) 및 그로부터 순차적으로 설정될 주파수간격(S)를 설정하게 된다(S520). 그 결과 이하의 수학식과 같은 출력 주파수의 관계식을 설정하게 된다(S525).
Figure 112005011939013-pat00002
전술한 수학식에서 Fout 은 출력 주파수를 나타내고, M은 최소 출력주파수를 나타내며, n은 정수로서, 0,1,2,3,4,...,N-1들로 정의되는 값이다. 그 다음, 디지털 인터페이스(180)는 출력주파수가 최소출력주파수값인 M이고, 커패시터(145)의 연결상태가 연결상태정보값이 '0000'인경우에서의 설정된 락 탐색시간동안의 락 검 출을 통해, 락 검출신호의 발생여부를 확인한다(S535). 여기서, 설정된 락 탐색시간동안 락 검출신호를 확인하지 못한 경우에는 전술한 2진 4비트 부호에 1을 더하여(S552), 그 결과 "0001"에 해당하는 연결상태정보값에 대응하는 커패시터의 연결상태에 의해 정해지는 도 3상의 그래프에서 락 검출신호의 발생여부를 확인하게 된다(S535). 이 때 락 탐색시간동안 당해 출력주파수값에서의 락 검출신호의 발생을 확인하게 되면, 이때의 입력전압값이 전술한 락 탐색 전압구간내에 존재하는지를 확인하게 된다(S540).
만약 이때, 락 탐색 전압구간내에 전술한 입력전압값이 존재하지 않으며, 이 경우 연결상태정보값이 "0000"이고, 입력전압값이 전술한 하부 임계값(320)보다 작다면(S545), 이는 도 3상에 나타난 그래프 중 최하단에 도시된 그래프의 하부임계값(320)이하인 지점(360)에서 락이 발생한다는 것을 의미한다. 이 경우에는 에러메세지를 출력한 후(S555), 해당 출력 주파수값에 연결상태정보값 "0000"을 저장한다(S565).
한편, 전술한 입력전압값이 전술한 락 탐색 전압구간내에 존재하지 않으며, 이 경우 연결상태정보값이 "1111"이고, 입력전압값이 전술한 상부 임계값(340)보다 크다면(S550), 이는 도 3상에 나타난 그래프 중 최상단에 도시된 그래프의 상부임계값(340)이상인 지점(S380)에서 락이 발생한다는 것을 의미한다. 이 경우에는 에러메세지를 출력한 후(S560), 해당 출력 주파수값에 연결상태정보값 "1111"을 저장한다(S565).
한편, 전술한 입력전압값이 전술한 락 탐색 전압구간내에 존재하지 않으며, 이 경우, 연결상태정보값이 "0000"이고, 입력전압값이 전술한 하부 임계값(320)보다 작지도 아니하고(S545), 연결상태정보값이 "1111"이고, 입력전압값이 전술한 상부 임계값(340)보다 크지도 아니한 경우라면(S550), 전술한 2진 4비트 부호에 1을 더하여(S552), 그에 해당하는 연결상태정보값에 대응하는 커패시터의 연결상태에 의해 정해지는 도 3상의 그래프에서 락 검출신호의 발생여부를 확인하게 된다(S535).
한편, 전술한 입력전압값이 전술한 락 탐색 전압구간내에 존재하는 경우에는 해당 출력 주파수값에 해당 연결상태 정보값을 저장하게 된다(S565). 그 다음 전술한 n값에 1을 더한 후(S570), 1을 더한 값이 N-1에 해당하는 지를 확인하여(S575), N-1에 해당하지 않는 경우에, 새로이 정해진 n 값을 이용하여, 그 다음 단계의 출력주파수를 설정한다(S525). 이와 같이 단계적으로 전술한 S525내지 S575단계를 반복하며, 각 출력주파수에 대한 커패시터 뱅크(141)의 연결상태 정보값을 디지털 인터페이스(180)의 저장부(184)에 저장하게 된다. 마지막으로 n값이 N-1에 해당하는 지를 확인하여(S575),n값이 N-1에 해당하는 경우에는 전술한 각 출력주파수에 대한 커패시터 뱅크(141)의 연결상태정보값의 저장단계를 종료하게 된다.
이후에, 도 4상의 신호처리부(182)는 이후에 채널이 변경되고 그에 따른 출력주파수가 결정되면, 결정된 출력주파수값에 대응하는 저장된 커패시터의 연결상태정보를 읽어들인다. 그 다음 신호처리부(182)는 전술한 연결상태에 따라, 전압제어발진기(140)에 포함된 커패시터 뱅크(141)내의 커패시터 연결상태를 설정한다. 그 결과 전압제어 발진기(140)는 요구되는 출력 주파수값에서의 신호위상을 신속 히 동기화할 수 있게 된다.
이상 설명한 바와 같이, 본 발명에 따르면, 전압제어 발진기의 입력전압 보정에 있어서의 지연시간을 단축시키는 효과가 있다. 그에 따라 전송 주파수의 빠른 변화에 따른 중심 주파수의 신속한 동기화가 가능해진다. 또한 제조공정상의 편차에 의한 전압제어 발진기의 출력 주파수 변화에 대응할 수 있게 되며, 다중 주파수 대역에서 안정된 주파수 동작이 가능하게 된다.
또한, 이상에서는 본 발명의 바람직한 실시예 및 응용예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예 및 응용예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.

Claims (30)

  1. 커패시터 뱅크를 구비하여, 상기 커패시커 뱅크의 총 커패시턴스 값의 변경에 따라 입력전압에 따른 출력주파수의 특성이 변하는 전압제어 발진기의 입력전압 보정방법에 있어서,
    신호위상이 동기화되는 락 탐색 시간을 설정하는 단계;
    상기 락 탐색 전압구간을 설정하는 단계;
    일정 간격에 따른 출력 주파수값들을 설정하는 단계;
    상기 각 출력 주파수값에서의 락을 위해 필요한 상기 커패시터 뱅크상의 커패시터 연결상태를 확인하는 단계;
    상기 각 출력 주파수값에서의 상기 커패시터의 각 연결상태정보를 저장하는 단계; 및
    채널변경에 따라 상기 출력주파수값 중 하나의 출력주파수값이 결정되면, 상기 채널변경에 따른 출력주파수값에 대응되는 상기 연결상태정보에 따라 상기 커패시터 연결상태를 설정하는 단계;를 포함하는 것을 특징으로 하는 전압제어 발진기의 입력전압 보정방법.
  2. 제 1항에 있어서,
    상기 커패시터 뱅크는,
    커패시턴스가 서로 다른 소정 개수의 커패시터가 병렬 연결되며, 상기 커패시터에는 각각 스위치가 직렬연결되어, 상기 스위치의 연결상태에 따라 총 커패시턴스가 변화하는 것을 특징으로 하는 전압제어 발진기의 입력전압 보정방법.
  3. 제 1항에 있어서,
    상기 일정간격에 따른 출력주파수값들은 다음의 식에 의해서 산출되는 것을 특징으로 하는 전압제어 발진기의 입력전압 보정방법:
    Figure 112006053607113-pat00003
    여기서, Fout은 출력 주파수, M은 최소 출력주파수, S는 주파수의 일정간격, n은 정수로서 0,1,2,3,4,...,N-1들로 정의되는 값.
  4. 제 1항에 있어서,
    상기 락 탐색 전압구간은,
    상기 입력전압 값의 하부임계값과 상부임계값의 조정에 의해서 결정되는 것을 특징으로 하는 전압제어 발진기의 입력전압 보정방법.
  5. 제 1항에 있어서,
    상기 커패시터의 각 연결상태정보를 저장하는 단계는,
    상기 각 출력 주파수값들 중 가장 작은 값에서부터 순서대로 대응되는 각 연결상태정보를 저장하는 것을 특징으로 하는 전압제어 발진기의 입력전압 보정방법.
  6. 제 1항에 있어서,
    상기 일정간격은 10Mhz인 것을 특징으로 하는 전압제어 발진기의 입력전압 보정방법.
  7. 제 4항에 있어서,
    상기 하부임계값은 0V 이며, 상기 상부임계값은 1.8V인 것을 특징으로 하는 전압제어 발진기의 입력전압 보정방법.
  8. 제 1항에 있어서,
    상기 커패시터의 각 연결상태정보의 저장은,
    상기 커패시터에 연결된 스위치의 분리상태를 0이라 하고, 접속상태를 1이라 하여, 상기 커패시터가 N개인 경우에 이진 N비트 부호로서 저장하는 것을 특징으로 하는 전압제어 발진기의 입력전압 보정방법.
  9. 제 2항에 있어서,
    상기 커패시터는 4개인 것을 특징으로 하는 전압제어 발진기의 입력전압 보정방법.
  10. 제 2항에 있어서,
    상기 커패시터 연결상태를 확인하는 단계는, 상기 스위치의 조합에 따른 총 커패시턴스의 값에 의해 정해지는 상기 입력전압과 상기 출력주파수의 관계를 통해 상기 커패시터의 연결상태를 확인하는 것을 특징으로 하는 전압제어 발진기의 입력전압 보정방법.
  11. 제 10항에 있어서,
    상기 커패시터 연결상태를 확인하는 단계는, 상기 설정된 락 탐색시간동안에 상기 커패시터의 연결상태를 확인하지 못하는 경우에, 다음으로 큰 상기 총 커패시턴스의 값에 대응하는 커패시터의 연결상태에서 수행되는 것을 특징으로 하는 전압제어 발진기의 입력전압 보정방법.
  12. 제 10항에 있어서,
    상기 총 커패시턴스의 값이 상기 가장 작은 경우이고, 상기 출력주파수값에 대응하는 상기 입력전압값이 상기 하부 임계값보다 작은 경우에는, 상기 커패시터의 연결상태정보를 저장하고, 에러 메세지를 출력하는 것을 특징으로 하는 전압제어 발진기의 입력전압 보정방법.
  13. 제 10항에 있어서,
    상기 총 커패시턴스의 값이 상기 가장 큰 경우이고, 상기 출력주파수값에 대응하는 상기 입력전압값이 상기 상부 임계값보다 큰 경우에는, 상기 커패시터의 연결상태정보를 저장하고, 에러 메세지를 출력하는 것을 특징으로 하는 전압제어 발진기의 입력전압 보정방법.
  14. 커패시터 뱅크를 구비하여, 상기 커패시터 뱅크의 총 커패시턴스 값의 변경에 따라 입력전압에 따른 출력주파수의 특성이 변하는 전압제어 발진기의 입력전압 보정하는 디지털 인터페이스에 있어서,
    저장부; 및
    신호위상이 동기화되는 락 발생여부를 나타내는 락 검출신호, 및 디지털 부호로 변환된 상기 입력전압값에 기초하여, 일정 간격에 따른 출력주파수값에서의 락을 발생시키는 입력전압이 형성되도록 상기 커패시터 뱅크내의 커패시터 연결상태를 검사하여, 상기 일정 간격에 따른 출력주파수값에 대한 각각의 상기 커패시터의 연결상태정보를 상기 저장부에 저장하며, 이후 채널변경에 따라 상기 출력주파수값 중 하나의 출력주파수값이 결정되면, 상기 채널변경에 따른 출력주파수값에 대응되는 상기 연결상태정보에 따라 상기 커패시터 연결상태를 설정하는 신호처리부;를 포함하는 것을 특징으로 하는 디지털 인터페이스.
  15. 제 14항에 있어서,
    상기 신호 처리부는 상기 커패시터 연결상태를 확인하기 위해, 락 탐색시간을 설정하는 것을 특징으로 하는 전압제어 발진기의 입력전압 보정에 사용되는 디지털 인터페이스.
  16. 제 14항에 있어서,
    상기 신호 처리부는 상기 커패시터 연결상태를 확인하기 위해, 락 탐색 전압구간을 설정하는 것을 특징으로 하는 전압제어 발진기의 입력전압 보정에 사용되는 디지털 인터페이스.
  17. 제 14항에 있어서,
    상기 커패시터 연결상태의 확인은, 상기 출력 주파수값들 중 가장 작은 값에서부터 순서대로 상기 출력주파수값에서의 상기 커패시터의 상기 연결상태를 확인하는 것을 특징으로 하는 전압제어 발진기의 입력전압 보정에 사용되는 디지털 인터페이스.
  18. 제 14항에 있어서,
    상기 커패시터 뱅크는, 커패시턴스가 서로 다른 일정 개수의 커패시터의 병렬 연결구조를 포함하며, 상기 커패시터에는 각각 스위치가 직렬연결된 것을 특징으로 하는 전압제어 발진기의 입력전압 보정에 사용되는 디지털 인터페이스.
  19. 제 16항에 있어서,
    상기 락 탐색 전압구간은, 상기 전압제어발진기의 입력전압값의 하부임계값과 상부임계값의 조정에 의해서 결정되는 것을 특징으로 하는 전압제어 발진기의 입력전압 보정에 사용되는 디지털 인터페이스.
  20. 제 18항에 있어서,
    상기 커패시터 연결상태의 확인은, 상기 스위치의 연결상태의 조합에 따른 상기 병렬연결된 커패시터의 총 커패시턴스의 값중 가장 작은값에서부터 순서대로확인하는 것을 특징으로 하는 전압제어 발진기의 입력전압 보정에 사용되는 디지털 인터페이스.
  21. 제 14항에 있어서,
    상기 신호처리부는, 채널변경에 따라 상기 출력주파수값 중 하나의 출력주파수값이 결정되면, 상기 채널변경에 따른 출력주파수값에 대응되는 상기 연결상태정보에 따라 상기 커패시터 연결상태의 설정을 지시하는 것을 특징으로 하는 전압제어 발진기의 입력전압 보정에 사용되는 디지털 인터페이스.
  22. 제 19항에 있어서,
    상기 하부임계값은 0V로 하는 것을 특징으로 하는 전압제어 발진기의 입력전압 보정에 사용되는 디지털 인터페이스.
  23. 제 19항에 있어서,
    상기 상부임계값은 1.8V로 하는 것을 특징으로 하는 전압제어 발진기의 입력전압 보정에 사용되는 디지털 인터페이스.
  24. 제 14항에 있어서,
    상기 커패시터의 연결상태정보의 저장은, 상기 커패시터에 연결된 스위치의 분리상태를 0이라 하고, 접속상태를 1이라 하여, 상기 커패시터가 N개인 경우에 이진 N비트 부호로서 저장하는 것을 특징으로 하는 전압제어 발진기의 입력전압 보정 에 사용되는 디지털 인터페이스.
  25. 제 14항에 있어서,
    상기 커패시터는 4개인 것을 특징으로 하는 전압제어 발진기의 입력전압 보정에 사용되는 디지털 인터페이스.
  26. 입력 신호와 기준 신호 간의 위상차에서 출력 전압을 발생시키는 위상 검출기로부터 신호위상이 동기화되는 락발생을 검출하는 락 검출기;
    외부에서 인가된 전압으로 원하는 발진 주파수를 출력하는 전압제어 발진기의 입력전압값을 디지털 부호로 변환하는 아날로그 디지털 변환기; 및
    디지털 인터페이스회로;를 포함하며,
    상기 락 검출기는 락 발생이 검출된 경우에 락 검출신호를 상기 디지털 인터페이스에 전송하며, 상기 아날로그 디지털 변환기는 상기 디지털 부호를 상기 디지털 인터페이스에 전송하고, 상기 디지털 인터페이스는 상기 락 검출신호와 상기 디지털 부호를 통해, 일정 간격에 따른 출력주파수값에서의 락을 발생시키는 상기 전압제어 발진기의 입력전압을 형성토록 하는 상기 전압제어 발진기에 포함된 커패시터 뱅크내의 커패시터 연결상태정보를 저장하는 것을 특징으로 하는 전압제어 발진기의 입력전압 보정장치.
  27. 제 26항에 있어서,
    전압제어 발진기를 더 포함하며,
    상기 전압제어 발진기는 요구되는 출력 주파수값이 정해지면, 상기 출력주파수값에 대응하는 저장된 커패시터뱅크내의 커패시터 연결상태정보를 전송받게 되고, 상기 연결상태정보에 의해 상기 출력 주파수값을 출력하는 것을 특징으로 하는 전압제어 발진기의 입력전압 보정장치.
  28. 제 27항에 있어서,
    상기 연결상태정보에 의한 상기 출력 주파수값의 출력은,
    상기 연결상태정보에 따라, 상기 전압제어 발진기에 포함된 커패시터 뱅크의 연결상태를 설정하는 것을 특징으로 하는 전압제어 발진기의 입력전압 보정장치.
  29. 제 28항에 있어서,
    상기 커패시터 뱅크는 커패시턴스가 서로 다른 일정개수의 커패시터의 병렬연결구조를 포함하며, 상기 커패시터에는 각각 스위치가 직렬연결되어 있는 것을 특징으로 하는 전압제어 발진기의 입력전압 보정장치.
  30. 제 29항에 있어서,
    상기 커패시터는 4개인 것을 특징으로 하는 전압제어 발진기의 입력전압 보정장치.
KR1020050018584A 2005-03-07 2005-03-07 전압제어 발진기의 입력전압 보정방법, 보정장치 및 입력전압 보정에 사용되는 디지털 인터페이스 KR100677741B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050018584A KR100677741B1 (ko) 2005-03-07 2005-03-07 전압제어 발진기의 입력전압 보정방법, 보정장치 및 입력전압 보정에 사용되는 디지털 인터페이스
US11/368,627 US7301406B2 (en) 2005-03-07 2006-03-07 Method and system for calibrating input voltage of voltage controlled oscillator and digital interface used for calibrating input voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050018584A KR100677741B1 (ko) 2005-03-07 2005-03-07 전압제어 발진기의 입력전압 보정방법, 보정장치 및 입력전압 보정에 사용되는 디지털 인터페이스

Publications (2)

Publication Number Publication Date
KR20060097843A KR20060097843A (ko) 2006-09-18
KR100677741B1 true KR100677741B1 (ko) 2007-02-02

Family

ID=37009686

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050018584A KR100677741B1 (ko) 2005-03-07 2005-03-07 전압제어 발진기의 입력전압 보정방법, 보정장치 및 입력전압 보정에 사용되는 디지털 인터페이스

Country Status (2)

Country Link
US (1) US7301406B2 (ko)
KR (1) KR100677741B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7084713B2 (en) * 2004-03-29 2006-08-01 Qualcomm Inc. Programmable capacitor bank for a voltage controlled oscillator
KR101354836B1 (ko) * 2006-08-25 2014-01-22 엘지전자 주식회사 주파수 위상동기장치 및 위상동기방법
KR100847686B1 (ko) * 2006-10-12 2008-07-23 (주)에프씨아이 연속적 뱅크 보정장치를 구비하는 ｐｌｌ 및 ｐｌｌ의 언록방지 방법
US9367166B1 (en) * 2007-12-21 2016-06-14 Cypress Semiconductor Corporation System and method of visualizing capacitance sensing system operation
US20090231764A1 (en) * 2008-03-14 2009-09-17 Cooper Technologies Company Capacitor Bank Monitor and Method of use Thereof
US8242854B2 (en) * 2009-06-30 2012-08-14 Qualcomm, Incorporated Enhancing device reliability for voltage controlled oscillator (VCO) buffers under high voltage swing conditions
TWI484758B (zh) * 2009-10-02 2015-05-11 Mstar Semiconductor Inc 壓控振盪器之控制電路、壓控振盪器之控制方法、快速相位收斂之鎖相迴路及快速相位收斂之鎖相方法
US9258001B1 (en) * 2013-09-03 2016-02-09 Cirrus Logic, Inc. Dual-input oscillator for redundant phase-locked loop (PLL) operation
WO2015073659A1 (en) * 2013-11-14 2015-05-21 Marvell World Trade Ltd Method and apparatus to calibrate frequency synthesizer
US20190215061A1 (en) * 2018-01-05 2019-07-11 O-Net Communications (Shenzhen) Limited Detection system for optical transceiver module

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08182061A (ja) * 1994-12-22 1996-07-12 Futaba Corp 高周波モジュール
KR19980026040A (ko) * 1996-10-07 1998-07-15 김광호 위상동기루프의 록 검출장치
US6308055B1 (en) * 1998-05-29 2001-10-23 Silicon Laboratories, Inc. Method and apparatus for operating a PLL for synthesizing high-frequency signals for wireless communications
JP2002368610A (ja) 2001-06-04 2002-12-20 Matsushita Electric Ind Co Ltd Ｐｌｌ回路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4410860A (en) * 1980-12-31 1983-10-18 Rca Corporation Frequency synthesizer with learning circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08182061A (ja) * 1994-12-22 1996-07-12 Futaba Corp 高周波モジュール
KR19980026040A (ko) * 1996-10-07 1998-07-15 김광호 위상동기루프의 록 검출장치
US6308055B1 (en) * 1998-05-29 2001-10-23 Silicon Laboratories, Inc. Method and apparatus for operating a PLL for synthesizing high-frequency signals for wireless communications
JP2002368610A (ja) 2001-06-04 2002-12-20 Matsushita Electric Ind Co Ltd Ｐｌｌ回路

Also Published As

Publication number Publication date
KR20060097843A (ko) 2006-09-18
US7301406B2 (en) 2007-11-27
US20060208808A1 (en) 2006-09-21

Similar Documents

Publication Publication Date Title
KR100677741B1 (ko) 전압제어 발진기의 입력전압 보정방법, 보정장치 및 입력전압 보정에 사용되는 디지털 인터페이스
KR101632657B1 (ko) 타임투디지털 컨버터 및 디지털 위상 고정 루프
US8570107B2 (en) Clock generating apparatus and frequency calibrating method of the clock generating apparatus
JP5347534B2 (ja) 位相比較器、ｐｌｌ回路、及び位相比較器の制御方法
US11057040B2 (en) Phase-locked loop circuit and clock generator including the same
US8487707B2 (en) Frequency synthesizer
CN111541445B (zh) 子采样锁相环
KR101316890B1 (ko) 주파수 합성기의 주파수 보정장치 및 그 방법
US20110148490A1 (en) Time-to-digital converter and all digital phase-locked loop including the same
KR101231743B1 (ko) 디지털 락 검출장치 및 이를 포함하는 주파수 합성기
US10879914B1 (en) Phase-locked loop (PLL) circuit and clock generator including sub-sampling circuit
JP2007523564A (ja) Ｌｃ発振器を備えたｐｌｌの粗チューニング時間の改良
JPWO2011001652A1 (ja) Ｐｌｌ回路、およびそれを搭載した無線通信装置
JP2008160594A (ja) 時間デジタル変換装置およびデジタル位相同期ループ装置、受信機
US8780974B2 (en) Digital PLL circuit and communication device
JP5367075B2 (ja) Ｐｌｌ周波数シンセサイザ
US7583773B2 (en) Frequency synthesizing device with automatic calibration
KR101378299B1 (ko) 타임투디지털 컨버터 및 이를 포함하는 완전디지털 위상고정루프
KR101390393B1 (ko) 전하 펌프의 전류 특성을 조정하는 전하 펌프 바이어스 조정 장치 및 이를 이용한 주파수 발생 장치
US10615746B2 (en) Method and apparatus for multi-band voltage-controlled oscillator (VCO) band selection
JP2013058881A (ja) Ｐｌｌ回路
JP2013077869A (ja) 時間−デジタル変換器及びｐｌｌ回路
WO2009056835A1 (en) Precision oscillator
KR20080033601A (ko) 연속적 뱅크 보정장치를 구비하는 ｐｌｌ 및 ｐｌｌ의 언록방지 방법
US11742865B2 (en) Methods and apparatus of charge-sharing locking with digital controlled oscillators

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120116

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee