KR20080033601A - 연속적 뱅크 보정장치를 구비하는 ｐｌｌ 및 ｐｌｌ의 언록방지 방법 - Google Patents

연속적 뱅크 보정장치를 구비하는 ｐｌｌ 및 ｐｌｌ의 언록방지 방법 Download PDF

Info

Publication number
KR20080033601A
KR20080033601A KR1020060099236A KR20060099236A KR20080033601A KR 20080033601 A KR20080033601 A KR 20080033601A KR 1020060099236 A KR1020060099236 A KR 1020060099236A KR 20060099236 A KR20060099236 A KR 20060099236A KR 20080033601 A KR20080033601 A KR 20080033601A
Authority
KR
South Korea
Prior art keywords
bank
control voltage
comparison value
outputting
comparison
Prior art date
Application number
KR1020060099236A
Other languages
English (en)
Other versions
KR100847686B1 (ko
Inventor
송현지
김경록
임규현
Original Assignee
(주)에프씨아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)에프씨아이 filed Critical (주)에프씨아이
Priority to KR1020060099236A priority Critical patent/KR100847686B1/ko
Priority to CNA2007101641703A priority patent/CN101162903A/zh
Priority to US11/868,657 priority patent/US20080088378A1/en
Publication of KR20080033601A publication Critical patent/KR20080033601A/ko
Application granted granted Critical
Publication of KR100847686B1 publication Critical patent/KR100847686B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H03L7/102—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 연속적 뱅크 보정장치를 구비하는 PLL(Phase Locked Loop) 및 PLL의 언록(unlock) 방지 방법에 관하여 개시한다. 상기 연속적 뱅크 보정장치를 구비하는 PLL은, 메인회로, VCO 및 연속적 뱅크 보정장치를 구비한다. 상기 메인회로는 외부클럭신호 및 발진 신호에 응답하여 제어전압을 출력한다. 상기 VCO는 상기 제어전압 및 뱅크보정신호에 응답하여 상기 발진 신호를 출력한다. 상기 연속적 뱅크 보정장치는 수신한 상기 제어전압을 적어도 2개의 비교값을 가지는 윈도우전압과 비교하여 상기 뱅크보정신호를 출력한다. 본 발명에 의한 연속적 뱅크보정 장치를 구비하는 PLL은 외부의 온도 변화 등 어떤 요인에 의해 제어전압이 변하게 되더라도 이에 따라 즉시 VCO의 뱅크가 적절히 보정되게 되어 PLL의 언록을 방지함으로서 VCO의 출력 특성을 향상시킬 수 있는 장점이 있다.
PLL, VCO, 뱅크

Description

연속적 뱅크 보정장치를 구비하는 ＰＬＬ 및 ＰＬＬ의 언록 방지 방법{Phase Locked Loop having continuous bank calibration unit and method to prevent unlocking PLL}
도 1은 종래의 일반적인 PLL을 나타낸다.
도 2는 VCO에 뱅크가 없는 경우, 발진 신호의 주파수범위와 제어전압 사이의 관계를 나타낸다.
도 3은 VCO에 뱅크를 구비하는 경우, 발진 신호의 주파수범위와 제어전압 사이의 관계를 나타낸다.
도 4는 본 발명에 의한 연속적 뱅크 보정장치를 구비하는 PLL의 일실시예를 나타낸다.
도 5는 도 4의 연속적 뱅크 보정장치의 동작의 일실시예를 나타낸다.
도 6은 본 발명에 의한 PLL의 언록을 방지하는 방법의 일실시예를 나타낸다.
<도면의 주요 부분에 대한 부호의 설명>
100 : PLL 110 : 메인 회로
120 : VCO 130 : 연속적 뱅크 보정장치
140 : 비교부 150 : 뱅크보정부
S100 : 최초 뱅크 설정 단계 S110 : 모니터링 단계
S120 : 뱅크보정여부 판단 단계 S130 : 반복 단계
본 발명은 PLL(Phase Locked Loop)에 관한 것으로, 더욱 상세하게는 온도 등 외부 요인에 의하여 발생하는 PLL의 언록을 방지하기 위한 연속적 뱅크 보정장치를 구비하는 PLL 및 PLL의 언록 방지 방법에 관한 것이다.
도 1은 종래의 일반적인 PLL을 나타낸다.
도 1을 참조하면, 종래의 PLL(10)은 외부클럭신호(Ext_clk) 및 발진 신호(Vco_out)에 응답하여 제어전압(Vcon)을 출력하는 메인 회로(11)와 제어전압(Vcon)에 대응되는 주파수를 가지는 발진 신호(Vco_out)를 출력하는 VCO(Voltage Controlled Oscillator, 12)로 구성된다.
도 2는 VCO(12)에 뱅크가 없는 경우, 발진 신호의 주파수범위와 제어전압 사이의 관계를 나타낸다.
도 2를 참조하면, VCO(12)에 뱅크가 없는 경우, 제어전압에 응답하여 출력되는 발진 신호의 제어전압과 주파수 사이의 관계는 하나의 직선으로 나타낼 수 있고, 그 기울기는 VCO 이득(Kvco)이 된다. VCO 이득(Kvco)은 수학식 1과 같이 표시할 수 있다.
Figure 112006073673938-PAT00001
VCO(12)의 출력이 커버(Cover)해야 할 주파수 범위(ΔF)가 넓을 경우, 불가피하게 기울기(Kvco)가 커져야 하는데 이는 VCO(12)의 이득이 증가하는 것을 의미한다. VCO(12)의 이득이 증가하는 경우 시스템의 위상 잡음(phase noise) 특성이 나빠지게 된다.
도 3은 VCO(12)에 뱅크를 구비하는 경우, 발진 신호의 주파수범위와 제어전압 사이의 관계를 나타낸다.
도 3을 참조하면, VCO(12)가 커버해야 할 주파수 범위를 여러 단계로 구별(ΔF0, ΔF1, ΔF2, …)하고, 각각의 뱅크는 커버해야 할 각 단계별 주파수 범위를 하나씩 할당 받는다. 예를 들어, 첫 번째 뱅크(Bank0)는 첫 번째 주파수 범위(ΔF0)를 커버하고, 두 번째 뱅크(Bank1)는 두 번째 주파수 범위(ΔF1)를 커버하고, 세 번째 뱅크(Bank2)는 세 번째 주파수 범위(ΔF2)를 커버한다. 해당 뱅크를 변경시켜 사용하면 적은 이득(Kvco) 특성을 가지는 VCO(12)라도 넓은 범위의 주파수 범위를 커버할 수 있으므로, 결과적으로 시스템의 위상 잡음 특성이 좋아지게 된다.
그러나 종래의 PLL(10)은 초기에 일단 최적의 뱅크를 결정하고 나면 그 상태를 계속 유지하도록 설정된다. 따라서 설정된 뱅크가 허용하는 주파수 대역 내에서만 원하는 동작이 가능하다.
시스템의 초기 조건이 최적으로 설정되었다하더라도 외부의 온도 변화 등에 의한 변화를 조건에 반영할 수 있어야 한다. 시스템을 사용하게 됨에 따라 시스템 자체의 온도 또는 시스템의 주변 환경의 온도는 변하게 되는데, 이때 시스템의 메인 회로(11) 및 VCO(12)의 특성이 변하게 되고, 이에 따라 제어전압(Vcon)이 이동한다.
시스템의 초기 조건이 상기와 같은 변화에 대처할 수 없다면, 온도 등의 변화에 따라 변하게 되는 제어전압(Vcon)이 초기에 설정된 일정한 허용범위를 벗어날 경우, PLL(10)이 언록(unlock)될 수 있다.
본 발명이 이루고자 하는 하나의 기술적 과제는, 온도 등 외부 요인에 의해 발생하는 PLL의 언록을 방지하기 위한 연속적 뱅크 보정장치를 구비하는 PLL을 제공하는데 그 목적이 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 온도 등 외부 요인에 의해 발생하는 PLL의 언록을 방지하는 PLL의 언록(unlock) 방지 방법을 제공하는데 그 목적이 있다.
상기 기술적 과제를 이루기 위한 본 발명에 따른 연속적 뱅크 보정장치를 구비하는 PLL(Phase Locked Loop)은, 메인회로, VCO 및 연속적 뱅크 보정장치를 구비한다. 상기 메인회로(Main Circuit)는 외부클럭신호 및 발진 신호에 응답하여 제어전압을 출력한다. 상기 VCO(Voltage Controlled Oscillator)는 상기 제어전압 및 뱅크보정신호에 응답하여 상기 발진 신호를 출력한다. 상기 연속적 뱅크 보정장치 는 수신한 상기 제어전압을 적어도 2개의 비교값을 가지는 윈도우전압과 비교하여 상기 뱅크보정신호를 출력한다.
상기 다른 기술적 과제를 이루기 위한 본 발명의 일실시예에 따른 PLL의 언록 방지방법은, 현재 뱅크 설정 단계, 비교신호 출력 단계, 뱅크보정신호 출력 단계 및 반복 단계를 구비한다. 상기 현재 뱅크 설정 단계에서는 현재의 뱅크를 설정한다. 상기 비교신호 출력 단계에서는 메인 회로로부터 출력되는 제어전압과 적어도 2개의 비교값을 가지는 윈도우전압을 비교하여 결정된 비교신호를 출력한다. 상기 뱅크보정신호 출력 단계에서는 상기 비교신호에 응답하여 뱅크보정신호를 출력한다. 상기 반복 단계에서는 상기 비교신호 출력 단계 및 상기 뱅크보정신호 출력 단계를 반복한다.
상기 다른 기술적 과제를 이루기 위한 본 발명의 다른 일실시예에 따른 PLL의 언록 방지방법은, 모니터링 단계, 뱅크보정여부 판단 단계 및 반복 단계를 구비한다. 상기 모니터링 단계에서는 외부클럭신호 및 발진 신호에 응답하여 출력되는 제어전압이 허용범위(윈도우전압) 내에 있는지 모니터링한다. 상기 뱅크보정여부 판단 단계는 상기 모니터링 결과 뱅크 보정이 필요한지 여부를 판단하여 뱅크보정신호를 출력한다. 상기 반복 단계에서는 상기 모니터링 단계 및 뱅크보정여부 판단 단계를 반복한다.
이하에서는 본 발명의 구체적인 실시 예를 도면을 참조하여 상세히 설명하도록 한다.
도 4는 본 발명에 의한 연속적 뱅크 보정장치(130)를 구비하는 PLL(100)의 일실시예를 나타낸다.
도 4를 참조하면, 본 발명에 의한 연속적 뱅크 보정장치를 구비하는 PLL(100)은 메인 회로(110), VCO(120) 및 연속적 뱅크 보정장치(130)를 구비한다.
메인 회로(110)는 외부클럭신호(Ext_clk) 및 발진 신호(Vco_out)에 응답하여 제어전압(Vcon)을 출력한다. VCO(120)는 각각 다른 범위의 주파수를 커버하는 복수의 뱅크(bank)를 구비하고 있으며(미도시), 제어전압(Vcon) 및 뱅크보정신호(Ncal)에 응답하여 발진 신호(Vco_out)를 출력한다. 복수의 뱅크(미도시) 각각은 적어도 하나의 커패시터를 구비하고 있으며, 또한 뱅크마다 뱅크 번호가 부여되어 있다.
연속적 뱅크 보정장치(130)는 메인 회로(110)로부터 수신한 제어전압(Vcon)을 윈도우전압과 비교하여 뱅크보정신호(Ncal)를 출력한다. 이를 위해서 연속적 뱅크 보정장치(130)는 비교부(Comparator, 140)와 뱅크보정부(Bank Calibrator, 150)를 구비한다. 여기서 제어전압(Vcon)과 비교되는 윈도우전압은 상위비교값(Vhi) 및 하위비교값(Vlo)을 구비하며, 더 많은 비교값을 구비할 수 있다.
비교부(140)는 메인 회로(110)로부터 계속해서 제어전압(Vcon)을 입력받으며, 제어전압(Vcon)을 윈도우전압과 비교하여 결정된 비교신호(Vd)를 출력한다.
뱅크보정부(150)는 비교부(140)로부터 출력되는 비교신호(Vd)에 응답하여 뱅크보정신호(Ncal)를 출력한다.
도 5는 연속적 뱅크 보정장치(130)의 동작의 일실시예를 나타낸다.
도 5를 참조하면, 비교부(140)는 메인 회로(110)에서 출력되는 제어전압(Vcon)을 수신하여 제어전압(Vcon)과 상위비교값(Vhi) 및 하위비교값(Vlo)을 비 교한다.
여기서 제어전압(Vcon)과 상위비교값(Vhi) 및 하위비교값(Vlo)과의 비교한 경우의 수는,
첫째, 제어전압(Vcon)이 상위비교값(Vhi)보다 큰 경우(Vcon > Vhi),
둘째, 제어전압(Vcon)이 하위비교값(Vlo)보다 작은 경우(Vcon < Vlo),
셋째, 제어전압(Vcon)이 상위비교값(Vhi)과 하위비교값(Vlo) 사이에 있는 경우(Vlo ≤ Vcon ≤ Vhi)가 있다.
여기서 셋째의 경우는, 제어전압(Vcon)이 상위비교값(Vhi) 보다 작고 하위비교값(Vlo) 보다 큰 경우(Vlo < Vcon < Vhi) 및 제어전압(Vcon)이 상위비교값(Vhi)과 하위비교값(Vlo)과 동일한 경우( Vcon = Vlo = Vhi)를 포함한다.
비교부(140)는 상기 3가지 비교결과의 경우에 각각 대응되는 서로 다른 값을 가지는 비교신호(Vd)를 뱅크보정부(150)로 출력한다.
제어전압(Vcon)이 상위비교값(Vhi)과 하위비교값(Vlo) 사이에 있는 경우(Vlo ≤ Vcon ≤ Vhi)에 뱅크보정부(150)는 비교부(140)로부터 이에 대응되는 비교신호(Vd)를 수신하여 현재의 뱅크를 유지할 것을 지시하는 뱅크보정신호(Ncal)를 출력한다.
반면, 제어전압(Vcon)이 상위비교값(Vhi)보다 큰 경우(Vcon > Vhi) 또는 제어전압(Vcon)이 하위비교값(Vlo)보다 작은 경우(Vcon < Vlo)에 뱅크보정부(150)는 비교부(140)로부터 이들 각각에 대응되는 비교신호(Vd)를 수신하여 뱅크를 보정할 것을 지시하는 뱅크보정신호(Ncal)를 출력한다.
도 5를 참조하면, 비교부(140)는 제어전압(Vcon)이 상위비교값(Vhi)보다 큰 경우(Vcon > Vhi)에는 "1(one)"이라는 비교신호(Vd)를 출력하고, 제어전압(Vcon)이 하위비교값(Vlo)보다 작은 경우(Vcon < Vlo)에는 "-1(minus one)"라는 비교신호(Vd)를 출력하며, 제어전압(Vcon)이 상위비교값(Vhi)보다는 작거나 같고, 하위비교값(Vlo)보다는 크거나 같은 경우(Vlo ≤ Vcon ≤ Vhi)에는 "0(zero)"이라는 비교신호(Vd)를 출력한다. 즉, 비교신호(Vd)의 값은 비교부(140)에서 비교한 결과에 따라 달라진다.
뱅크보정부(150)는 비교부(140)로부터 "0(zero)"이라는 비교신호(Vd)를 수신하면 현재의 뱅크를 유지할 것을 지시하는 뱅크보정신호(Ncal)를 출력한다. 반면, 비교부(140)로부터 "1" 또는 "-1"이라는 비교신호(Vd)를 수신하면 뱅크보정부(150)는 뱅크를 보정할 것을 지시하는 뱅크보정신호(Ncal)를 출력한다.
예를 들어, 뱅크 번호가 높은 주파수를 커버하는 뱅크로부터 낮은 주파수를 커버하는 뱅크의 순으로 부여되어 있다면, 뱅크보정부(150)는 "1"이라는 신호를 받으면 현재의 뱅크를 더 높은 주파수를 커버하는 뱅크로 보정(bank = bank - 1)하는 뱅크보정신호(Ncal)를 출력한다. 반대로, 뱅크보정부(150)는 "-1"이라는 신호를 받으면 현재의 뱅크를 더 낮은 주파수를 커버하는 뱅크로 보정(bank = bank + 1)하는 뱅크보정신호(Ncal)를 출력한다.
뱅크보정부(150)로부터 출력되는 각각의 뱅크보정신호(Ncal)는 VCO(120)로 입력되어 VCO(120)의 현재의 뱅크를 유지하도록 지시하거나 현재의 뱅크를 다른 뱅크로 보정할 것을 지시한다.
도 4 및 도 5를 참조하면, 본 발명에 의한 연속적 뱅크 보정장치를 구비하는 PLL(100)은 다음과 같이 동작한다.
도 4에 도시된 PLL(100)은, 제어전압(Vcon)이 일정한 허용범위 내에 위치하게 되는 경우, 상기 허용범위에 대응되는 최적의 뱅크가 초기에 설정된다.
일단 설정된 최적의 뱅크를 이용하여 동작하는 PLL(100)은, 환경의 변화에 따라 변하게 되는 제어전압(Vcon)이 일정한 허용범위를 벗어날 경우에는, 현재 설정된 최적의 뱅크를 외부의 환경변화에 따라 보정한다. 이를 위해, 메인 회로(110)로부터 출력되는(도 4, ①) 제어전압(Vcon)과 윈도우전압(Vhi, Vlo)을 비교하여 결정된 비교신호(Vd)를 출력하고(도 4, ②), 비교신호(Vd)에 응답하여 뱅크보정신호(Ncal)를 출력한다(도 4, ③).
이러한 비교 및 보정 과정을 계속 반복하면, 온도 등의 외부 요인에 의해 제어전압(Vcon)이 허용범위를 벗어나더라도 즉시 뱅크가 보정되어 제어전압(Vcon)이 허용범위 내에 위치하게 되므로 PLL(100)이 안정적으로 동작할 수 있게 된다.
도 6은 본 발명에 의한 PLL(100)의 언록(unlock)을 방지하는 방법을 나타낸다.
도 6을 참조하면, 본 발명에 의한 PLL(100)의 언록(unlock)을 방지하는 방법은 최초 뱅크 설정 단계(S100), 모니터링 단계(S110), 뱅크 보정 여부 판단 단계(S120) 및 반복 단계(S130)를 구비한다.
최초 뱅크 설정 단계(S100)에서는 외부클럭신호(Ext_clk) 및 발진 신호(Vco_out)에 응답하여 출력되는 제어전압(Vcon)이 일정한 허용범위(윈도우전압) 내에 위치하도록 최초 뱅크를 설정한다. 이 때 이진 검색 알고리즘이 이용될 수 있다.
모니터링 단계(S110)에서는, 최초 뱅크 설정(S100) 후에도, 외부클럭신호(Ext_clk) 및 발진 신호(Vco_out)에 응답하여 출력되는 제어전압(Vcon)이 일정한 허용범위 내에 있는지를 계속 모니터링한다.
특히, 모니터링 단계(S110)에서는 제어전압(Vcon)과 적어도 2개의 비교값을 가지는 윈도우전압(Vhi, Vlo)을 비교하여 결정된 비교신호(Vd)를 출력하는데, 구체적인 예는 다음과 같다.
제어전압(Vcon)과 상위비교값(Vhi)을 비교하여 제어전압(Vcon)이 상위비교값(Vhi)보다 큰 경우(Vcon > Vhi), 이에 대응되는 비교신호(Vd)를 출력한다.
그리고, 제어전압(Vcon)과 하위비교값(Vhi)을 비교하여 제어전압(Vcon)이 하위비교값(Vlo)보다 작은 경우(Vcon < Vlo), 이에 대응되는 비교신호(Vd)를 출력한다.
그리고, 제어전압(vcon)이 상위비교값(Vhi)보다 작거나 같고, 하위비교값(Vlo)보다 크거나 같은 경우(Vlo ≤ Vcon ≤ Vhi), 이에 대응되는 비교신호(Vd)를 출력한다.
뱅크보정여부 판단 단계(S120)에서는 모니터링 단계(S110)에서 모니터링 결과 뱅크 보정이 필요한지 여부를 판단하여 뱅크보정신호(Ncal)를 출력한다.
뱅크보정신호(Ncal)는 뱅크를 보정할 것을 지시하는 신호일 수 있으며 뱅크를 보정하지 않고 다시 모니터링하는 신호일 수 있다.
제어전압(Vcon)이 일정한 허용범위 내에 있는 경우, 즉, 제어전압(Vcon)이 상위비교값(Vhi)보다 작거나 같고, 하위비교값(Vlo)보다 크거나 같은 경우에는 뱅크를 유지할 것을 지시하는 뱅크보정신호(Ncal)를 출력한다.
반면, 제어전압(Vcon)이 일정한 허용범위 내에 있지 않은 경우, 즉, 제어전압(Vcon)이 상위비교값(Vhi)보다 큰 경우 또는 제어전압(Vcon)이 하위비교값(Vlo)보다 작은 경우에는 뱅크를 보정할 것을 지시하는 뱅크보정신호(Ncal)를 출력한다.
반복 단계(S130)는 모니터링 단계(S110)와 뱅크보정여부 판단 단계(S120)를 반복한다.
이상에서 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
본 발명에 의한 연속적 뱅크보정 장치를 구비하는 PLL은 외부의 온도 변화 등 어떤 요인에 의해 제어전압이 변하게 되더라도 이에 따라 즉시 VCO의 뱅크가 적절히 보정되게 되어 PLL의 언록을 방지함으로서 VCO의 출력 특성을 향상시킬 수 있는 장점이 있다.

Claims (17)

  1. 외부클럭신호 및 발진 신호에 응답하여 제어전압을 출력하는 메인 회로(Main Circuit);
    상기 제어전압 및 뱅크보정신호에 응답하여 상기 발진 신호를 출력하는 VCO(Voltage Controlled Oscillator); 및
    수신한 상기 제어전압을 적어도 2개의 비교값을 가지는 윈도우전압과 비교하여 상기 뱅크보정신호를 출력하는 연속적 뱅크보정장치를 구비하는 것을 특징으로 하는 연속적 뱅크 보정장치를 구비하는 PLL(Phase Locked Loop).
  2. 제1항에 있어서, 상기 연속적 뱅크 보정장치는,
    상기 제어전압을 상기 윈도우전압과 비교하여 결정된 비교신호를 출력하는 비교부(Comparator); 및
    상기 비교신호에 응답하여 상기 뱅크보정신호를 출력하는 뱅크보정부(Bank Calibrator)를 구비하는 것을 특징으로 하는 연속적 뱅크 보정장치를 구비하는 PLL.
  3. 제2항에 있어서, 상기 비교부는,
    상기 메인 회로로부터 계속해서 상기 제어전압을 입력받는 것을 특징으로 하는 연속적 뱅크 보정장치를 구비하는 PLL.
  4. 제2항에 있어서, 상기 윈도우전압은,
    상위비교값 및 하위비교값을 구비하는 것을 특징으로 하는 연속적 뱅크 보정장치를 구비하는 PLL.
  5. 제4항에 있어서, 상기 비교부는
    상기 제어전압이 상기 상위비교값보다 큰 경우(상위비교값 < 제어전압),
    상기 제어전압이 상기 하위비교값보다 작은 경우(하위비교값 > 제어전압),
    상기 제어전압이 상기 상위비교값보다 작거나 같고, 상기 하위비교값보다 크거나 같은 경우(하위비교값 ≤ 제어전압 ≤ 상위비교값)로 구별하고,
    각각의 경우에 대응되는 서로 다른 값을 가지는 상기 비교신호를 출력하는 것을 특징으로 하는 연속적 뱅크 보정장치를 구비하는 PLL.
  6. 제5항에 있어서, 상기 뱅크보정부는
    상기 제어전압이 상기 상위비교값보다 작거나 같고, 상기 하위비교값보다 크거나 같은 경우에는 뱅크를 유지할 것을 지시하는 뱅크보정신호를 출력하고,
    상기 제어전압이 상기 상위비교값보다 큰 경우 또는 상기 제어전압이 상기 하위비교값보다 작은 경우에는 뱅크를 보정할 것을 지시하는 뱅크보정신호를 출력하는 것을 특징으로 하는 연속적 뱅크 보정장치를 구비하는 PLL.
  7. 제1항에 기재된 연속적 뱅크 보정장치를 구비하는 PLL의 언록(unlock)을 방지하는 방법에 있어서,
    (a)현재의 뱅크를 설정하는 단계;
    (b)메인 회로로부터 출력되는 제어전압과 적어도 2개의 비교값을 가지는 윈도우전압을 비교하여 결정된 비교신호를 출력하는 단계;
    (c)상기 비교신호에 응답하여 뱅크보정신호를 출력하는 단계; 및
    (d)상기 (b)단계 및 상기 (c)단계가 반복되는 단계를 구비하는 것을 특징으로 하는 PLL 언록 방지 방법.
  8. 제7항에 있어서, 상기 윈도우전압은,
    상위비교값 및 하위비교값을 구비하는 것을 특징으로 하는 PLL 언록 방지 방법.
  9. 제8항에 있어서, 상기 (b)단계는,
    (b1)상기 제어전압이 상기 상위비교값보다 큰 경우에 대응되는 비교신호를 출력하는 단계;
    (b2)상기 제어전압이 상기 하위비교값보다 작은 경우에 대응되는 비교신호를 출력하는 단계; 및
    (b3)상기 (b1)단계 및 (b2)단계에 해당하지 않을 경우에 대응되는 비교신호를 출력하는 단계를 구비하는 것을 특징으로 하는 PLL 언록 방지 방법.
  10. 제9항에 있어서, 상기 (c)단계는,
    상기 비교신호에 응답하여 뱅크를 유지할 것을 지시하는 뱅크보정신호를 출력하거나, 뱅크를 보정할 것을 지시하는 뱅크보정신호를 출력하는 것을 특징으로 하는 PLL 언록 방지 방법.
  11. 제10항에 있어서, 상기 (c)단계는
    상기 제어전압이 상기 상위비교값보다 작거나 같고, 상기 하위비교값보다 크거나 같은 경우에는 뱅크를 유지할 것을 지시하는 뱅크보정신호를 출력하고,
    상기 제어전압이 상기 상위비교값보다 큰 경우 또는 상기 제어전압이 상기 하위비교값보다 작은 경우에는 뱅크를 보정할 것을 지시하는 뱅크보정신호를 출력하는 것을 특징으로 하는 PLL 언록 방지 방법.
  12. (a)외부클럭신호 및 발진 신호에 응답하여 출력되는 제어전압이 허용범위(윈도우전압) 내에 있는지 모니터링하는 단계;
    (b)상기 모니터링 결과 뱅크 보정이 필요한지 여부를 판단하여 뱅크보정신호를 출력하는 단계;
    (c)상기 (a)단계 및 상기 (b)단계가 반복되는 단계를 구비하는 것을 특징으로 하는 PLL 언록 방지 방법.
  13. 제12항에 있어서, 상기 (a)단계는,
    상기 제어전압과 적어도 2개의 비교값을 가지는 윈도우전압을 비교하여 결정된 비교신호를 출력하는 것을 특징으로 하는 PLL 언록 방지 방법.
  14. 제12항에 있어서, 상기 (b)단계는
    상기 제어전압이 상기 허용범위 내에 있는 경우에는 뱅크를 유지할 것을 지시하는 뱅크보정신호를 출력하고,
    상기 제어전압이 상기 허용범위 내에 있지 않은 경우 뱅크를 보정할 것을 지시하는 뱅크보정신호를 출력하는 것을 특징으로 하는 PLL 언록 방지 방법.
  15. 제13항에 있어서, 상기 윈도우전압은,
    상위비교값 및 하위비교값을 구비하는 것을 특징으로 하는 PLL 언록 방지 방법.
  16. 제15항에 있어서, 상기 (a)단계는,
    (a1)상기 제어전압이 상기 상위비교값보다 큰 경우에 대응되는 비교신호를 출력하는 단계;
    (a2)상기 제어전압이 상기 하위비교값보다 작은 경우에 대응되는 비교신호를 출력하는 단계; 및
    (a3)상기 (a1)단계 및 (a2)단계에 해당하지 않을 경우에 대응되는 비교신호 를 출력하는 단계를 구비하는 것을 특징으로 하는 PLL 언록 방지 방법.
  17. 제16항에 있어서, 상기 (b)단계는
    상기 제어전압이 상기 상위비교값보다 작거나 같고, 상기 하위비교값보다 크거나 같은 경우에는 뱅크를 유지할 것을 지시하는 뱅크보정신호를 출력하고,
    상기 제어전압이 상기 상위비교값보다 큰 경우 또는 상기 제어전압이 상기 하위비교값보다 작은 경우에는 뱅크를 보정할 것을 지시하는 뱅크보정신호를 출력하는 것을 특징으로 하는 PLL 언록 방지 방법.
KR1020060099236A 2006-10-12 2006-10-12 연속적 뱅크 보정장치를 구비하는 ｐｌｌ 및 ｐｌｌ의 언록방지 방법 KR100847686B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060099236A KR100847686B1 (ko) 2006-10-12 2006-10-12 연속적 뱅크 보정장치를 구비하는 ｐｌｌ 및 ｐｌｌ의 언록방지 방법
CNA2007101641703A CN101162903A (zh) 2006-10-12 2007-10-08 具有连续分组校准单元的pll和防止pll解锁的方法
US11/868,657 US20080088378A1 (en) 2006-10-12 2007-10-08 Phase locked loop having continuous bank calibration unit and method of preventing unlocking of pll

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060099236A KR100847686B1 (ko) 2006-10-12 2006-10-12 연속적 뱅크 보정장치를 구비하는 ｐｌｌ 및 ｐｌｌ의 언록방지 방법

Publications (2)

Publication Number Publication Date
KR20080033601A true KR20080033601A (ko) 2008-04-17
KR100847686B1 KR100847686B1 (ko) 2008-07-23

Family

ID=39297756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060099236A KR100847686B1 (ko) 2006-10-12 2006-10-12 연속적 뱅크 보정장치를 구비하는 ｐｌｌ 및 ｐｌｌ의 언록방지 방법

Country Status (3)

Country Link
US (1) US20080088378A1 (ko)
KR (1) KR100847686B1 (ko)
CN (1) CN101162903A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103634003B (zh) * 2012-08-14 2016-02-10 上海华虹宏力半导体制造有限公司 Osc频率自动校准电路及自动校准方法
KR102375949B1 (ko) * 2015-01-02 2022-03-17 삼성전자주식회사 주파수 합성기의 출력을 제어하기 위한 장치 및 방법
CN106788404B (zh) * 2016-11-15 2020-04-28 中国电子科技集团公司第四十一研究所 一种锁相环路频率合成器自动校准电路及方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3254427B2 (ja) * 1998-10-09 2002-02-04 インターナショナル・ビジネス・マシーンズ・コーポレーション Ｖｃｏ特性のキャリブレーション方法
US6583675B2 (en) * 2001-03-20 2003-06-24 Broadcom Corporation Apparatus and method for phase lock loop gain control using unit current sources
US6496556B1 (en) * 2002-01-15 2002-12-17 Motorola, Inc. Step-down clock control and method for improving convergence for a digitally controlled self-calibrating VCO
US6856205B1 (en) * 2002-04-17 2005-02-15 Sequoia Communications VCO with automatic calibration
DE10229130B3 (de) * 2002-06-28 2004-02-05 Advanced Micro Devices, Inc., Sunnyvale PLL mit Automatischer Frequenzeinstellung
US7030711B2 (en) * 2004-02-10 2006-04-18 Agilent Technologies, Inc. Centering a multi-band voltage controlled oscillator
JP4427428B2 (ja) * 2004-10-21 2010-03-10 川崎マイクロエレクトロニクス株式会社 Ｐｌｌ回路
KR100677741B1 (ko) * 2005-03-07 2007-02-02 삼성전자주식회사 전압제어 발진기의 입력전압 보정방법, 보정장치 및 입력전압 보정에 사용되는 디지털 인터페이스
KR100682279B1 (ko) * 2005-07-14 2007-02-15 (주)에프씨아이 주파수 합성기의 적응 주파수 조정장치

Also Published As

Publication number Publication date
CN101162903A (zh) 2008-04-16
KR100847686B1 (ko) 2008-07-23
US20080088378A1 (en) 2008-04-17

Similar Documents

Publication Publication Date Title
US8183950B2 (en) Auto-calibration for ring oscillator VCO
US6683509B2 (en) Voltage controlled oscillators
US8004367B2 (en) VCO control and methods therefor
US6980062B2 (en) Oscillator circuit with temperature compensation function
US7907022B2 (en) Phase-locked loop and method for operating the same
FI113112B (fi) Menetelmä oskillaattorin säätämiseksi
US7548120B2 (en) Frequency switching method
US20100259332A1 (en) Compensation circuit for voltage controlled oscillator
JP2005303483A (ja) 周波数自動補正ｐｌｌ回路
US7301406B2 (en) Method and system for calibrating input voltage of voltage controlled oscillator and digital interface used for calibrating input voltage
WO2013060608A2 (en) Temperature compensation in a pll
US6275115B1 (en) PLL circuit having current control oscillator receiving the sum of two control currents
US6914489B2 (en) Voltage-controlled oscillator presetting circuit
KR20050105213A (ko) 2π 슬립 검출을 이용하여 위상 동기 루프(ＰＬＬ)합성기를 거칠게 동조시키는 시스템 및 방법
US20150180485A1 (en) Apparatus and methods for frequency lock enhancement of phase-locked loops
KR100847686B1 (ko) 연속적 뱅크 보정장치를 구비하는 ｐｌｌ 및 ｐｌｌ의 언록방지 방법
US6023198A (en) Self-tuning and temperature compensated voltage controlled oscillator
KR20040076598A (ko) 락업 시간을 증가시키지 않으면서 위상/주파수 비교기의정밀도를 향상시킬 수 있는 락 범위가 넓은 위상 동기루프형 주파수 합성기와 그것의 발진 주파수 선택 방법
WO2010134287A1 (ja) Ｐｌｌ周波数シンセサイザ
US7312665B2 (en) Oscillation control apparatus
US7471159B2 (en) Phase-locked loop for stably adjusting frequency-band of voltage-controlled oscillator and phase locking method
US6188287B1 (en) Method and apparatus for reducing phase noise in a voltage controlled oscillator circuit
JP2005531188A (ja) 同調システム
KR100925156B1 (ko) 적응 주파수 보정 장치 및 이를 포함하는 광대역 주파수합성기
KR101833163B1 (ko) 인젝션 락킹 기반 주파수 체배기 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120716

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130715

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170717

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180627

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190703

Year of fee payment: 12