JP2005531188A - 同調システム - Google Patents

Abstract

同調システム（１００）は周波数範囲に含まれる無線周波数入力信号を受信し、前記範囲は最大周波数と最小周波数と複数の非重複帯域とを有し、前記同調システム（１００）はアナログ信号（Ｖ_Ｔ）と第１の二値信号（Ｄ）とにより制御される電圧制御発振器（６）を備え、前記アナログ信号（Ｖ_Ｔ）がウィンドウコンパレータ（１）に入力され、このコンパレータ（１）は最小周波数のために表示可能な低いしきい値（Ｖ_Ｌ）と最大周波数のために表示可能な高いしきい値（Ｖ_Ｈ）とを有することを特徴としている。

Description

この発明は、最大周波数と最小周波数と複数の非重複帯域を有する周波数帯域に含まれる無線周波数の入力信号を受信する同調［tuning―チューニング―］システムに関し、この同調システムは、アナログ信号および第１の二値信号により制御される電圧制御発振器［voltage-controlled oscillator―ＶＣＯ―］を備える。

同調システムは、例えば受信機のような通信システムにおける本質的な基本構成ブロックである。受信機は、周波数帯域に含まれる信号を受信し、前記帯域は複数の非重複帯域を有している。前記受信機は、入力信号に比例する周波数を有する周期信号を生成する発振器を備えている。現代の受信機においては、この発振器は、位相固定ループ（以下、ＰＬＬ―Phase-Locked Loop―）内に含まれており、連続的な同調のためにアナログ電圧により制御される。周波数帯域が相対的に広いとき、このアナログ信号は前記発振器により生成された前記周期信号を変更するには充分ではなく、この発振器の補助的なディジタル制御が供給される。

米国特許（ＵＳ−Ａ）第６，２１１，７４５号は、電圧制御発振器（ＶＣＯ）を備えるＰＬＬを開示しており、この電圧制御発振器はＬＣタンク回路に結合されたディジタル的に制御される容量網［capasitive network―キャパシティブ・ネットワーク―］を備えている。このＰＬＬは、その同調範囲が相対的に小さい、即ち２．４０２ＧＨｚから２．４８ＧＨｚまでの７８ＭＨｚであるようなブルートゥース［bluetooth―登録商標―］システムに用いられている。同一の特許において、このＰＬＬの参照周波数、Ｍによる分割の分割因数、およびこの容量網を制御するために用いられるディジタル語の値の簡単な変更により広い帯域通信にもまたこの発明が用いられることが可能であろうことが示唆されている。しかしながら、ＶＣＯの周波数はその帯域の範囲内に含まれる信号のみを受信するために精密に設定されることはできないであろう。したがって、受信機はまた、隣接する帯域に含まれる信号を受信する。

発明の概要

それゆえに、ある周波数帯域の範囲内のみに位置している信号を受信するための受信機を得ることが、この発明の目的である。ある周波数の範囲内の信号を受信するための受信システムを校正する［calibrating―目盛りをつける・較正する―］ための方法を有することもまた望ましいことであり、前記範囲は複数の非重複帯域を含んでいる。

この発明によれば、これは冒頭部分の段落で説明されているような同調システムで実現され、このシステムは、アナログ信号がウィンドウコンパレータに入力され、前記ウィンドウコンパレータは、最小周波数のために表示可能である低いしきい値と、最大周波数のために表示可能である高いしきい値とを有している。電圧制御発振器（ＶＣＯ）は周期出力信号を生成して、この信号の周波数はアナログ信号の大きさにより決定されている。アナログ信号の大きさは、低いしきい値および高いしきい値を有する範囲内に位置付けられている。アナログ信号が高いしきい値と等しいとき、このＶＣＯは最も高い周波数を有する出力信号を生成する。アナログ信号が低いしきい値と等しいとき、このＶＣＯは最も低い周波数を有する出力信号を生成する。したがって、これらのしきい値は、このＶＣＯにより生成された信号の周波数のためにオーバフロー［overflow―流れ過ぎ―］およびアンダーフロー［underflow―流れ不足―］表示として用いられることができるであろう。

この発明の実施形態において、ウィンドウコンパレータは、前記電圧制御発振器の出力信号をディジタル的に制御するための第１の二値信号を生成するため、コントローラに入力される信号を生成する。このコントローラは、同調素子を、例えばＬＣタンク回路としてのＶＣＯ内に含まれる同調装置へ接続し、または、同調装置から切断するために用いられる複数のスイッチを制御するために用いられる二値信号を生成している。ＬＣタンク回路の場合、最も多い場合、これらのスイッチはタンク内に設けられたキャパシタ（容量素子）を接続または切断している。

この発明の実施形態において、コントローラはさらに、電圧制御発振器により生成された周期的な信号の分割因子を決定するために、分周器に入力される第２の二値信号を生成する。何れかのディジタルシステムにおいて、動作の速度は重要な要素であり、それ故に動作周波数の低減はこれが可能であるときはいつでも適用される。周波数の低減は常に、分周器内で行なわれている。ディジタル数は、入力周波数がどのくらい多くの回数低減されたかを表示する分周器の数を決定する。この数は、固定のものであっても設定可能なものであっても良い。固定の数が用いられるときには、分周器を特徴付けている出力周波数と入力周波数との間の比率は所定の値を有している。設定可能な数が用いられているときには、分周器を特徴付けている出力周波数と入力周波数との間の比率は、ディジタル数の実際の値により決定される値を有している。

この発明の他の実施形態において、コントローラはさらに、周波数範囲の二値表示およびこの周波数範囲に含まれる帯域それぞれの二値表示を格納するローカルメモリを備えている。このローカルメモリは、ＶＣＯの出力周波数を制御する二値信号を記憶するための二値メモリであっても良い。ＶＣＯの何れかの出力周波数のプロファイルはそれゆえに、コントローラのメモリセル内に保持されている。この代わりに、メモりセルは、例えばキャパシタタイプのメモリセル、すなわち、キャパシタそれ自体が周知の方法により電圧を蓄えるために用いられるときには、ＶＣＯの出力周波数を決定する電圧を蓄えるようにしても良い。

この発明の他の実施形態においては、同調システムはさらにＰＬＬを備えており、このＰＬＬは前記分周器に結合された位相検出器を備えている。この位相検出器は、参照周期的信号と分周器により生成された信号との間の位相差に比例する誤差信号を生成する。この誤差信号は、ループフィルタに結合されたチャージポンプを備える複合ブロックに入力され、この複合ブロックはアナログ信号を生成する。このアナログ信号は、ＶＣＯ内に設けられた同調装置を制御するために用いられているので、参照信号と分周器により生成された前記信号との間の前記位相差は実質的にゼロとなる。

この発明の他の実施形態において、ウィンドウコンパレータは、第１の差分比較器と、第２の差分比較器とを備えている。この第１の差分比較器は、アナログ信号が高いしきい値よりも高いときはいつでも第１の二値の値を有する第１の信号を生成する。前記第２の差分比較器は、アナログ信号が低いしきい値よりも小さいときはいつでも第２の二値の値を有する第２の信号を生成する。前記第１の二値の値および第２の二値の値は、アナログ信号が高いしきい値よりも大きいか、低いしきい値よりも小さいか、の何れかを表示するときに、ＨＩＧＨ（高）またはＬＯＷ（低）の何れかであっても良い。

この発明の他の実施形態において、電圧制御発振器はそれぞれが複数のスイッチに結合された複数のキャパシタを備えており、これらのスイッチの状態は第１のディジタル信号により制御されている。前記スイッチは、何れかのキャパシタの端子に結合されていても良く、その代わりに、これらのスイッチはキャパシタから切断されていても良い。あるスイッチがあるキャパシタに接続されるとき、このスイッチのオン状態にしたがってキャパシタの容量が回路の全体の容量に付加される。ｄｉが０または１で第１の二値信号がＤ＝ｄ１ｄ２…ｄｎの形式を有し個別のｄｉが１のとき何れかのスイッチＳ１，Ｓ２，…，Ｓｎがオンとなった場合を考えれば、このとき回路全体の容量は下式［数１］として記載することができる：

前の関係は、回路全体の容量と第１の二値信号との間の直接の関係を強めている。

この発明の実施形態において、前記同調システムのための同調方法であって、
１．全てのスイッチをオフ状態に、すなわち、Ｄ＝００…０となるように設定する；
２．前記第１の信号（Ｓ１）がＨＩＧＨとなるまで、前記第２の二値信号を連続的に変形する；
３．全てのスイッチをオン状態に、すなわち、Ｄ＝１１…１となるように設定する；
４．前記第２の信号がＨＩＧＨとなるまで、前記第２の二値信号を連続的に変形する；
５．前記第１の二値信号Ｄ＝００…１に設定するステップと；
６．前記第１の信号がＨＩＧＨとなるまで前記第２の二値信号を調節する；
７．前記第２の信号がＨＩＧＨとなるまで前記第２の二値信号を調節する；
８．前記第２の二値信号コードを前記コントローラ３のメモリ内へと格納する；
９．前記第１の二値信号を次の値に、すなわち、Ｄ＝０…１０にまで変形する；
１０．前記第１のディジタル信号の全ての可能なＤ値が用いられるまでステップ６ないしステップ９を繰り返す、
ステップを備える方法が提供される。

例えば、以下の注釈を与える：Ｎｍａｘはステップ２で得られる分割因子［division factor］、Ｎｍｉｎはステップ４で得られる分割因子、ＮＨはステップ６で得られる分割因子、ＮＬはステップ７で得られる分割因子である。

分周器により生成される信号の周波数は、第２の二値信号ＤＩＶ例えばＤ_Ｎの十進数に等しい数により分割された電圧制御発振器により生成される信号の周波数を有していることは注意される。電圧制御発振器により生成された信号の周波数がｆＳであることは注意される。これは、分周後にこの信号の周波数がｆＳ／Ｄ_Ｎであることを結果している。所与の周波数帯域の範囲内での同調のために如何に多くの分割数が用いられるか、すなわち、状態Ｓ１Ｓ２＝０１に維持されるべきウィンドウコンパレータのために如何に多くの分割数が必要であるか、を表示するＮｒａｎｇｅ＝ＮＨ−ＮＬが有用な数であることは注意される。したがって、格納された数をそれぞれの周波数帯域のために用いることにより、固定するプロセスは速められることになる。

この発明の上述したおよびその他の特徴や長所は、添付図面を参照しながら、この発明の例示的な実施形態の以下の説明から明らかとなるであろう。

図１は、この発明に係る同調システム１００を示している。同調システム１００は、周波数範囲に含まれる無線周波数入力信号を受信するために設計され、この周波数範囲は複数の非重複帯域、高周波数および低周波数を有している。同調システム１００は、アナログ信号Ｖ_Ｔおよび第１の二値信号Ｄにより制御される電圧制御発振器（ＶＣＯ）６を備えている。アナログ信号Ｖ_Ｔは、ウィンドウコンパレータ１に入力され、このコンパレータ１は低周波数を表示可能である低しきい値Ｖ_Ｌと、高周波数を表示可能である高しきい値Ｖ_Ｈとを有している。任意的には、ウィンドウコンパレータ１は、図２に示される装置内で実現される。このウィンドウコンパレータ１は、第１の差分比較器１１と第２の差分比較器１２を備えている。この第１の差分比較器は、アナログ信号Ｖ_Ｔが高いしきい値Ｖ_Ｈよりも大きいときはいつでも第１の二値の値を有する第１の信号Ｓ１を生成する。前記第２の差分比較器はアナログ信号Ｖ_Ｔが低いしきい値Ｖ_Ｌよりも小さいときはいつでも第２の二値の値を有する第２の信号Ｓ２を生成する。図４に示された実施形態において、信号Ｖ_Ｈ，Ｖ_Ｌ，Ｖ_Ｔ，Ｓ１，Ｓ２は電圧である。電流としてのまたは電流と電圧との結合としてのそれぞれの信号を有するウィンドウコンパレータ１は、この技術分野の熟練者により比較的容易に想像することができるであろう。図２に示されたウィンドウコンパレータ１の実施形態において、信号Ｓ１およびＳ２は、Ｖ_ＴがＶ_Ｈよりも大きく、または、Ｖ_Ｌよりも小さいことを表示しているときに、ＨＩＧＨ（高）の値を有している。そうでない場合は二値信号は、ＬＯＷ（低）の値を有している。この電圧および二値信号の間の関係によれば、以下の表が作成されるであろう。

この技術分野の熟練者にとって、ウィンドウコンパレータ１が信号Ｓ１，Ｓ２のために３つの異なる結合を生成するべきであるということを予定しつつ、この表と図２に概略的に示される内容に対して自明の代替例を引き出すことは比較的容易なことであろうことは注意される。

ウィンドウコンパレータ１により生成される信号はコントローラ３に入力され、このコントローラ３は、電圧制御発振器６の出力周波数をディジタル的に制御するための第１の二値信号Ｄを生成している。このコントローラ３はさらに、電圧制御発振器６により生成された周期的な信号Ｓの分割因子を決定するための分周器４に入力される第２の二値信号ＤＩＶを生成している。このコントローラ３は周波数範囲の二値表現および周波数範囲に含まれる帯域のそれぞれの二値表現を格納するためのローカルメモリを含んでいる。この同調システム１００はさらに、ＰＬＬループを備えている。このＰＬＬループは、分周器４に結合された位相検出器５を含んでいる。この位相検出器５は、参照周期的信号ｆ_ＲＥＦの位相と、分周器４により生成された信号の位相との間の位相差に比例する誤差信号を生成する。この誤差信号は、ループフィルタに結合されたチャージポンプを備える複合ブロック７に入力され、この複合ブロック７はアナログ信号Ｖ_Ｔを生成している。

同調システムは通常、顧客に届ける前に同調されており、この発明による同調システムのための同調方法は、望ましいものである。したがって、以下のような考慮すべき事柄においては、この発明による同調システム１００を同調させるための方法が提供される。

第１の二値信号は、ｄｉが０または１の場合にＤ＝ｄ１ｄ２…ｄｎであり、何れかのスイッチＳＷ１，ＳＷ２，…，ＳＷｎは、それぞれのｄｉが１であるときにオンに切り換えられる。これは、図３に示される回路のために、全体の容量が

に記載の式のように記載することができるであろう。何れかのキャパシタＣｉ，ｉ＝１…ｎ，は受動的な［passive―無抵抗―］キャパシタまたはＭＯＳキャパシタとして実施されることもできるであろう。前の関係は、回路全体の容量と第１の二値信号Ｄとの間の直接の関係を強めている。第１の信号Ｓ１は、アナログ信号Ｖ_ＴがＶ_Ｈよりも大きいか否かの表示として用いられる。この状況において、これは、ＶＣＯ６により生成された周波数が可能な限り最大の周波数よりも大きくて、これにより２つの動作が考慮されていることを結果している。第１に、第２の二値信号ＤＩＶは、分周器により生成された信号の周波数が低くされるように、変形されている。第２に、第１のディジタル信号Ｄは、図３に示された回路の全体の容量を増加させるＶＣＯにより生成された信号Ｓの周波数を低下させるためのものである。類似の仕組み［analogous mechanism―アナログ的機構―］は、アナログ信号Ｖ_Ｔがより低い状況において信号Ｖ_Ｌと第２の信号Ｓ２がＨＩＧＨ（高）であることで与えられる。第１および第２の二値信号ＤおよびＤＩＶはそれぞれ、自動的な同調のため、または、同調システム１００のさらなる校正のために、有用であるコントローラ３のローカルメモリ内に格納される。

同調の仕組みは、以下のように要約される：
１．全てのスイッチＳＷ１…ＳＷｎをオフ状態に、すなわちＤ＝００…０となるように設定する；
２．前記第１の信号Ｓ１がＨＩＧＨとなるまで連続的に、前記第２の二値信号ＤＩＶを変形する；
３．全てのスイッチＳＷ１…ＳＷｎをオン状態に、すなわちＤ＝１１…１となるように設定する；
４．前記第２の信号Ｓ２がＨＩＧＨとなるまで連続的に、前記第２の二値信号ＤＩＶを変形する；
５．前記第１の二値信号Ｄ＝００…１に設定する；
６．前記第１の信号Ｓ１がＨＩＧＨとなるまで前記第２の二値信号ＤＩＶを調節する；
７．前記第２の信号Ｓ２がＨＩＧＨとなるまで前記第２の二値信号ＤＩＶを調節する；
８．前記第２の二値信号ＤＩＶコードを前記コントローラ３のメモリ内へと格納する；
９．前記第１の二値信号Ｄを次の値に、すなわちＤ＝０…１０にまで変形する；
１０．前記第１のディジタル信号の全ての可能なＤ値が用いられるまでステップ６ないしステップ９を繰り返す。

例えば、以下の注釈を与えると：Ｎｍａｘはステップ２で得られる分割因子［division factor］、Ｎｍｉｎはステップ４で得られる分割因子、ＮＨはステップ６で得られる分割因子、ＮＬはステップ７で得られる分割因子である。

分周器により生成された信号の周波数は、例えばＤ_Ｎのような第２の二値信号ＤＩＶの十進数に等しい数により分割された信号Ｓの周波数であることは注意される。この信号Ｓの周波数がｆＳとしてのものであることは注意を要する。これは、分周後にこの信号の周波数がｆＳ／Ｄ_Ｎであることを結果している。所与の周波数帯域の範囲内での同調のために如何に多くの分割数が用いられるか、すなわち、状態Ｓ１Ｓ２＝０１に維持されるべきウィンドウコンパレータのために如何に多くの分割数が必要であるか、を表示するＮｒａｎｇｅ＝ＮＨ−ＮＬが有用な数であることは注意される。したがって、格納された数をそれぞれの周波数帯域のために用いることにより、固定するプロセスは速められることになる。上述した同調の仕組みは、同調システムの校正のために用いられる。この同調の仕組みに対応しない同調システムは、これがこの同調システムによりカバーされることのできない周波数範囲における周波数帯域であることを意味しているので、受け入れられなくされるべきである。したがって、同調の仕組みは、ＶＣＯのためのアナログおよび二値制御を用いる同調システムの高品質の制御を実現する。

この発明の説明において、周波数範囲ＦＲおよび周波数帯域ＦＢの意味するところは、図４に示されるように考えられる。

この発明の保護範囲はこの明細書に記載された実施形態に限定されないことは注意される。この発明の保護範囲が請求項における参照符号によっても限定されることはない。構成要素の前の不定冠詞“a(n)”は、これらの構成要素が複数であることを排除するものではない。この発明の部分を形成する手段は、専用のハードウェアの形態で、または、プログラムされる目的のプロセッサの形態での両方で実現されても良い。この発明は、新たな特徴および複数の特徴の結合の中に存在する。

本発明に相当する同調システムを示すブロック図である。 本発明の実施形態に相当するウィンドウコンパレータを示す回路図である。 本発明の実施形態に相当する同調システムに用いられるキャパシタのバンクを示す回路図である。 本発明における周波数範囲ＦＲと周波数帯域ＦＢの意味を説明する特性図である。

Claims (9)

1. ある周波数範囲に含まれる無線周波数入力信号を受信するための同調システムであり、前記範囲は、複数の非重複帯域、最大周波数、最小周波数を有し、前記同調システムは、アナログ信号と第１の二値信号により制御される電圧制御発振器を備えるものにおいて、前記アナログ信号は、ウィンドウコンパレータに入力され、前記コンパレータは、最小周波数のために表示可能である低いしきい値と、最大周波数のために表示可能である高いしきい値とを有していることを特徴とする同調システム。
2. 前記ウィンドウコンパレータは、前記電圧制御発振器の出力周波数をディジタル的に制御するための前記第１の二値信号を生成するためのコントローラに入力される信号を生成する請求項１に記載の同調システム。
3. 前記コントローラは、前記電圧制御発振器により生成された周期信号の分割因数を決定するための分周器に入力される第２の二値信号をさらに生成する請求項２に記載の同調システム。
4. 前記コントローラは、前記周波数範囲の二値表現および前記周波数範囲に含まれる帯域のそれぞれの二値表現を記憶するためのローカルメモリをさらに備えている請求項２または３の何れかに記載の同調システム。
5. 位相固定ループをさらに備え、前記位相固定ループは前記分周器に結合された位相検出器を含み、前記位相検出器は参照周期信号の位相と前記分周器により生成される信号の位相との間の位相差に比例する誤差信号を生成し、前記誤差信号はループフィルタに結合されたチャージポンプを備える複合ブロックに入力され、前記複合ブロックはアナログ信号を生成する請求項３または４の何れかに記載の同調システム。
6. 前記ウィンドウコンパレータは、第１の差分比較器と第２の差分比較器を備え、前記第１の差分比較器は前記アナログ信号が前記高いしきい値よりも大きいときには常に第１の二値の値を有する第１の信号を生成し、前記第２の差分比較器は前記アナログ信号が前記低いしきい値よりも小さいときには常に第２の二値の値を有する第２の信号を生成する請求項１に記載の同調システム。
7. 前記電圧制御発振器は複数のスイッチにそれぞれ結合された複数のキャパシタを備えており、前記スイッチの状態は前記第１のディジタル信号により制御されている請求項１に記載の同調システム。
8. 請求項３に記載された同調システムであって、前記ウィンドウコンパレータは第１の差分比較器と第２の差分比較器とを備え、前記第１の差分比較器は前記アナログ信号が前記高いしきい値よりも大きいときには常に第１の二値の値を有する第１の信号を生成し、前記第２の差分比較器は前記アナログ信号が前記低いしきい値よりも小さいときには常に第２の二値の値を有する第２の信号を生成し、前記電圧制御発振器は複数のスイッチにそれぞれ結合された複数のキャパシタを備えており、前記スイッチの状態は前記第１のディジタル信号により制御され、前記第１のディジタル信号は複数の二値信号を備え、前記二値信号のそれぞれがそれぞれのスイッチを制御する同調方法であって、
   １．全てのスイッチをオフ状態に、すなわち、第１のディジタル信号＝００…０となるように設定する；
   ２．前記第１の信号がＨＩＧＨとなるまで前記第２の二値信号を連続的に変形する；
   ３．全てのスイッチをオン状態に、すなわち、第１のディジタル信号＝１１…１となるように設定する；
   ４．前記第２の信号がＨＩＧＨとなるまで前記第２の二値信号を連続的に変形する；
   ５．前記第１の二値信号＝００…１に設定する；
   ６．前記第１の信号がＨＩＧＨとなるまで前記第２の二値信号を調節する；
   ７．前記第２の信号がＨＩＧＨとなるまで前記第２の二値信号を調節する；
   ８．前記第２の二値信号コードを前記コントローラのメモリ内に格納する；
   ９．前記第１の二値信号を次の値にまで変形する；
   １０．前記第１のディジタル信号の全ての可能な値が用いられるまでステップ６ないしステップ９を繰り返す、
   ステップをさらに備える方法。
9. 製造プロセスにおけるアナログ信号および二値信号により制御されるＶＣＯを有する前記同調システムを高品位で制御すると共に、実施プロセスにおける外部信号の周波数を迅速に固定する請求項８に記載の同調方法の使用。

Images