CN1663126A - 调谐系统 - Google Patents

调谐系统 Download PDF

Info

Publication number
CN1663126A
CN1663126A CN038146460A CN03814646A CN1663126A CN 1663126 A CN1663126 A CN 1663126A CN 038146460 A CN038146460 A CN 038146460A CN 03814646 A CN03814646 A CN 03814646A CN 1663126 A CN1663126 A CN 1663126A
Authority
CN
China
Prior art keywords
signal
binary
frequency
tuning system
tuning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN038146460A
Other languages
English (en)
Inventor
D·M·W·里纳尔特斯
C·S·沃彻尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1663126A publication Critical patent/CN1663126A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
    • H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
    • H03J1/0041—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers
    • H03J1/005—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers in a loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
    • H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
    • H03J1/0091—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor provided with means for scanning over a band of frequencies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H03L7/102—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator
    • H03L7/103—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator the additional signal being a digital signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Abstract

一种调谐系统(100)，用于接收包括在一个频率范围中的射频输入信号，该范围具有最高频率和最低频率以及多个非重叠的频带，该调谐系统(100)包含由模拟信号(VT)和第一二进制信号(D)控制的压控振荡器(6)，并且其特征在于模拟信号(VT)被输入到窗口比较器(1)，所述比较器(1)具有表示最低频率的低门限(VL)和表示最高频率的高门限(VH)。

Description

调谐系统
本发明涉及一种调谐系统，其用于接收包括在具有最高频率和最低频率以及多个非重叠频带的频率范围中的射频输入信号，该调谐系统包含由模拟信号和第一二进制信号控制的压控振荡器。
调谐系统是通信系统(例如接收机)中重要的构件块。接收机接收包括在频率范围中的信号，所述范围具有多个非重叠的频带。该接收机包含产生具有与输入信号成比例的频率的周期信号的振荡器。在现代接收机中，振荡器被包括在锁相环(PLL)中并由用于连续调谐的模拟电压来控制。当该频率范围相对较大时，模拟信号不足以修改由振荡器产生的周期信号的频率，并提供振荡器的辅助数字控制。
US-A-6,211,745公开了一种包含压控振荡器(VCO)的PLL，该压控振荡器包含耦合到LC谐振电路的数字控制的电容网络。PLL被用在蓝牙系统中，其中调谐范围相对较小，即从2.402GHz到2.48GHz的78MHz。在同一专利中建议，该发明也可简单地通过修改PLL的参考频率、M分(divide-by-M)电路的除法因数和用于控制电容网络的数字字的值从而被用在宽带通信中。然而，VCO的频率不可被精确地设置用于只接收包括在一个频带内的信号。因此，接收机也接收包括在相邻频带中的信号。
因此，本发明的一个目的在于获得用于接收只位于一个频带内的信号的接收机。也期望得到一种用于校准用于接收频率范围内的信号的接收系统的方法，所述范围包括多个非重叠的频带。
根据本发明，在如前言段落中描述的调谐系统中实现该目的，该系统的特征在于模拟信号被输入到窗口比较器，所述比较器具有表示最低频率的低门限和表示最高频率的高门限。压控振荡器(VCO)产生周期输出信号，这个信号的频率由模拟信号的幅度来确定。该模拟信号的幅度位于具有低门限和高门限的范围内。当模拟信号等于高门限值时，VCO产生具有最高频率的输出信号。当模拟信号等于低门限值时，VCO产生具有最低频率的输出信号。因此，门限电平可被用作由VCO产生的信号频率的上溢指示器和下溢指示器。
在本发明的实施例中窗口比较器产生被输入到控制器的信号，用于产生第一二进制信号以数字控制压控振荡器的输出频率。该控制器产生二进制信号，其用于控制用于将可调谐的元件连接到包括在VCO中作为例如LC谐振电路的调谐设备或将可调谐的元件从包括在VCO中作为例如LC谐振电路的调谐设备断开的开关。在LC谐振电路的情况下，在大多数情况下开关连接或断开包括在谐振电路中的电容器。
在本发明的实施例中，控制器进一步产生第二二进制信号，该第二二进制信号被输入到分频器用于确定由压控振荡器产生的周期信号的除法因数。在任何数字系统中，运行速度是临界因子，而且因此只要可能工作频率的减少就被应用。通常频率的减少在分频器中实现。数位确定了表示输入频率被减少多少倍的分频器数。这个数可为固定的或可设置的。当使用固定数时，表示分频器的特征的输出频率与输入频率之间的比率具有预定的值。当使用可设置的数时，表示分频器的特征的输出频率与输入频率之间的比率具有由数位的实际值确定的值。
在本发明的另一个实施例中，控制器进一步包含用于存储频率范围的二进制表示和每个包含在该频率范围中的频带的二进制表示的本地存储器。本地存储器可为二进制存储器，用于存储控制VCO的输出频率的二进制信号。VCO的任何输出频率的分布图(profile)因此被存储在控制器的存储器单元中。作为替代，该存储器单元可存储确定在例如电容器型存储器单元中的VCO的输出频率的电压，也就是电容器可用于以本身公知的方式存储电压。
在本发明的另一个实施例中，该调谐系统进一步包含PLL，该PLL包括耦合到分频器的相位检测器。该相位检测器产生与参考周期信号和由分频器产生的信号之间的相位差成比例的误差信号。该误差信号被输入到包含耦合到环路滤波器的电荷泵的复合块(compound bloc)，该复合块产生模拟信号。该模拟信号被用于控制包括在VCO中的可调谐设备，从而使参考信号与由分频器产生的信号之间的相位差基本上为零。
在本发明的另一个实施例中，窗口比较器包含第一差分比较器和第二差分比较器。只要该模拟信号大于高门限，该第一差分比较器就产生具有第一二进制值的第一信号。只要该模拟信号小于低门限，该第二差分比较器就产生具有第二二进制值的第二信号。当指示该模拟信号或者大于高门限或者小于低门限时，第一二进制值和第二二进制值或者为HIGH或者为LOW。
在本发明的另一个实施例中，压控振荡器包含分别耦合到多个开关的多个电容器，这些开关的状态由第一数字信号控制。该开关被连接到任何电容器的端子，或者可替换地，该开关可从电容器被断开。当开关被连接到电容器(对应于开关的状态ON)时，电容器的电容被增加到电路的总电容。考虑第一二进制信号具有以下形式D＝d1d2...dn，其中di是0或1，而且当相应的di是1时，任何开关S1、S2、...、Sn转为ON，则总电容可被写作 C = Σ i = 1 diCi . 前述关系强调总电容与第一二进制信号之间的直接关系。
在本发明的一个实施例中，存在用于调谐系统的调谐方法，其包含以下步骤：
1.将所有开关设置在OFF状态，也就是D＝00...0；
2.顺序修改第二二进制信号直至第一信号(S1)为HIGH；
3.将所有开关设置在ON状态，也就是D＝11...1；
4.顺序修改第二二进制信号直至第二信号为HIGH；
5.设置第一二进制信号D＝00...1；
6.调整第二二进制信号直至第一信号变为HIGH；
7.调整第二二进制信号直至第二信号变为HIGH；
8.将第二二进制信号代码存储在控制器3的存储器中；
9.将第一二进制信号修改到下一个值，也就是D＝0...10；以及
10.重复步骤6至9直至所有可能的D值被使用。
采用以下标记：Nmax是步骤2中得到的除法因数，Nmin是步骤4中得到的除法因数，NH是步骤6中得到的除法因数，NL是步骤7中得到的除法因数。
可以看到，由分频器产生的信号的频率为由压控振荡器产生的信号的频率除以第二二进制信号DIV的十进制等效数，例如DN。将由压控振荡器产生的信号频率标记为fS。结果在除法运算之后，信号的频率为fS/DN。进一步可以看到，有用的数为Nrange＝NH-NL，其表示在给定频带内有多少除数被用于调谐，即有多少除数对于窗口比较器被维持在状态S1S2＝01是必需的。因此，使用针对每一频带存储的数加快了锁定过程。
本发明的上述和其他特征和优点从以下参考附图的本发明示例性的实施例的描述中将是显而易见的，其中：
图1描述根据本发明的调谐系统，
图2描述根据本发明实施例的窗口比较器，
图3描述根据本发明的实施例在调谐系统中使用的电容器组。
图1描述了根据本发明的调谐系统100。该调谐系统100被设计来接收包括在具有多个非重叠频带、高频率和低频率的频率范围中的射频输入信号。调谐系统100包含由模拟信号VT和第一二进制信号D控制的压控振荡器(VCO)6。模拟信号VT被输入到窗口比较器1中，所述比较器1具有表示低频率的低门限VL和表示高频率的高门限VH。可选地，窗口比较器1在如图2中所示的设备中实现。窗口比较器1包含第一差分比较器11和第二差分比较器12。只要模拟信号VT大于高门限VH，第一差分比较器就产生具有第一二进制值的第一信号S1。只要模拟信号VT小于低门限VL，第二差分比较器就产生具有第二二进制值的第二信号S2。在图4中所示的实施例中，信号VH、VL、VT、S1和S2是电压。将相应信号作为电流或其电压和电流的组合的窗口比较器1可相当容易地由本领域的技术人员想象得到。在图2中所示的窗口比较器1的实施例中，当指示VT大于VH或小于VL时，信号S1和S2具有HI GH值。否则，二进制信号具有LOW值。对应于电压与二进制信号之间的关系，可以产生以下表格。
表格
    状态     S1     S2
   VT＜VL     LOW     HIGH
   VL＜VT＜VH     LOW     LOW
   VT＞VH     HIGH     LOW
可以看到，对于本领域的技术人员来说，相当容易能得到图2中所示的示意图和该表格的明显的替代方案，只要考虑到窗口比较器1应产生信号S1、S2的三种不同的组合即可。
由窗口比较器1产生的信号被输入到控制器3，该控制器3产生第一二进制信号D，用于数字控制压控振荡器6的输出频率。该控制器进一步产生第二二进制信号DIV，该第二二进制信号DIV被输入到分频器4，用于确定由压控振荡器6产生的周期信号S的除法因数。控制器3包括用于存储频率范围的二进制表示和包括在频率范围中的每个频带的二进制表示的本地存储器。调谐系统100进一步包含PLL环。PLL环包括耦合到分频器4的相位检测器5。相位检测器5产生与参考周期信号fREF的相位和由分频器4产生的信号的相位之间的相位差成比例的误差信号。该误差信号被输入到包含耦合到环路滤波器的电荷泵的复合块7中，该复合块7产生模拟信号VT。
在递交给顾客之前，调谐系统通常被调谐，并且因此期望根据本发明的用于调谐系统的调谐方法。因此，在以下考虑中，提供根据本发明的用于调谐调谐系统100的方法。
考虑第一二进制信号为D＝d1d2...dn，其中di是0或1，而且当相应的di为1时，任何开关SW1、SW2、...、SWn转为ON。结果对于图3中所示的电路，总电容可以被写为 C = Σ i = 1 diCi 。任何电容器Ci(i＝1...n)可被实施为无源电容器或MOS电容器。前述关系强调总电容与第一二进制信号D之间的直接关系。第一信号S1被用作指示模拟信号VT是否大于VH。在这种情形，结果由VCO 6产生的频率大于最大可能频率，并且因此考虑两种行动。首先，第二二进制信号DIV被修改，从而降低由分频器产生的信号的频率。其次，第一数字信号D用于降低由VCO产生的信号S的频率，从而增加图3中所示电路的总电容。类似的机制在以下情形被提供，当模拟信号VT低于信号VL时，第二信号S2为HIGH。第一和第二二进制信号D和相应的DIV被存储在控制器3的本地存储器中，该控制器3可用于调谐系统100的自动调谐或进一步校准。
调谐机制可总结如下：
1.将所有开关SW1...SWn设置在OFF状态，也就是D＝00...0；
2.顺序修改第二二进制信号DIV直至第一信号S1为HIGH；
3.将所有开关SW1...SWn设置在ON状态，也就是D＝11...1；
4.顺序修改第二二进制信号DIV直至第二信号S2为HIGH；
5.设置第一二进制信号D＝00...1；
6.调整第二二进制信号DIV直至第一信号S1变为HIGH：
7.调整第二二进制信号DIV直至第二信号S2变为HIGH；
8.将第二二进制信号DIV代码存储在控制器3的存储器中；
9.将第一二进制信号D修改到下一个值，也就是D＝0...10；以及
10.重复步骤6至9直至所有可能的D值被使用。
采用以下标记：Nmax是步骤2中得到的除法因数，Nmin是步骤4中得到的除法因数，NH是步骤6中得到的除法因数，NL是步骤7中得到的除法因数。
可以看到，由分频器产生的信号的频率为信号S的频率除以第二二进制信号DIV的十进制等效数，例如DN。将信号S的频率标记为fS。结果在除法运算之后，信号的频率为fS/DN。进一步可以看到，有用的数为Nrange＝NH-NL，其表示在给定频带内有多少除数被用于调谐，即有多少除数对于窗口比较器被维持在状态S1S2＝01是必需的。因此，使用针对每一频带存储的数加快了锁定过程。上述调谐机制被用于校准调谐系统。不能对应该调谐机制的调谐系统必需被排斥，因为这意味着在频率范围中存在不能由调谐系统覆盖的频带。因此，该调谐机制使用VCO的模拟和二进制控制改善了调谐系统的质量控制。
在本发明的描述中，如图4中所示考虑频率范围FR和频带FB的含义。
注意本发明的保护范围不限于在此描述的实施例。权利要求中的参考标记也不限制本发明的保护范围。词“包含”不排除除了那些在权利要求中提及的部件以外的部件。元件前的词“一个”不排除多个那些元件。构成本发明部分的装置既可以专用硬件的形式又可以编程目的的处理器形式来实现。本发明在于每个新特征或这些特征的组合。

Claims (8)

1.一种调谐系统，用于接收包括在一个频率范围中的射频输入信号，该范围具有多个非重叠频带、最高频率和最低频率，该调谐系统包含由模拟信号和第一二进制信号控制的压控振荡器，并且其特征在于：该模拟信号被输入到窗口比较器，所述比较器具有表示最低频率的低门限和表示最高频率的高门限。
2.如权利要求1所述的调谐系统，其中所述窗口比较器产生被输入到控制器的信号，用于产生第一二进制信号以数字控制压控振荡器的输出频率。
3.如权利要求2所述的调谐系统，其中所述控制器进一步产生第二二进制信号，该第二二进制信号被输入到分频器用于确定由压控振荡器产生的周期信号的除法因数。
4.如权利要求2或3所述的调谐系统，其中所述控制器进一步包含本地存储器，用于存储频率范围的二进制表示和包括在频率范围中的每个频带的二进制表示。
5.如权利要求3或4所述的调谐系统，进一步包含锁相环，该锁相环包括耦合到分频器的相位检测器，该相位检测器产生与参考周期信号的相位和由分频器产生的信号的相位之间的相位差成比例的误差信号，该误差信号被输入到包含耦合到环路滤波器的电荷泵的复合块，该复合块产生模拟信号。
6.如权利要求1所述的调谐系统，其中所述窗口比较器包含第一差分比较器和第二差分比较器，只要模拟信号大于高门限，该第一差分比较器就产生具有第一二进制值的第一信号；只要模拟信号小于低门限，所述第二差分比较器就产生具有第二二进制值的第二信号。
7.如权利要求1所述的调谐系统，其中所述压控振荡器包含分别耦合到多个开关的多个电容器，所述开关的状态由第一数字信号来控制。
8.如权利要求3所述的调谐系统，其中所述窗口比较器包含第一差分比较器和第二差分比较器，只要模拟信号大于高门限，该第一差分比较器就产生具有第一二进制值的第一信号；只要模拟信号小于低门限，所述第二差分比较器就产生具有第二二进制值的第二信号，其中该压控振荡器包含分别耦合到多个开关的多个电容器，所述开关的状态由第一数字信号来控制，并且该第一数字信号包含多个二进制信号，每个二进制信号控制各自的开关，调谐方法进一步包含以下步骤：
1.将所有开关设置在OFF状态，使得第一数字信号＝00...0；
2.顺序修改第二二进制信号直至第一信号为HIGH；
3.将所有开关设置在ON状态，使得第一数字信号＝11...1；
4.顺序修改第二二进制信号直至第二信号为HIGH；
5.设置第一二进制信号＝00...1；
6.调整第二二进制信号直至第一信号变为HIGH；
7.调整第二二进制信号直至第二信号变为HIGH；
8.将第二二进制信号代码存储在控制器的存储器中；
9.将第一二进制信号修改到下一个值；以及
10.重复步骤6至9直至第一数字信号的所有可能值被使用。
9.使用如权利要求8中所述的调谐方法，用于在制造过程中对具有由模拟信号和二进制信号控制的VCO的调谐系统的质量控制，并且用于在开发过程中快速锁定在外部信号的频率上。
CN038146460A 2002-06-24 2003-06-12 调谐系统 Pending CN1663126A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP02077504 2002-06-24
EP02077504.5 2002-06-24

Publications (1)

Publication Number Publication Date
CN1663126A true CN1663126A (zh) 2005-08-31

Family

ID=29797227

Family Applications (1)

Application Number Title Priority Date Filing Date
CN038146460A Pending CN1663126A (zh) 2002-06-24 2003-06-12 调谐系统

Country Status (6)

Country Link
US (1) US20050221773A1 (zh)
EP (1) EP1520347A1 (zh)
JP (1) JP2005531188A (zh)
CN (1) CN1663126A (zh)
AU (1) AU2003236998A1 (zh)
WO (1) WO2004001975A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102984878A (zh) * 2012-11-28 2013-03-20 中国原子能科学研究院 医用回旋加速器的多态调谐方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004312081A (ja) * 2003-04-02 2004-11-04 Matsushita Electric Ind Co Ltd 放送波受信装置
US7180334B2 (en) 2003-04-03 2007-02-20 Altera Corporation Apparatus and method for decreasing the lock time of a lock loop circuit
WO2005122397A2 (en) 2004-06-08 2005-12-22 Koninklijke Philips Electronics N.V. Frequency tunable arrangement
CN1981435A (zh) * 2004-06-08 2007-06-13 皇家飞利浦电子股份有限公司 频率可调装置
CN102281058B (zh) * 2010-12-10 2014-03-12 华为技术有限公司 确定锁相环pll带宽特性的方法、装置和系统
US11689206B1 (en) * 2022-03-04 2023-06-27 Nxp B.V. Clock frequency monitoring for a phase-locked loop based design

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56168168A (en) * 1980-05-29 1981-12-24 Toshiba Corp Window comparator circuit
US4590602A (en) * 1983-08-18 1986-05-20 General Signal Wide range clock recovery circuit
US4847569A (en) * 1987-02-20 1989-07-11 Wavetek Corporation Automatic calibration system for a voltage control oscillator
US4855683A (en) * 1987-11-18 1989-08-08 Bell Communications Research, Inc. Digital phase locked loop with bounded jitter
EP0944171A1 (fr) * 1998-03-17 1999-09-22 Koninklijke Philips Electronics N.V. Appareil électronique comportant un synthétiseur de fréquence et procédé pour régler un synthétiseur de fréquence
US6104682A (en) * 1998-07-23 2000-08-15 Matsushita Electric Industrial Co., Ltd. Disk apparatus having a data reproducing system using a digital PLL
US6211745B1 (en) * 1999-05-03 2001-04-03 Silicon Wave, Inc. Method and apparatus for digitally controlling the capacitance of an integrated circuit device using mos-field effect transistors
US6320406B1 (en) * 1999-10-04 2001-11-20 Texas Instruments Incorporated Methods and apparatus for a terminated fail-safe circuit
DE10056294A1 (de) * 2000-11-14 2002-05-29 Infineon Technologies Ag Oszillatorschaltung
US6605965B1 (en) * 2001-09-26 2003-08-12 Micrel, Incorporated Differential window comparator

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102984878A (zh) * 2012-11-28 2013-03-20 中国原子能科学研究院 医用回旋加速器的多态调谐方法
CN102984878B (zh) * 2012-11-28 2015-04-29 中国原子能科学研究院 医用回旋加速器的多态调谐方法

Also Published As

Publication number Publication date
US20050221773A1 (en) 2005-10-06
AU2003236998A1 (en) 2004-01-06
JP2005531188A (ja) 2005-10-13
EP1520347A1 (en) 2005-04-06
WO2004001975A1 (en) 2003-12-31

Similar Documents

Publication Publication Date Title
US6545547B2 (en) Method for tuning a VCO using a phase lock loop
EP1460762B1 (en) High-speed, accurate trimming for electronically trimmed VCO
US8183950B2 (en) Auto-calibration for ring oscillator VCO
US7602256B2 (en) Systems and techniques for auto-calibration and fast tuning of voltage controlled oscillators in phase-lock loops
US8169270B2 (en) Overlapping, two-segment capacitor bank for VCO frequency tuning
CN1052353C (zh) 带有残余误差校正的分数n频率合成器及其频率合成方法
EP0560475B1 (en) Method and apparatus for selecting optimum receiving frequency in a multichannel receiver
CN113014254B (zh) 锁相环电路
FI82793C (fi) Avstaemningsenhet foer apparater foer telekommunikationsteknik.
EP2267900A1 (en) High resolution auto-tuning for a voltage controlled oscillator
US20090153252A1 (en) Multi-band voltage controlled oscillator controlling module, phase locked loop utilizing which and related method thereof
US20110032011A1 (en) Auto frequency calibrator, method thereof and frequency synthesizer using it
CN1663126A (zh) 调谐系统
EP1564890A1 (en) Analogue self-calibration method and apparatus for low noise, fast and wide-locking range phase locked loop
CN109995365A (zh) 一种基于开关电容阵列温度补偿电路的频率综合器
CN1347198A (zh) 用于射频合成器的自动校正系统和方法
US7019595B1 (en) Frequency synthesizer with automatic tuning control to increase tuning range
AU738794B2 (en) Charge pump steering systems and methods for loop filters of phase locked loops
CN113541681B (zh) 一种应用于双路径锁相环的自动电流校准电荷泵电路
US6091943A (en) Combining oscillator with a phase-indexed control circuit for a radio receiver
CN112087228B (zh) 一种锁相环电路
CN109995364B (zh) 一种基于数字温度补偿电路的频率综合器
CN113872594A (zh) 振荡器频率的快速数字校准方法
CN113541683B (zh) 一种基于可编程三分频器的锁相环自动频率校准器
US6914458B2 (en) Method and device for generating a signal with a frequency equal to the product of a reference frequency and a real number

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication