CN109995364B - 一种基于数字温度补偿电路的频率综合器 - Google Patents

一种基于数字温度补偿电路的频率综合器 Download PDF

Info

Publication number
CN109995364B
CN109995364B CN201910165998.3A CN201910165998A CN109995364B CN 109995364 B CN109995364 B CN 109995364B CN 201910165998 A CN201910165998 A CN 201910165998A CN 109995364 B CN109995364 B CN 109995364B
Authority
CN
China
Prior art keywords
voltage
temperature compensation
tune
ref
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910165998.3A
Other languages
English (en)
Other versions
CN109995364A (zh
Inventor
李浩明
李国儒
王腾佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Chengxin Technology Co ltd
Original Assignee
Hangzhou Chengxin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Chengxin Technology Co ltd filed Critical Hangzhou Chengxin Technology Co ltd
Priority to CN201910165998.3A priority Critical patent/CN109995364B/zh
Publication of CN109995364A publication Critical patent/CN109995364A/zh
Application granted granted Critical
Publication of CN109995364B publication Critical patent/CN109995364B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种基于数字温度补偿电路的频率综合器,包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、驱动器、分频器和温度补偿电路,由鉴频鉴相器鉴别参考时钟频率Fref和分频器输出的分频时钟的相位差,电荷泵将该相位差转换为对应的电流,该电流经过环路滤波器得到相应的控制压控振荡器频率大小的控制电压Vtune,压控振荡器输出信号经过驱动器电路将作为系统输出,同时还将给到分频器,形成负反馈环路,所述温度补偿电路进一步包括温度补偿变容管、电阻分压网络、比较器、数字电路、数模转换器和低通滤波器。

Description

一种基于数字温度补偿电路的频率综合器
技术领域
本发明属于集成电路技术领域,具体涉及一种基于数字温度补偿电路的频率综合器。
背景技术
频率综合器中的压控振荡器的调谐增益会影响其自身的相位噪声大小。调谐增益越大,相位噪声越大。宽频带的频率综合器需要一个频率覆盖范围广的压控振荡器,如果宽频带的压控振荡器仍然采用一根调谐曲线(也可以称之为“子带”),将会产生很大的调谐增益,势必会恶化相位噪声性能。目前通常的做法是在压控振荡器中采用数字控制的开关电容阵列,将一根调谐曲线划分成多根调谐曲线,降低调谐增益。这样可以在覆盖宽频带范围的同时,有效提高相位噪声性能。
频率综合器锁定之后,在外界环境温度变化的情况下,压控振荡器的控制电压Vtune会发生变化,当Vtune的变化超出电荷泵的线性范围时(即超出了子带的频率覆盖范围),会导致频率综合器出现性能恶化甚至失锁的现象。
通过提高调谐增益,提高子带的频率覆盖范围。但是这种方法的弊端是因为调谐增益提高而导致相位噪声性能恶化。另外,压控振荡器的控制电压在锁定之后一般处于中间值,此时控制电压的线性度最佳,当随着温度变化,控制电压会发生改变,越接近极限值的情况下,线性度越差。而由于非线性引入的额外的相位噪声也会恶化频率综合器的性能。
发明内容
本发明要解决的技术问题是提供一种基于数字温度补偿电路的频率综合器,用于通过一种全新的基于数模转换器的温度补偿电路及算法,可以保持原有调谐增益不变以及保持环路滤波器负载基本不变的情况下,通过额外的温度补偿电路,配合数字算法的控制,有效补偿因为温度变化带来的影响。
为解决上述技术问题,本发明采用如下的技术方案:
一种基于数字温度补偿电路的频率综合器,包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、驱动器、分频器和温度补偿电路,由鉴频鉴相器鉴别参考时钟频率Fref和分频器输出的分频时钟的相位差,电荷泵将该相位差转换为对应的电流,该电流经过环路滤波器得到相应的控制压控振荡器频率大小的控制电压Vtune,压控振荡器输出信号经过驱动器电路将作为系统输出,同时还将给到分频器,形成负反馈环路,所述温度补偿电路进一步包括温度补偿变容管、电阻分压网络、比较器、数字电路、数模转换器和低通滤波器。
优选地,所述温度补偿变容管由两个变容管组成,和压控振荡器的差分输出信号并联。
优选地,分压电阻网络用于产生两个参考电压Vref_H和Vref_L
优选地,所述比较器电路用于比较压控振荡器控制电压Vtune和两个参考电压Vref_L和Vref_H的大小,并得到第一数字信号data1和第二数字信号data2,当Vtune<Vref_L时,data1=1,否则,data1=0;当Vtune>Vref_H时,data2=1,否则data2=O。
优选地,所述数字电路为用于实现温度补偿算法的逻辑电路。
优选地,所述温度补偿算法具体为:
在频率综合器锁定之前,数字电路不工作;
当频率综合器完成锁定之后,数字电路开始工作;初始状态下,数字电路给出的数模转换器控制电压码字为中间值,
Vtune和两个参考电压Vref_L和Vref_H进行比较,得到比较结果data1和data2;数字电路在输入时钟上升沿对data1和data2采样得到相应的结果;
当Vtune>Vtef_L且Vtune<Vref_H时,数字电路采样得到的data1和data2的结果都为0,输出的控制电压码字保持不变;
当Vtune<Vref_L时,data1=1,控制输出的控制电压码字减1,之后温度补偿电路输出的Vtune_dac变低,控制温度补偿变容管给压控振荡器补偿电容,直到Vtune回到正常范围;
当Vtune>Vref_H时,data2=1,控制输出的控制电压码字加1,之后温度补偿电路输出的Vtune_dac变高,控制温度补偿变容管给压控振荡器补偿电容,直到Vtune回到正常范围。
采用本发明具有如下的有益效果:
1.本发明提出了一种全新的基于数模转换器的温度补偿电路及算法的频率综合器,可以保持原有调谐增益不变以及保持环路滤波器负载基本不变的情况下,通过额外的温度补偿电路,配合数字算法的控制,有效补偿因为温度变化带来的影响;
2.同时一定程度上可以保持压控振荡器的控制电压处于线性度较好的电压区间,可以避免由非线性引入额外的相位噪声。
附图说明
图1为本发明实施例的基于数字温度补偿电路的频率综合器的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
参照图1,本发明公开了一种基于数字温度补偿电路的频率综合器,包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、驱动器、分频器和温度补偿电路,由鉴频鉴相器鉴别参考时钟频率Fref和分频器输出的分频时钟的相位差,电荷泵将该相位差转换为对应的电流,该电流经过环路滤波器得到相应的控制压控振荡器频率大小的控制电压Vtune,压控振荡器输出信号经过驱动器电路将作为系统输出,同时还将给到分频器,形成负反馈环路,温度补偿电路进一步包括温度补偿变容管、电阻分压网络、比较器、数字电路、数模转换器和低通滤波器。
其中温度补偿变容管由两个变容管组成,和压控振荡器的差分输出信号并联。需要注意的是,在设计中可以将该部分电路嵌入到压控振荡器的电路中,在版图设计中整合在一起,这样可以最大程度保证电路性能不受版图寄生参数的影响。
其中的分压电阻网络用于产生两个参考电压Vref_H和Vref_L。在设计取值时应该考虑压控振荡器变容管的线性区间即相位噪声性能较好的区间,设置合理的参考电压的值。加入温度补偿电路之后,在电路稳定状态下,压控振荡器的控制电压Vtune将会保持在这两个参考电压之内。
其中的比较器电路可以比较压控振荡器控制电压Vtune和两个参考电压的大小,并得到第一数字信号data1和第二数字信号data2。当Vtune<Vref_L时,data1=1,否则,data1=0;当Vtune>Vref_H时,data2=1,否则data2=0。
其中的数字电路主要是实现温度补偿算法的逻辑电路,可以通过编写代码并通过数字电路综合工具和自动布局布线工具实现。算法工作流程详见下文描述。
其中的数模转换器主要用于将数字电路产生的控制电压码字转换成模拟电压信号,即Vtune_dac,用于控制压控振荡器的振荡频率。在设计中,应设计位数不低于8比特的数模转换器,保证足够高的控制电压精度。
其中的低通滤波器可以采用简单的RC低通滤波电路结构或者其他低通滤波电路结构,主要用于滤除数模转换器输出的高频信号,使得数模转换器输出可以平缓变化,这样可以避免压控振荡器电路频率发生突变,避免频率突变导致频率综合器系统失锁。
温度补偿算法工作过程如下:
在频率综合器锁定之前,数字电路(温度补偿算法)不工作。
当频率综合器完成锁定之后,数字电路开始工作。初始状态下,数字电路给出的数模转换器控制电压码字为中间值,以8位码字为例,即10000000。
Vtune和两个参考电压(Vref_L和Vref_H)进行比较,得到比较结果第一数字信号data1和第二数字信号data2。数字电路在输入时钟上升沿对第一数字信号data1和第二数字信号data2采样得到相应的结果。输入时钟可以设置为低于参考时钟的任何频率,建议选用参考时钟的4分频或者8分频。
当Vtune>Vref_L且Vtune<Vref_H时,数字电路采样得到的data1和data2的结果都为0,输出的控制电压码字保持不变。
当Vtune<Vref_L时,data1=1,控制输出的控制电压码字减1,之后温度补偿电路输出的Vtune_dac变低,控制温度补偿变容管给压控振荡器补偿电容,直到Vtune回到正常范围。
当Vtune>Vref_H时,data2=1,控制输出的控制电压码字加1,之后温度补偿电路输出的Vtune_dac变高,控制温度补偿变容管给压控振荡器补偿电容,直到Vtune回到正常范围。
应当理解,本文所述的示例性实施例是说明性的而非限制性的。尽管结合附图描述了本发明的一个或多个实施例,本领域普通技术人员应当理解,在不脱离通过所附权利要求所限定的本发明的精神和范围的情况下,可以做出各种形式和细节的改变。

Claims (1)

1.一种基于数字温度补偿电路的频率综合器,其特征在于,包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、驱动器、分频器和温度补偿电路,由鉴频鉴相器鉴别参考时钟频率Fref和分频器输出的分频时钟的相位差,电荷泵将该相位差转换为对应的电流,该电流经过环路滤波器得到相应的控制压控振荡器频率大小的控制电压Vtune,压控振荡器输出信号经过驱动器电路将作为系统输出,同时还将给到分频器,形成负反馈环路,所述温度补偿电路进一步包括温度补偿变容管、电阻分压网络、比较器、数字电路、数模转换器和低通滤波器;其中,数模转换器位数不低于8比特;
所述温度补偿变容管由两个变容管组成,和压控振荡器的差分输出信号并联;
分压电阻网络用于产生两个参考电压Vref_H和Vref_L;所述比较器电路用于比较压控振荡器控制电压Vtune和两个参考电压Vref_L和Vref_H的大小,并得到第一数字信号datal和第二数字信号data2,当Vtune<Vref_L时,datal=1,否则,data1=0;当Vtune>Vref_H时,data2=1,否则data2=0;
所述数字电路为用于实现温度补偿算法的逻辑电路;所述温度补偿算法具体为:
在频率综合器锁定之前,数字电路不工作;
当频率综合器完成锁定之后,数字电路开始工作;初始状态下,数字电路给出的数模转换器控制电压码字为中间值,
Vtune和两个参考电压Vref_L和Vref_H进行比较,得到比较结果datal和data2;数字电路在输入时钟上升沿对data1和data2采样得到相应的结果;
当Vtune>Vref_L且Vtune<Vref_H时,数字电路采样得到的data1和data2的结果都为0,输出的控制电压码字保持不变;
当Vtune<Vref_L时,datal=1,控制输出的控制电压码字减1,之后温度补偿电路输出的Vtune_dac变低,控制温度补偿变容管给压控振荡器补偿电容,直到Vtune回到正常范围;
当Vtune>Vref_H时,data2=1,控制输出的控制电压码字加1,之后温度补偿电路输出的Vtune_dac变高,控制温度补偿变容管给压控振荡器补偿电容,直到Vtune回到正常范围。
CN201910165998.3A 2019-03-06 2019-03-06 一种基于数字温度补偿电路的频率综合器 Active CN109995364B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910165998.3A CN109995364B (zh) 2019-03-06 2019-03-06 一种基于数字温度补偿电路的频率综合器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910165998.3A CN109995364B (zh) 2019-03-06 2019-03-06 一种基于数字温度补偿电路的频率综合器

Publications (2)

Publication Number Publication Date
CN109995364A CN109995364A (zh) 2019-07-09
CN109995364B true CN109995364B (zh) 2020-08-04

Family

ID=67130286

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910165998.3A Active CN109995364B (zh) 2019-03-06 2019-03-06 一种基于数字温度补偿电路的频率综合器

Country Status (1)

Country Link
CN (1) CN109995364B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN210518805U (zh) * 2019-12-25 2020-05-12 锐迪科微电子(上海)有限公司 放大电路和播放设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107659307A (zh) * 2017-11-07 2018-02-02 杭州城芯科技有限公司 一种用于频率综合器的电流源交替互换的电荷泵电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006135892A (ja) * 2004-11-09 2006-05-25 Oki Electric Ind Co Ltd 電圧制御発振器及び発振周波数調整方法
US7116181B2 (en) * 2004-12-21 2006-10-03 Actel Corporation Voltage- and temperature-compensated RC oscillator circuit
CN101714872A (zh) * 2009-11-11 2010-05-26 苏州麦格芯微电子有限公司 声表面波频率器件的温度补偿系统和方法
CN103259533B (zh) * 2012-02-15 2017-11-28 上海期成微电子技术有限公司 电感电容振荡器的锁相环电路及其温度补偿方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107659307A (zh) * 2017-11-07 2018-02-02 杭州城芯科技有限公司 一种用于频率综合器的电流源交替互换的电荷泵电路

Also Published As

Publication number Publication date
CN109995364A (zh) 2019-07-09

Similar Documents

Publication Publication Date Title
US7084710B2 (en) Digital expander apparatus and method for generating multiple analog control signals particularly useful for controlling an oscillator
CN109995365B (zh) 一种基于开关电容阵列温度补偿电路的频率综合器
US6646581B1 (en) Digital-to-analog converter circuit incorporating hybrid sigma-delta modulator circuit
US6658748B1 (en) Digitally-controlled L-C oscillator
US8169270B2 (en) Overlapping, two-segment capacitor bank for VCO frequency tuning
Shin et al. A 1.9–3.8 GHz $\Delta\Sigma $ Fractional-N PLL Frequency Synthesizer With Fast Auto-Calibration of Loop Bandwidth and VCO Frequency
US8531245B2 (en) Temperature compensation in a PLL
US7898343B1 (en) Frequency-locked loop calibration of a phase-locked loop gain
US5130671A (en) Phase-locked loop frequency tracking device including a direct digital synthesizer
US9319051B2 (en) Digital PLL with hybrid phase/frequency detector and digital noise cancellation
US7924193B2 (en) All-digital spread spectrum clock generator
CN101262225B (zh) 锁相环频率合成器
US8536916B1 (en) Digitally controlled oscillator with thermometer sigma delta encoded frequency control word
US8902009B1 (en) Tuning circuit for inductor capacitor (LC) tank digitally controlled oscillator
US20100097150A1 (en) Pll circuit
US20110227615A1 (en) Pll with continuous and bang-bang feedback controls
US5184092A (en) Phase-locked loop frequency tracking device including a direct digital synthesizer
US20170040943A1 (en) Electronic device with capacitor bank linearization and a linearization method
US20140035691A1 (en) Capacitive divider structure
US8368440B2 (en) Phase-locked-loop circuit including digitally-controlled oscillator
CN109995364B (zh) 一种基于数字温度补偿电路的频率综合器
US20120139654A1 (en) Frequency synthesizer
Elmallah et al. A 3.2-GHz 405 fs rms jitter–237.2 dB FoM JIT ring-based fractional-N synthesizer
CN112054800A (zh) 数字时间转换方法、数字时间转换器以及数字锁相环
CN109075794B (zh) Pll系统及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Li Haoming

Inventor after: Li Guoru

Inventor after: Wang Tengjia

Inventor before: Li Haoming

Inventor before: Yu Faxin

Inventor before: Li Guoru

Inventor before: Liu Jiarui

Inventor before: Wang Tengjia

Inventor before: Chen Jiahao

CB03 Change of inventor or designer information
GR01 Patent grant
GR01 Patent grant