CN109075794B - Pll系统及其操作方法 - Google Patents

Pll系统及其操作方法 Download PDF

Info

Publication number
CN109075794B
CN109075794B CN201680084599.9A CN201680084599A CN109075794B CN 109075794 B CN109075794 B CN 109075794B CN 201680084599 A CN201680084599 A CN 201680084599A CN 109075794 B CN109075794 B CN 109075794B
Authority
CN
China
Prior art keywords
control signal
analog
slave
phase
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680084599.9A
Other languages
English (en)
Other versions
CN109075794A (zh
Inventor
德米特里·彼得罗夫
梅海涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN109075794A publication Critical patent/CN109075794A/zh
Application granted granted Critical
Publication of CN109075794B publication Critical patent/CN109075794B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
    • H03B5/1243—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising voltage variable capacitance diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H03K3/0322—Ring oscillators with differential cells
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

锁相环(phase‑lock loop，PLL)可以包含变频振荡器，可调整以控制输出信号的相位；主控制子系统，包含检相器以及输出信号和检相器之间的连接，检相器生成主控制信号以调整变频振荡器；以及从控制子系统，具有串联的模数转换器和数模转换器用以接收主控制信号，并生成同样经过连接以独立调整变频振荡器的从控制信号。

Description

PLL系统及其操作方法
技术领域
这些改进通常涉及锁相环(phase lock loop或phase-locked loop，PLL)电路领域，且更具体地说，涉及模拟压控振荡器控制型的PLL。
背景技术
锁相环(phase-locked loop，PLL)控制系统广泛用于各种需要将输出信号的相位锁相为输入信号相位的应用中。例如，PLL可用于时钟系统。PLL包含一个变频振荡器(通常是压控振荡器(voltage-controlled oscillator，VCO))和一个控制回路。控制回路比较从VCO接收到的输出信号的相位与输入信号的相位。基于该比较生成控制信号(通常为电压)，其用于调整VCO的频率直到回路与相位匹配。输出信号的频率可以是输入信号的频率的倍数。控制信号可以是差分或单端的，具体取决于应用。现代的PLL通常以集成电路的形式体现为电子芯片的一部分。
虽然各种形式的PLL在某种程度上已被证实是令人满意的，但仍有进一步改进的余地。实际上，VCO电源噪声会导致相位抖动，并且VCO频率会受到温度变化的影响。某些应用需要VCO和噪声电源块之间的直接连接，这会使PLL特别暴露于由噪声引起的抖动。某些应用，例如天线塔的时钟系统，需要在极端温度范围内维持时钟系统的运行，例如-40至125℃。因为控制回路生成的电压范围通常是有限的，这会导致VCO的频率偏移超过控制回路的补偿能力。结合了电源噪声和极端温度变化的应用会对PLL设计带来特殊的挑战。
发明内容
本文描述了使用从控制子系统的实施例。从控制子系统也被连接以接收主控制子系统(控制回路)的主控制信号，并且可操作通过独立地控制从变容元件从而直接响应主控制信号的变化。
根据一个方面，提供了一种用于生成将相位锁定为输入信号的输出信号的锁相环(phase-lock，PLL)系统，所述PLL系统包括：变频振荡器，可调整以控制所述输出信号的相位/频率；主控制子系统，包含检相器以及所述输出信号和所述检相器之间的连接，所述检相器用于比较所述输入信号和所述输出信号的相位，并基于所述比较生成主控制信号，所述主控制信号为模拟信号，并且经过连接以调整所述变频振荡器；以及从控制子系统，具有串联的模数转换器和数模转换器用以接收所述主模拟控制信号，并生成经过连接以调整所述变频振荡器的从模拟控制信号。
根据另一方面，提供了一种锁相环(phase-lock loop，PLL)系统的操作方法，所述PLL系统具有变频振荡器、包含检相器的主控制子系统、以及从控制子系统。所述方法包括：改变所述变频振荡器的频率，从而将输出信号从前一相位改变为后一相位；所述主控制子系统生成指示所述后一相位与输入信号的相位之间的差的主控制信号，所述主控制信号从设计值偏移；所述主控制信号控制所述变频振荡器以将所述输出信号的频率/相位调整为所述输入信号的相位的函数，以补偿频率的变化；所述从控制子系统对所述主控制信号作出反应，并控制所述变频振荡器以将所述输出信号的频率/相位调整为所述输入信号的相位的函数，导致对频率变化的过补偿；所述主控制子系统通过使所述主控制信号回到所述设计值，以对所述过补偿作出反应而修改所述主控制信号；一旦所述主控制信号回到所述设计值，所述从控制子系统就保持对所述变频振荡器的控制和对所述输出信号的所述频率/相位的调整。
在阅读本公开之后，本领域技术人员将会看到关于本改进的许多其他特征及其组合。
附图说明
在图中，
图1是示例PLL系统的简化框图；
图2是图1中的PLL系统的示例操作方法的流程图；
图3是PLL系统的示例实施例的框图；
图4A、4B和4C是示出变容器电容变化的曲线图；
图5A和5B示出了在图3的PLL系统的操作期间信号随时间变化的模拟示例响应，其中图5A描绘了VCO频率偏移之后的输出信号频率随时间的变化，而图5B描绘了主控制信号和从控制信号随时间的变化；
图6是图3的PLL系统中使用的示例模数转换器的示意图；
图7是图3的PLL系统中使用的示例数模转换器的示意图；
图8是可用于PLL系统的压控振荡器的替代实施例的框图。
具体实施方式
图1是示例PLL系统10的简化框图，其生成输出信号12。输出信号12的相位与具有参考相位的输入信号14的相位相匹配。在这个例子中，变频振荡器16为压控振荡器(voltage-controlled oscillator，VCO)16a。PLL系统10具有控制回路形式的主控制子系统18，其具有检相器20。该检相器20比较输出信号12的相位与输入信号14的参考相位，并生成表示上述相位之间的差的信号。这个信号在本文中被称为主控制信号22，因为它用于调整VCO 16a的频率。该主控制子系统18可以基于现有技术，并且通常通过主控制信号22电压的模拟变化检测并对VCO 16a的频率变化(例如，由温度变化、电源噪声或其他源导致的频率变化)作出反应。电压的改变将调整VCO 16a，以使VCO 16a的相位/频率恢复与输入信号14的相位/频率锁定。主控制信号22可以是差分或单端的。
传统的主控制子系统被设计为主控制信号电压的“均衡”或“设计”值的函数；即主控制子系统的部件在设计电压值处最优化以获得最佳性能(例如较低的时钟系统相位抖动)。在差分主模拟控制信号的情况下，设计电压值可以是电势的零差。或者在单端的场景中，设置为相对于接地参考或其他参考的电势的给定差值。在不存在诸如下文将描述的从控制子系统26的情况下，主控制子系统通常通过主控制信号与设计值的持续偏移来对VCO频率的变化作出反应。只要VCO的频率偏移持续存在，这种偏移就会持续下去。主控制子系统可通过不希望的附加噪声或抖动感应对主控制信号中的这种持续偏移作出反应。
在图1所示的例子中，PLL系统10还具有从控制子系统26，从控制子系统26通过生成从控制信号28而间接地对主控制信号22作出反应。从控制信号28用于独立调整压控振荡器16的频率，其可初步导致过补偿。由于从控制子系统26使用主控制信号22作为其输入，因此其不直接对相位/频率变化作出反应，而是通过主控制信号22的偏移间接地对相位/频率变化作出反应。
因此，当示例PLL系统10面临VCO 16a的频率/相位偏移110时，可以发生图2的流程图中所示的以下过程：
a.在步骤112中，主控制子系统18通过主控制信号22从设计电压值偏移，以对VCO16a的频率/相位偏移作出反应；
b.在步骤114中，主控制信号22的偏移将VCO 16a的频率/相位调整为检测到的相位偏移的函数；
c.在步骤116中，从控制子系统26通过生成从控制信号28对主控制信号22的偏移作出反应，从控制信号28的形式可以是与主控制信号22和设计值的偏差成比例的误差信号。误差信号会导致VCO 16a的频率/相位的过补偿；
d.在步骤118中，由主控制子系统18检测VCO 16a的电容和随后的频率/相位的过补偿，并使主控制信号18回到设计值。此时，从控制子系统26生成的误差信号变为零。主控制子系统18保持VCO 16a的锁相。
为了实现这一点，通常将主控制子系统18的时间常数选择为小于从控制子系统26的时间常数，也就是说，从控制子系统26的反应将快于主控制子系统18的反应时间。
相应地，在均衡时，PLL系统10的VCO 16a频率/相位变化补偿功能可以在将主控制信号22保持在设计值的同时执行。如果例如在下文展示的例子中使用LC储能式VCO，则例如独立的变容元件可以接收主控制信号22和从控制信号28，且主控制信号22可以保持设计值，直到从变容元件达到其最大补偿能力。相应地，从变容元件也可以用于向PLL系统10提供额外的补偿能力。
让我们考虑VCO 16a频率/相位变化超过从变容元件达到其最大能力或轨时的水平的场景。在这种场景下，如在对上述图2的步骤112详述的那样，通过主控制信号22从设计值偏移来解决过量的频率偏移。然而，由于从控制子系统26不能再补偿这种过量的频移，所以过量的频率偏移仍将通过主控制信号22的偏移(如图2的步骤120所示)解决。主控制信号22的这种持续的偏移在操作上与主控制信号22的持续偏移相当，在本文所述的没有从控制子系统26的实施例中，用于补偿初始的VCO 16a的频率偏移。
由从变容元件提供的额外补偿能力尽管是通过将主控制信号22从设计值偏移而实现，但是仍然可以用于处理可能发生极端VCO 16a频率/相位变化的应用。例如，在遭受极端环境温度改变、极端电源噪声改变、源于其他源的极端改变或源于多个源的组合的极端改变的应用中可能发生这种极端变化。
上文已经讨论了示例PLL系统10的一般方面，现在将提供对可能的实施例的更详细描述。
在图3中呈现了PLL系统210的示例实施例的框图。在本实施例中，主控制信号222是模拟和差分的，并且包括vtunep和vtunem值。
主控制子系统218包括附加组件，例如PLL分频器232和PLL环路滤波器234，并且电荷泵236被集成到相频检测器(phase frequency detector，PFD)220中，其接收具有参考相位的输入信号214。为进行相频检测，PLL分频器232可以将VCO时钟频率降低N倍。PLL环路滤波器234可以对PFD 220的误差信号进行滤波，并且其特征可以是带宽的滤波时间常数。PLL系统210闭环电路(PFD 220、PLL环路滤波器234等)可以将VCO时钟保持为等于参考时钟的N倍。
PLL系统210通过增加或减少VCO差分转向电压Vtune_diff(vtunep-vtunem)来补偿频率变化。补偿速度与PLL环路滤波器234的时间常数成反比。Vtune_diff的改变增加或减少了VCO主变容元件224的电容。
主控制子系统218可以根据例如名称为“具有开关电容环路滤波器的全集成差分LC PLL(Fully Integrated Differential LC PLL with Switched Capacitor LoopFilter)”的美国专利8,773,184的公开来体现。从控制子系统226包括串联的模数转换器(analog-to-digital converter，ADC)240和数模转换器(digital-to-analog converter，DAC)242，并且生成形式为模拟值vaddp和vaddm的第二控制信号228。如本领域中已知的那样，ADC 240可以隐含地具有比较器功能。
更详细地说，现在将参照图4A来讨论不具有从控制子系统并且VCO频率受温度变化影响的示例PLL系统的情况。在温度T_0下，PLL输出信号被锁定为所需的频率。在该点310处，主控制信号(Vtune_diff)等于零，变容器电容(Cvar)等于Cvar_0，而其他变容器电容(Cvco)等于Cvco_0。由于温度从T_0变化到T_new，VCO元件的电容发生变化。T_new处的总VCO电容将为Ctotal_new＝Cvar_0+Cvco_new，导致点312。
主控制子系统(PLL闭环电路)通过增加或减少Vtune_diff来补偿该频率变化(在图4A所示的示例中，Vtune_diff减少)。Vtune_diff的改变增加或减少了VCO的主变容元件的电容。经过由主控制子系统的时间常数定义的一定时间之后，T_new处的总VCO电容将再次等于Ctotal_0＝Cvar_new+Cvco_new，并且总VCO电容在点314处回到PLL所需的锁定频率对应的值。如果T_new>>T_0，则Vtune_diff可能无法达到允许PLL锁定的值(例如，与回路关联的变容元件达到最大能力或轨)。
频率变化可以交替地或组合地从另一个源引起。更详细地说，现在将讨论没有从控制子系统并且VCO频率受电源噪声变化影响的示例PLL系统的情况。参考图4A以及从点310到312然后到314的移动，尽管应该理解的是，VCO频率变化的源不相同。在电源电压V_0下，PLL输出信号被锁定为所需的频率。此时，主控制信号(Vtune_diff)等于零，变容器电容Cvar＝Cvar_0，其他变容器电容Cvco＝Cvco_0。由于电源电压从V_0变为V_new，VCO元件的电容发生变化。V_new处的总VCO电容将为Ctotal_new＝Cvar_0+Cvco_new。主控制子系统(PLL闭环电路)通过增加或减少Vtune_diff来补偿频率变化。Vtune_diff的改变增加或减少了VCO的主变容元件的电容。经过由主控制子系统的时间常数定义的一定时间之后，V_new处的总VCO电容将再次等于Ctotal_0＝Cvar_new+Cvco_new，且总VCO电容返回到PLL所需的锁定频率对应的值。如果电源噪声的频率在环路滤波器带宽内，则VCO频率可以通过电源噪声改变来调制，其类型可被称为确定性周期频率调制。例如，这可能对诸如SerDes链路的应用的性能产生负面影响。
现在参考4B和4C，以说明利用从控制子系统226的可能的操作模式。在开始时，从变容元件230的电容可以在图4B上的点316处。在如图4A所示锁定PLL之后，由从控制子系统226检测Vtune_diff。从控制子系统226可生成时间连续的从控制信号Vadd_diff(Vaddp-Vaddm)，并将该信号施加到在上述示例中以从变容元件230的形式提供的补偿电路上。根据Vtune_diff，额外的变容器电容将被调整增加或减少，在图4B的例子中，其移动到点318。
现在转到图4C，为了保持锁定，主控制子系统218将自动地将Vtune_diff从点314拉回到原始(设计)点320(这里为～0V)。例如，负Vtune_diff可以使Vadd_diff从0V降低。Vadd_diff的减少可以使Cvar增加。Cvar的增加可以使VCO的频率(Fvco)降低。Fvco的减少可以使Vtune_diff增加以保持PLL锁定。当Vtune_diff达到设计值(例如0V)时，主控制子系统(环路)可以稳定。当温度或电源变化时，由于相同的原理，除非从变容元件230已达到其最大能力，否则Vtune_diff将保持在设计点，这可以有利于PLL的噪声性能。
图5A和5B示出了PLL系统210的示例模拟反应，其中输出信号频率(图5A)和控制信号电压(图5B)被映射在相同的时间尺度上。图5A示出了VCO的初始频率偏移330，其在340处逐渐恢复与输入频率锁定。图5B示出了主控制信号222的初始反应342，其由从时间0到时间T1的电压vtunep和vtunem所证明。事实上，主控制子系统218在时间T1之前锁定而没有受从控制子系统226的干扰，并且主控制子系统218的动态行为可以被看作被信号vtunep和vtunem所证明。
在下一个时钟信号(在时间T1之后)，从控制子系统226对vtunep和vtunem反应344。从控制子系统226的动态行为可以被看作被信号vaddp和vaddm所证明。T1处的从控制子系统226在其时间常数内响应突然施加到其ADC输入上的输入“vtunediff＝”vtunep”-“vtunem”。相应的信号vaddp和vaddm覆盖VCO上的vtunep和vtunem的动作，并最终使vtunep和vtunem达到设计值，在本例中该设计值为0电势差，因为vaddp和vaddm在均衡346处保持其补偿效果。
应该理解的是，这些图是为了说明的目的而提供，并且示出了用于大幅变化的场景。在通常的操作过程中，温度和噪声的变化幅度相对较小，不会产生具有所示幅度的“vaddp/m”变化。
如果附加(从)变容元件230达到其最大范围，则Vadd_diff可以停留在其“轨”或最大范围(例如，例如0.8V或-0.8V)内，并且所导致的主变容元件224电容的变化将开始持续，因为Vtune_diff不再由Vadd_diff补偿。如果从变容元件230与主变容元件224相同，则与没有新的补偿电路的锁定范围相比，新的补偿电路的锁定范围可以扩大(例如原始范围+0.7V)。
应该理解的是，在替代实施例中，变容元件224、230可以包括一个或多个变容器单元。
图6包括可以在图3的实施例中使用的ADC 240的示意图。更具体地说，图6中所示的ADC 240是标准的1位Flash ADC 240a(其具有集成的比较器功能)。ADC 240将模拟信号222转换成数字二进制串244。在此步骤中，来自模拟比较操作的噪声可以上变频为时钟频率，这样可以很容易地滤除，因为DAC通常具有时钟频率噪声滤波器。在本实施例中，时钟频率可以任意高达几吉兆赫。因此，滤波器的实现可以非常简单，例如，仅涉及单极点RC滤波器。替代实施例中可以使用替代ADC设计。
图7包括可以在图3的实施例中使用的DAC 242的详细示意图。对应的DAC单元可用于N位中的每一位。DAC 242不仅将数字二进制串244转换为模拟，而且还利用低通滤波器246滤除由于数字至模拟传递函数而已上移至时钟频率的模拟噪声。在这个例子中，低通滤波器246定义了操作的时间常数。DAC 242的时间常数(第二慢)应该小于ADC 240的时间常数(最快)，同时显著高于本实施例中的主控制子系统218的时间常数。应该理解的是，存在许多替代的DAC设计，并且设计者可以根据给定应用的具体情况来选择替代的DAC设计。
使用Cadence(商标)设计系统进行了各种模拟，以验证电路的实施。美国专利8,773,184的全电路实施已被用作主控制子系统218。电路实施基于16nm TSMC(硅制造商)的硅模型。下表为结果表格，其参考附图显示的结果图表。
Figure GDA0001828712960000051
Figure GDA0001828712960000061
表1：模拟结果
基于这些模拟，预测该实施例应该能够在1V等级的低电源电压下工作，同时补偿高达+/-5％的增加的电源噪声。
更具体地说，在仅具有主控制子系统的PLL的情况下经常用于环路稳定性和噪声分析的开环PLL传递函数可以表达为：
Figure GDA0001828712960000062
其中：
Kpd-为检相器增益
Icp-为电荷泵电流
Kvco-为VCO收益。对于常规的PLL而言，Kvco为与频率无关的常数。
H(s)-为环路滤波器传递函数
N-为PLL分频器分频比
s＝j×2×π×f-为复数频率(f代表频率)
环路传递函数可以如下式简单表达为：
Figure GDA0001828712960000063
其中：
Rlf和Clf且为环路滤波器电阻和电容。
在PLL进一步具有如上所述的从控制子系统的情况下，Kvco可以用下面的频率相关方程代替：
Figure GDA0001828712960000064
其中：
Figure GDA0001828712960000065
-为包括从控制子系统的PLL的VCO增益
Figure GDA0001828712960000066
-为与主从变容元件的标称电容相关的系数
τ-是ADC和DAC链的时间常数；
在本文DAC的时间常数在ADC+DAC链的时间常数中占主导地位且RC滤波器用作DAC的情况下，τ＝RDAC×CDAC。
最后，带有补偿器的PLL的开环增益可表达为：
Figure GDA0001828712960000071
上述方程可用作PLL噪声和稳定性分析的基础，用于补偿器α和τ的设计选择。
如可以理解的，上面描述和示出的示例仅是示例性的。锁相环系统的实施例可用于各种应用，包括诸如高速串行至并行接口之类的应用，在其中，低速并行数据被压缩至串行总线，例如出现在光缆或主时钟的情况下为十几GHz。取决于应用不同，实施例带宽可以非常大，例如高于1GHz、5GHz、10GHz或15GHz，并且实施例可以适用于在宽频率范围内对噪声敏感的应用。主控制子系统(PLL控制回路)存在各种替代形式，并且在替代实施例中，可以由设计者选择合适的替代形式。实施例可以以小尺寸、低电流并且集成在芯片的方式来提供。在替代应用中，VCO的实施细节会有所不同。例如，一种替代的PLL系统可以具有另一种形式的LC储能VCO，其与图3中所示和上文描述不同。在又一个替代实施例中，PLL系统可以具有环形VCO形式的VCO，或另一种替代形式的VCO。图8示出了具有环形VCO的实施示例。该环形VCO 316是相对直接的实施例的示例，其中包含环形VCO 316的PLL系统的主控制子系统和从控制子系统可以和上文更详细描述的功能相对相似。在PLL系统中可以使用主控制信号“vtune”(p，m)和从控制信号“vadd”(p，m)来提供与上述类似的功能。更具体地，VCO316具有环形配置的多个栅极350，并且每个栅极350可以基于图8的底部所示的示意图。该示意图上还显示了示例控制信号连接的细节。因此，范围由所附权利要求来指示。

Claims (12)

1.一种锁相环（phase-lock，PLL）系统，其特征在于，用于生成将相位锁定为输入信号的输出信号，所述PLL系统包括：
变频振荡器，可调整以控制所述输出信号的相位/频率；
主控制子系统，包含检相器以及所述输出信号和所述检相器之间的连接，所述检相器用于比较所述输入信号和所述输出信号的相位，并基于所述比较生成主控制信号，所述主控制信号为模拟信号且依据所述输入信号与所述输出信号的差异从设计值偏移，并且经过连接以调整所述变频振荡器；以及
从控制子系统，耦接到所述PLL，具有电性连接于所述主控制信号与所述变频振荡器之间且串联耦接的模数转换器、数模转换器以及低通滤波器，所述模数转换器的输出端直接电性连接所述数模转换器且二者配合产生从模拟控制信号，所述从模拟控制信号对应所述主控制信号的偏移也呈成比例的偏移，且生成经过连接以调整所述变频振荡器的所述从模拟控制信号，所述模数转换器为具有比所述数模转换器更低的时间常数的flash比较器ADC，且所述数模转换器具有比所述主控制子系统更低的时间常数。
2.根据权利要求1所述的PLL系统，其特征在于，具有高于1 GHz、优选高于5 GHz，并且最优选高于10 GHz的输出频率。
3.根据权利要求1所述的PLL系统，其特征在于，所述变频振荡器为具有主变容元件和从变容元件的LC储能VCO，两个变容元件可独立调整以控制输出信号的相位/频率，其中主控制信号经过连接以调整主变容器元件，且从控制信号经过连接以调整从变容元件。
4.如权利要求1所述的PLL系统，其特征在于，所述变频振荡器为环形振荡器。
5.一种锁相环（phase-lock loop，PLL）系统的操作方法，所述PLL系统具有变频振荡器、包含检相器的主控制子系统和从控制子系统，其特征在于，所述方法包括：
改变所述变频振荡器的频率，从而将输出信号从前一相位改变为后一相位；
所述主控制子系统生成指示所述后一相位与输入信号的相位之间的差的主控制信号，所述主控制信号为模拟信号且依据所述输入信号与所述输出信号的差异从设计值偏移；
所述主控制信号控制所述变频振荡器将所述输出信号的频率/相位调整为所述输入信号的函数，以补偿频率的变化；
所述从控制子系统对所述主控制信号作出反应，其中，所述从控制子系统耦接到所述PLL，具有电性连接于所述主控制信号与所述变频振荡器之间且串联耦接的模数转换器、数模转换器以及低通滤波器，所述模数转换器的输出端直接电性连接所述数模转换器且二者配合产生从模拟控制信号，所述从模拟控制信号对应所述主控制信号的偏移也呈成比例的偏移，并控制所述变频振荡器将所述输出信号的频率/相位调整为所述输入信号的函数，导致对频率变化的过补偿；
所述主控制子系统通过使所述主控制信号回到所述设计值，以对所述过补偿作出反应而修改所述主控制信号，其中，所述模数转换在第一时间常数下执行，所述数模转换在第二时间常数下执行，且所述主控制子系统在第三时间常数下运行，第一时间常数小于第二时间常数，第二时间常数小于第三时间常数；以及
一旦所述主控制信号回到所述设计值，所述从控制子系统就保持对所述变频振荡器的控制和对所述输出信号的所述频率/相位的调整。
6.根据权利要求5所述的PLL系统的操作方法，其特征在于，所述从控制子系统的反应包含将所述主控制信号转换为从控制信号，包含依次执行模数转换功能和数模转换功能。
7.根据权利要求6所述的PLL系统的操作方法，其特征在于，压控振荡器具有接收所述主控制信号的主变容元件和接收第二控制信号并且由独立于所述主控制子系统的所述从控制子系统控制的从变容元件。
8.如权利要求7所述的PLL系统的操作方法，其特征在于，所述方法反复执行，直到所述从变容元件达到其最大调整能力，所述方法还包括以下步骤：
通过所述从控制信号将所述从变容元件保持在最大调整能力，同时通过将所述主控制信号维持在所述设计值以外，利用所述主控制子系统和所述主变容元件补偿所述输出信号的附加频率/相位变化。
9.根据权利要求5所述的PLL系统的操作方法，其特征在于，所述变频振荡器的所述频率的所述变化来源于环境温度的变化。
10.根据权利要求5所述的PLL系统的操作方法，其特征在于，所述变频振荡器的所述频率的所述变化来源于电源噪声的变化。
11.根据权利要求5所述的PLL系统的操作方法，其特征在于，所述变频振荡器的所述频率的所述变化来源于环境温度的变化和电源噪声的变化。
12.如权利要求5所述的PLL系统的操作方法，其特征在于，还包括所述从控制子系统首先将噪声上变频到其时钟频率，然后滤除所述上变频的噪声。
CN201680084599.9A 2016-04-14 2016-04-21 Pll系统及其操作方法 Active CN109075794B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/099,108 2016-04-14
US15/099,108 US9906230B2 (en) 2016-04-14 2016-04-14 PLL system and method of operating same
PCT/CN2016/079845 WO2017177474A1 (en) 2016-04-14 2016-04-21 Pll system and method of operating same

Publications (2)

Publication Number Publication Date
CN109075794A CN109075794A (zh) 2018-12-21
CN109075794B true CN109075794B (zh) 2021-02-26

Family

ID=60038677

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680084599.9A Active CN109075794B (zh) 2016-04-14 2016-04-21 Pll系统及其操作方法

Country Status (4)

Country Link
US (1) US9906230B2 (zh)
EP (1) EP3433934A4 (zh)
CN (1) CN109075794B (zh)
WO (1) WO2017177474A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105814797B (zh) * 2014-08-01 2019-03-22 联发科技股份有限公司 开关电容回路滤波器
US11277096B2 (en) * 2020-02-25 2022-03-15 Stmicroelectronics International N.V. Digitally controlled LC oscillator

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1943114A (zh) * 2004-04-15 2007-04-04 皇家飞利浦电子股份有限公司 锁相环电路
CN103036562A (zh) * 2011-09-30 2013-04-10 飞思卡尔半导体公司 压控振荡器和相关系统
CN104160627A (zh) * 2012-03-12 2014-11-19 精工爱普生株式会社 电压控制振荡器、信号发生装置以及电子设备
CN105308865A (zh) * 2013-04-29 2016-02-03 美高森美半导体无限责任公司 具有精确的相位和频率斜率限制器的锁相环

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI98577C (fi) 1995-03-28 1997-07-10 Nokia Mobile Phones Ltd Oskillaattorin keskitaajuuden viritysmenetelmä
JPH09162730A (ja) * 1995-11-29 1997-06-20 Internatl Business Mach Corp <Ibm> Ｐｌｌ回路
US6016113A (en) * 1997-06-26 2000-01-18 Binder; Yehuda System for enhancing the accuracy of analog-digital-analog conversions
US6674824B1 (en) * 1998-08-18 2004-01-06 National Science Council Method and circuitry for controlling a phase-locked loop by analog and digital signals
US6566966B1 (en) * 2000-09-18 2003-05-20 Texas Instruments Incorporated Fast lock/self-tuning VCO based PLL
US6512470B2 (en) * 2001-01-05 2003-01-28 Lite-On It Corp. Method of voltage controlled oscillator digital/analog converted value adjustment of compact disk read only memory device
JP3414382B2 (ja) 2001-01-09 2003-06-09 日本電気株式会社 Ｐｌｌ回路及びその制御方法
US6583675B2 (en) * 2001-03-20 2003-06-24 Broadcom Corporation Apparatus and method for phase lock loop gain control using unit current sources
US7133485B1 (en) 2001-06-25 2006-11-07 Silicon Laboratories Inc. Feedback system incorporating slow digital switching for glitch-free state changes
DE10134640B4 (de) * 2001-07-17 2005-07-14 Texas Instruments Deutschland Gmbh PLL-Schaltung und Verfahren zur automatischen Einstellung ihrer Ausgangsfrequenz
US6803827B1 (en) * 2003-04-09 2004-10-12 Analog Devices, Inc. Frequency acquisition system
US6900675B2 (en) * 2003-09-02 2005-05-31 Standard Microsystems Corporation All digital PLL trimming circuit
US7049866B2 (en) * 2004-03-24 2006-05-23 Agere Systems Inc. Compensating for leakage currents in loop filter capacitors in PLLs and the like
JP4176705B2 (ja) * 2004-12-02 2008-11-05 シャープ株式会社 Ｐｌｌ回路
US7095287B2 (en) * 2004-12-28 2006-08-22 Silicon Laboratories Inc. Method and apparatus to achieve a process, temperature and divider modulus independent PLL loop bandwidth and damping factor using open-loop calibration techniques
US7848719B2 (en) * 2006-05-12 2010-12-07 University Of Southern California Ultra-wideband variable-phase ring-oscillator arrays, architectures, and related methods
US7961026B2 (en) * 2007-03-31 2011-06-14 Hynix Semiconductor Inc. Delay cell and phase locked loop using the same
US20080284530A1 (en) 2007-05-14 2008-11-20 Stefano Pellerano Phase noise minimized phase/frequency-locked voltage-controlled oscillator circuit
US7737875B2 (en) * 2007-12-13 2010-06-15 Nxp B.V. Time interpolation flash ADC having automatic feedback calibration
US8154351B2 (en) * 2008-02-21 2012-04-10 Skyworks Solutions, Inc. Voltage-controlled oscillator and gain calibration technique for two-point modulation in a phase-locked loop
US7612617B2 (en) * 2008-03-01 2009-11-03 Skyworks Solutions, Inc. Voltage-controlled oscillator gain calibration for two-point modulation in a phase-locked loop
JP2010004524A (ja) * 2008-05-22 2010-01-07 Panasonic Corp Ｐｌｌ方式発振回路、ポーラ送信回路及び通信機器
US8049540B2 (en) * 2008-09-19 2011-11-01 Analog Devices, Inc. Calibration system and method for phase-locked loops
US8098110B2 (en) * 2009-11-20 2012-01-17 Qualcomm Incorporated Phase locked loop apparatus with selectable capacitance device
US8339165B2 (en) * 2009-12-07 2012-12-25 Qualcomm Incorporated Configurable digital-analog phase locked loop
US8274317B2 (en) * 2009-12-21 2012-09-25 Electronics And Telecommunications Research Institute Phase-locked loop circuit comprising voltage-controlled oscillator having variable gain
US8154350B2 (en) * 2010-03-17 2012-04-10 Texas Instruments Incorporated PLL with continuous and bang-bang feedback controls
WO2011149657A1 (en) * 2010-05-28 2011-12-01 Marvell World Trade Ltd. Method and apparatus for drift compensation in pll
CN102185607B (zh) * 2011-01-25 2013-11-06 上海华为技术有限公司 一种锁相环回路中相位差检测方法、装置及电路
US8373460B2 (en) * 2011-03-28 2013-02-12 Freescale Semiconductor, Inc. Dual loop phase locked loop with low voltage-controlled oscillator gain
US8643409B2 (en) * 2011-07-01 2014-02-04 Rambus Inc. Wide-range clock multiplier
CN102522984B (zh) 2011-12-31 2014-02-19 杭州士兰微电子股份有限公司 锁相环及其压控振荡电路
CN103259533B (zh) 2012-02-15 2017-11-28 上海期成微电子技术有限公司 电感电容振荡器的锁相环电路及其温度补偿方法
US8878614B2 (en) * 2012-02-28 2014-11-04 Megachips Corporation Phase-locked loop
US9705514B2 (en) * 2013-11-27 2017-07-11 Silicon Laboratories Inc. Hybrid analog and digital control of oscillator frequency
DE102014108762B4 (de) * 2014-06-23 2023-11-16 Intel Corporation Eine Schaltung, ein Zeit-zu-Digital-Wandler, eine integrierte Schaltung, ein Sender, ein Empfänger und ein Sende-Empfangs-Gerät
US9641164B2 (en) * 2014-06-24 2017-05-02 Technische Universiteit Delft Quadrature LC tank digitally controlled ring oscillator
US9236871B1 (en) * 2014-08-15 2016-01-12 Integrated Device Technology, Inc. Digital filter for phase-locked loop integrated circuits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1943114A (zh) * 2004-04-15 2007-04-04 皇家飞利浦电子股份有限公司 锁相环电路
CN103036562A (zh) * 2011-09-30 2013-04-10 飞思卡尔半导体公司 压控振荡器和相关系统
CN104160627A (zh) * 2012-03-12 2014-11-19 精工爱普生株式会社 电压控制振荡器、信号发生装置以及电子设备
CN105308865A (zh) * 2013-04-29 2016-02-03 美高森美半导体无限责任公司 具有精确的相位和频率斜率限制器的锁相环

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A W-Band Low-Noise PLL With a Fundamental VCO in SiGe for Millimeter-Wave Applications;Shinwon Kang;《IEEE Transactions on Microwave Theory and Techniques》;20141030;第62卷(第10期);2390-2404 *
应用于锁相环中的压控振荡器的设计与研究;武岳;《中国优秀硕士学位论文全文数据库信息科技辑》;20141215;第2014年卷(第12期);I135-75 *

Also Published As

Publication number Publication date
US9906230B2 (en) 2018-02-27
EP3433934A4 (en) 2019-03-20
EP3433934A1 (en) 2019-01-30
CN109075794A (zh) 2018-12-21
US20170302284A1 (en) 2017-10-19
WO2017177474A1 (en) 2017-10-19

Similar Documents

Publication Publication Date Title
JP6121749B2 (ja) フェーズロックドループ
US8362848B2 (en) Supply-regulated VCO architecture
US7907022B2 (en) Phase-locked loop and method for operating the same
US8531245B2 (en) Temperature compensation in a PLL
KR101737808B1 (ko) 동작 환경에 둔감한 지터 특성을 가지는 디지털 위상고정루프
EP2399339B1 (en) Symmetric load delay cell oscillator
US20080088379A1 (en) Current device and method for phase-locked loop
US8432204B1 (en) Current-controlled oscillator (CCO) based PLL
US11012081B2 (en) Apparatus and methods for digital phase locked loop with analog proportional control function
US20180234099A1 (en) Quantization noise cancellation for fractional-n phased-locked loop
US20100259332A1 (en) Compensation circuit for voltage controlled oscillator
CN103297042A (zh) 一种可快速锁定的电荷泵锁相环电路
US9391622B2 (en) Oscillator circuit and frequency synthesizer
CN109995365B (zh) 一种基于开关电容阵列温度补偿电路的频率综合器
CN109075794B (zh) Pll系统及其操作方法
GB2504564A (en) A switchable capacitance circuit for a digitally controlled oscillator
CN108988853B (zh) 数字辅助锁定电路
KR100905836B1 (ko) 루프 안정도가 향상된 위상 동기 루프
CN109995364B (zh) 一种基于数字温度补偿电路的频率综合器
KR100905444B1 (ko) 광대역 위상 고정 루프 장치
US7388440B1 (en) Circuit and method to speed up PLL lock-time and prohibit frequency runaway
CN116961646B (zh) 一种低噪声具有温度补偿的锁相环
US20190363722A1 (en) Pll circuit
Roeber et al. Novel control methods for phase lock loops
CN113644912A (zh) 锁相环电路及其控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant