DE10134640B4

DE10134640B4 - PLL-Schaltung und Verfahren zur automatischen Einstellung ihrer Ausgangsfrequenz

Info

Publication number: DE10134640B4
Application number: DE10134640A
Authority: DE
Inventors: Bernd Scheffler
Original assignee: Texas Instruments Deutschland GmbH
Current assignee: Texas Instruments Deutschland GmbH
Priority date: 2001-07-17
Filing date: 2001-07-17
Publication date: 2005-07-14
Anticipated expiration: 2021-07-18
Also published as: US20030016088A1; DE10134640A1; US6803830B2

Abstract

PLL-Schaltung mit einem spannungsgesteuerten Oszillator (12), dem eine Steuerspannung zugeführt wird, die von einem Phasen/Frequenz-Detektor (22) in Abhängigkeit von der Differenz zwischen der Frequenz eines Referenzsignals und der Ausgangsfrequenz des spannungsgesteuerten Oszillators (12) erzeugt wird, wobei der Oszillator (12) als frequenzbeeinflussende Schaltungselemente eine Kapazitätsdiode (14), deren Kapazitätswert durch die Steuerspannung zur Änderung der Ausgangsfrequenz über einen Fein-Einstellbereich veränderbar ist, und eine veränderliche Kapazität (18), die parallel zur Kapazitätsdiode (14) schaltbar ist, enthält, und mit einer Steuerlogik (44), die das Schalten der veränderlichen Kapazität (18) und die Einstellung des Wertes dieser Kapazität (18) in Abhängigkeit von der vom Phasen/Frequenz-Detektor (22) abgegebenen Steuerspannung steuert, dadurch gekennzeichnet, daß die Steuerlogik (44) einen Freigabeeingang (46) zur Aufnahme eines Freigabesignals aufweist, das gleichzeitig mit einer Änderung der Frequenz des Referenzsignals erzeugt wird.

Description

Die Erfindung bezieht sich auf eine PLL-Schaltung mit einem spannungsgesteuerten Oszillator, dem eine Steuerspannung zugeführt wird, die von einem Phasen/Frequenz-Detektor in Abhängigkeit von der Differenz zwischen der Frequenz eines Referenzsignals und der Ausgangsfrequenz des spannungsgesteuerten Oszillators erzeugt wird, wobei der Oszillator als frequenzbeeinflussende Schaltungselemente eine Kapazitätsdiode, deren Kapazitätswert durch die Steuerspannung zur Änderung der Ausgangsfrequenz über einen Fein-Einstellbereich veränderbar ist, und eine veränderliche Kapazität, die parallel zur Kapazitätsdiode schaltbar ist, enthält, und mit einer Steuerlogik, die das Schalten der veränderlichen Kapazität und die Einstellung des Wertes dieser Kapazität in Abhängigkeit von der vom Phasen/Frequenz-Detektor abgegebenen Steuerspannung steuert. Ferner bezieht sie sich auf ein Verfahren zur automatischen Einstellung der Ausgangsfrequenz einer solchen PLL-Schaltung.
In herkömmlichen PLL-Schaltungen sind die frequenzbestimmenden Bauelemente des spannungsgesteuerten Oszillators so ausgewählt, daß die Ausgangsfrequenz dieses Oszillators auf einem gewünschten Sollwert gehalten werden kann, der innerhalb eines Fein-Einstellbereichs liegt. Auf diese Weise ist es möglich, Toleranzabweichungen des Kapazitätswerts der als frequenzbestimmendes Bauelement eingesetzten Kapazitätsdiode auszugleichen, indem der Phasen/Frequenz-Detektor eine Steuerspannung abgibt, die den Kapazitätswert so verändert, daß der zur Erzielung der gewünschten Ausgangsfrequenz erforderliche Kapazitätswert der Kapazitätsdiode eingestellt wird. Auf diese Weise bleibt die Ausgangsfrequenz des spannungsgesteuerten Oszillators konstant, solange keine temperatur-, alterungs- und/oder herstellungsbedingten Änderungen in der Schaltung auftreten, die eine den Fein-Einstellbereich überschreitende Frequenzänderung erfordern. Um größere Frequenzänderungen der Ausgangsfrequenz des Oszillators hervorzurufen, war es zunächst nötig, die frequenzbestimmenden Bauelemente im spannungsgesteuerten Oszillator auszutauschen, so daß dieser auf der gewünschten neuen Sollfrequenz arbeiten kann.

Die in den Druckschriften DE 33 13 868 A1 , EP 0 944 171 A1 , US 5,648,744 und US 3,538,450 offenbarten PLL-Schaltungen sehen jeweils ein Kondensatornetzwerk vor, wobei einzelne Kondensatoren daraus der Kapazitätsdiode des spannungsgesteuerten Oszillators parallelgeschaltet werden können. Diese Parallelschaltung von Kondensatoren bewirkt eine Frequenzänderung in der Ausgangsfrequenz des Oszillators. Bei allen in den vorgenannten Druckschriften offenbarten Schaltungen, wird die Steuerspannung des Oszillators mit vorgegebenen Referenzgrenzspannungen verglichen, und bei Über- oder Unterschreiten der vorgegebenen Grenzen eine Zu- oder Abschaltung von Kondensatoren vorgenommen. Die Umschaltung in einen anderen Frequenzbereich durch Schalten von Kondensatoren beginnt also erst, wenn über die Oszillator-Steuerspannung eine Frequenzabweichung erfaßt wurde.

US 5,686,864 offenbart eine PLL-Schaltung mit einer Mehrzahl spannungsgesteuerter Oszillatoren. Die Steuerspannung, die vom Schleifenfilter der PLL-Schaltung ausgegeben wird, wird an alle spannungsgesteuerten Oszillatoren angelegt. Eine Steuerschaltung schaltet jeweils ein nacheinander einen der spannungsgesteuerten Oszillatoren frei. Eine weitere Schaltung überprüft, ob die PLL-Schaltung mit dem gerade ausgewählten spannungsgesteuerten Oszillator gefangen hat. Ist das nicht der Fall, wird der Reihe nach der jeweils nächste Oszillator freigeschaltet und die PLL-Schaltung mit diesem Oszillator überprüft. Das Durchtesten der verschiedenen Oszillatoren wird durch ein Triggersignal an die Steuerschaltung gestartet.

Der Erfindung liegt die Aufgabe zugrunde, die Einschwingzeit der PLL-Schaltung zu verkürzen.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Steuerlogik einen Freigabeeingang zur Aufnahme eines Freigabesignals aufweist, das gleichzeitig mit einer Änderung der Frequenz des Referenzsignals erzeugt wird.

Durch die erfindungsgemäße Ausgestaltung der PLL-Schaltung erfolgt eine automatische Anpassung des frequenzbestimmenden Bauelements im spannungsgesteuerten Oszillator an die neue gewünschte Ausgangsfrequenz mit einer kurzen Einschwingzeit, was die Einsatzmöglichkeiten der PLL-Schaltung in einem großen Frequenzbereich ermöglicht und insbesondere auch ihre Verwirklichung in einer integrierten Schaltung gestattet.

Eine vorteilhafte Weiterbildung der Erfindung ist in den Unteransprüchen 2 und 3 gekennzeichnet.

Ein Verfahren zur automatischen Einstellung der Ausgangsfrequenz der PLL-Schaltung ist im Patentanspruch 4 gekennzeichnet mit vorteilhaften Weiterbildungen in den Unteransprüchen 5 bis 7.

Die Erfindung wird nun anhand der Zeichnung beispielshalber erläutert, deren einzige Figur ein Blockschaltbild der erfindungsgemäßen PLL-Schaltung zeigt.

Die in der Zeichnung dargestellte PLL-Schaltung 10 enthält einen spannungsgesteuerten Oszillator 12, von dem nur die Bauelemente schematisch dargestellt sind, die für die Erzeugung der gewünschten Ausgangsfrequenz notwendig sind. Bei diesen Bauelementen handelt es sich um eine Kapazitätsdiode 14 sowie um eine Spule 16, die zusammen mit der Kapazitätsdiode 14 einen Resonanzkreis bildet, dessen Resonanzfrequenz der gewünschten Ausgangsfrequenz des Oszillators 12 entspricht. Ferner enthält der Oszillator 12 eine Kondensatorgruppe 18, deren Einzelkondensatoren 18.1, 18.2 ... 18.128 mittels einer Schaltelektronik 20 jeweils parallel zur Kapazitätsdiode 14 geschaltet werden können. Wie diese Schaltelektronik 20 gesteuert wird, wird später noch genauer erläutert.

Ferner enthält die PLL-Schaltung 10 einen Phasen/Frequenz-Detektor 22, der die am Ausgang 24 des Oszillators 12 abgegebene Frequenz nach einer Teilung durch eine Teilerschaltung 26 mit der Frequenz f'_ref an einen Eingang 28 angelegten, ihm über eine Teilerschaltung 30 zugeführten Referenzsignals vergleicht. Wie zu erkennen ist, wird diese Frequenz direkt durch Teilung aus der Referenzfrequenz f_ref abgeleitet. Der Phasen-Frequenz-Detektor gibt an seinem Ausgang 32 ein Signal ab, daß der Abweichung der beiden verglichenen Frequenzen proportional ist. Dieses Signal wird einem Schleifenfilter 34 zugeführt, das aus dem Ausgangssignal des Phasen/Frequenz-Detektors 22 eine Steuerspannung am Ausgang 36 erzeugt, die der Kapazitätsdiode 14 zugeführt wird und deren Kapazitätswert bestimmt. Mit dieser PLL-Schaltung 10 kann somit die vom spannungsgesteuerten Oszillator 12 abgegebene Frequenz auf einen gewünschten Wert f_VCO geregelt werden, der sich durch folgende Beziehung ergibt:

wobei f_ref die Referenzfrequenz ist, von der die dem Eingang 28 zugeführte Frequenz f'_ref abgeleitet ist, während N und M die Teilerverhältnisse der Teilerschaltungen 26 bzw. 30 sind.

Die in der Zeichnung dargestellte PLL-Schaltung 10 enthält einen Komparator 38, der das vom Phasen/Frequenz-Detektor 22 abgegebene Signal mit einer seinem Eingang 40 zugeführten Referenzspannung U_ref vergleicht. Je nachdem, ob der Spannungswert des vom Phasen/Frequenz-Detektor 22 abgegebenen Signals größer oder kleiner als die Spannung U_ref ist, gibt der Komparator 38 an seinem Ausgang 42 ein Signal mit dem Wert „1" oder „0" ab. Dieses Signal wird einer Steuerlogik 44 zugeführt, deren Funktion anschließend noch erläutert wird. Die Steuerlogik 44 sorgt dafür, daß bei einer Änderung der dem Phasen/Frequenz-Detektor 22 zugeführten Frequenzen f'_ref über die Schaltelektronik 20 soviele Kondensatoren der Kondensatorgruppe 18 parallel zur Kapazitätsdiode 14 geschaltet werden, wie dies zur Erzielung der gewünschten Ausgangsfrequenz f_VCO erforderlich ist.

Für die Beschreibung der Arbeitsweise der PLL-Schaltung 10 sei angenommen, daß der Regelkreis auf einer bestimmten Frequenz eingerastet ist, die sich aus der oben angegebenen Beziehung ergibt und daß keiner der Kondensatoren der Kondensatorgruppe 18 parallel zur Kapazitätsdiode 14 liegt, die Schaltelektronik 20 also alle Kondensatoren 18.1 bis 18.128 abgetrennt hat. Innerhalb eines Fein-Einstellbereichs kann die Regelschleife alle Änderungen durch Ändern der der Kapazitätsdiode 14 zugeführten Steuerspannung ausgleichen, die zu einer Frequenzänderung am Ausgang 24 des spannungsgesteuerten Oszillators 12 führen könnten.

Es wird nun angenommen, daß die Ausgangsfrequenz f_VOC des spannungsgesteuerten Oszillators auf den halben Wert abgesenkt werden soll. Dies wird üblicherweise dadurch erreicht, daß die Teilerverhältnisse M und N der Teilerschaltungen 26, 30 entsprechend geändert werden; es ist aber auch möglich, die Referenzfrequenz f_ref ohne Veränderung der Teilerverhältnisse auf den halben Wert zu verringern.

Diese Frequenzänderung hat zur Folge, daß der Phasen/Frequenz-Detektor 22 an seinem Ausgang 32 ein stark verändertes Signal abgibt, dessen Spannungswert kleiner als die Spannung U_ref am Eingang 40 des Komparators 38 ist. Der Komparator gibt daher an seinem Ausgang 42 ein Signal mit dem Wert „0" ab. Mit der Änderung der Frequenz wird an einen Freigabeeingang 46 der Steuerlogik 44 ein Freigabesignal EN angelegt, das in dieser Steuerlogik 44 einen Ablaufvorgang auslöst, der zur An- oder Abschaltung von Kondensatoren in der Kondensatorgruppe 18 führt. Die Steuerlogik 44 wird ihrerseits von einem Taktsignal gesteuert, das durch Teilung in einer Teilerschaltung 48 von der Referenzfrequenz f_ref abgeleitet wird. Wenn beispielsweise angenommen wird, daß der Teilerfaktor S der Teilerschaltung 48 den Wert 5 hat, dann bedeutet dies, daß die Steuerlogik 44 nach jeder fünften Periode der Referenzfrequenz f_ref an die Schaltelektronik 20 ein Signal zur Auslösung von Schaltvorgängen abgibt.

Es wird weiterhin als Beispiel angenommen, daß die Kondensatorgruppe 18 insgesamt 128 Kondensatoren 18.1 bis 18.128 enthält. Das An- bzw. Abschalten von einzelnen Kondensatoren durch die Schaltelektronik 20 erfolgt nach dem Prinzip der sukzessiven Approximation. Es bedeutet, daß in einem ersten Schritt alle 128 Kondensatoren der Kondensatorgruppe 18 angeschaltet werden, worauf dann abhängig vom Ausgangssignal des Komparators 38 in sechs weiteren Schritten nacheinander 64, 32, 16, 8, 4 und 2 einzelne Kondensatoren ab- bzw. angeschaltet werden, während in einem letzten Schritt ein Kondensator ab- bzw. angeschaltet wird. Die Steuerelektronik 44 führt also nach jeder Freigabe durch Zuführen des Freigabesignals EN acht Ablaufschritte aus, die in der Schaltelektronik 20 acht Schaltvorgänge hervorrufen.

Wenn, wie im geschilderten Beispiel, durch Ändern der Teilerverhältnisse der Teilerschaltungen 26, 30 am Ausgang 42 des Komparators 38 ein Signal mit dem Wert „0" auftritt, dann gibt die Steuerlogik 44 ein erstes Signal an die Schaltelektronik 20 ab, das diese veranlaßt, alle 128 Kondensatoren der Kondensatorgruppe 18 anzuschalten, so daß diese parallel zur Kapazitätsdiode 14 liegen. Die Schwingungsfrequenz des Oszillators 12 wird dadurch reduziert, was zu einer Verände rung des Ausgangssignals des Phasen/Frequenz-Detektors 22 am Ausgang 32 führt. Da das Anschalten aller 128 Kondensatoren zur maximal möglichen Frequenzänderung des Oszillators 12 geführt hat, ist dessen Ausgangsfrequenz sicher niedriger als die gewünschte neue Ausgangsfrequenz, so daß der Vergleich zwischen dem Ausgangssignal des Phasen/Frequenz-Detektors 22 mit der Referenzspannung U_ref im Komparator 38 zur Erzeugung eines Ausgangssignals mit dem Wert „1" am Ausgang 42 führt. Die Steuerlogik 44 wird daher mit dem nächsten Ablaufschritt ein Steuersignal an die Schaltelektronik 20 abgeben, das diese veranlaßt, 64 Kondensatoren abzuschalten, so daß nur noch die Hälfte aller verfügbaren Kondensatoren parallel zur Kapazitätsdiode 14 liegt. Dies hat eine entsprechende Erhöhung der Ausgangsfrequenz f_VCO des Oszillators 12 zur Folge. Das dementsprechend geänderte Ausgangssignal des Phasen/Frequenz-Detektors 22 führt daher zur Abgabe eines Signals mit dem Wert „0" am Ausgang 42 des Komperators 38. Die Steuerlogik 44 erzeugt mit dem nächsten Ablaufschritt ein Steuersignal, das die Schaltelektronik 20 veranlaßt, 32 Kondensatoren der Kondensatorgruppe 18 anzuschalten, so daß dann insgesamt 96 Kondensatoren parallel zur Kapazitätsdiode 14 liegen. Je nachdem, ob die Spannung am Ausgang 32 des Phasen/Frequenz-Detektors 22 über oder unter dem Referenzspannungswert U_ref liegt, gibt der Komparator 38 wieder ein Signal mit dem Wert „0" oder „1" ab, was die Steuerelektronik 44 veranlaßt, mit dem nächstfolgenden Ablaufschritt ein Steuersignal zu erzeugen, das in der Schaltelektronik 22 dann das Abschalten bzw. Anschalten weiterer 16, 8, 4, 2 oder 1 Kondensatoren hervorruft.

Nachdem die Steuerlogik 44 ihren letzten Ablaufschritt, den achten Schritt, erreicht hat, mit dem nur noch ein einzelner Kondensator der Kondensatorgruppe 18 ab- oder angeschaltet worden ist, entspricht die vom Oszillator 12 erzeugte Frequenz f_VOC in einer solchen Annäherung dem gewünschten neuen Frequenzwert, das sie im Fein-Einstellbereich liegt, die allein durch die mittels der Kapazitätsdiode 14 mögliche Kapazitätsänderung jeweils konstant geregelt werden kann. Bei dem angenommenen Teilerfaktor S = 5 wird also spätestens nach der 40. Periode der Referenzfrequenz f_ref der eingerastete Zustand der PLL-Schaltung erreicht, bei dem die Ausgangsfrequenz f_VOC des spannungsgesteuerten Oszillators 12 innerhalb des Fein-Einstellbereichs liegt. Falls wieder eine Frequenzänderung gewünscht wird, die durch den Regelkreis nicht mehr erfaßt werden kann, dann wird an den Freigabeeingang 46 das Freigabesignal EN angelegt, so daß erneut der geschilderte Ablauf in der Steuerlogik 44 ausgelöst wird, der über die Schaltelektronik 20 dazu führt, daß gerade so viele einzelne Kondensatoren parallel zur Kapazitätsdiode 14 geschaltet werden, daß sich die gewünschte neue Ausgangsfrequenz des spannungsgesteuerten Oszillators 12 ergibt.

Die im obigen Beispiel angegebenen Zahlenwerte dienen lediglich der Veranschaulichung der Arbeitsweise der Schaltung; es kann insbesondere ein anderes Teilerverhältnis S zum Einsatz kommen und die Anzahl der Kondensatoren in der Kondensatorgruppe 18 kann größer oder kleiner als die angegebene Zahl sein. Die PLL-Schaltung 10 kann vollständig als integrierte Schaltung hergestellt werden, und sie kann bei den verschiedensten Anwendungsgebieten zum Einsatz kommen, in denen sehr unterschiedliche Ausgangsfrequenzen auf einen konstanten Wert geregelt werden müssen. Eine Anpassung der Schaltung an den jeweiligen Anwendungszweck erübrigt sich daher.

Claims

PLL-Schaltung mit einem spannungsgesteuerten Oszillator (12), dem eine Steuerspannung zugeführt wird, die von einem Phasen/Frequenz-Detektor (22) in Abhängigkeit von der Differenz zwischen der Frequenz eines Referenzsignals und der Ausgangsfrequenz des spannungsgesteuerten Oszillators (12) erzeugt wird, wobei der Oszillator (12) als frequenzbeeinflussende Schaltungselemente eine Kapazitätsdiode (14), deren Kapazitätswert durch die Steuerspannung zur Änderung der Ausgangsfrequenz über einen Fein-Einstellbereich veränderbar ist, und eine veränderliche Kapazität (18), die parallel zur Kapazitätsdiode (14) schaltbar ist, enthält, und mit einer Steuerlogik (44), die das Schalten der veränderlichen Kapazität (18) und die Einstellung des Wertes dieser Kapazität (18) in Abhängigkeit von der vom Phasen/Frequenz-Detektor (22) abgegebenen Steuerspannung steuert, dadurch gekennzeichnet, daß die Steuerlogik (44) einen Freigabeeingang (46) zur Aufnahme eines Freigabesignals aufweist, das gleichzeitig mit einer Änderung der Frequenz des Referenzsignals erzeugt wird.
PLL-Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die veränderliche Kapazität (18) aus mehreren Teilkapazitäten (18.1, 18.2 ... 18.128) besteht, die zur Änderung der Ausgangsfrequenz (f_VCO) des spannungsgesteuerten Oszillators (12) in Abhängigkeit von der Steuerspannung zur Kapazitätsdiode (14) parallel schaltbar oder von dieser abtrennbar sind.
PLL-Schaltung nach Anspruch 1 oder Anspruch 2, gekennzeichnet durch einen Komparator (38), an dessen einem Eingang (40) eine Referenzspannung liegt, dessen anderer Eingang mit dem Ausgang (32) des Phasen/Frequenz-Detektors (22) verbunden ist und dessen Ausgang (42) mit einem Eingang der Steuerlogik (44) verbunden ist.
Verfahren zur automatischen Einstellung der Ausgangsfrequenz einer PLL-Schaltung mit einem spannungsgesteuerten Oszillator (12), dem eine Steuerspannung zugeführt wird, die von einem Phasen/Frequenz-Detektor (22) in Abhängigkeit von der Differenz zwischen der Frequenz eines Referenzsignals und der Ausgangsfrequenz des spannungsgesteuerten Oszillators (12) erzeugt wird und die den Kapazitätswert einer Kapazitätsdiode (14) des Oszillators (12) zur Änderung der Ausgangsfrequenz innerhalb eines Fein-Einstellbereichs verändert, dadurch gekennzeichnet, daß bei einer Änderung der Frequenz des Referenzsignals ein Freigabesignal zur Freigabe einer Steuerlogik (44) erzeugt wird, und die Steuerlogik (44) daraufhin ein Einstellen des Wertes einer veränderlichen Kapazität (18) in Abhängigkeit von der vom Phasen/Frequenz-Detektor (22) abgegebenen Steuerspannung und ein Schalten dieser Kapazität (18) parallel zur Kapazitätsdiode (14) bewirkt.
Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß zum Einstellen des Wertes der veränderlichen Kapazität (18) Teilkapazitäten (18.1, 18.2 ... 18.128), aus denen die veränderliche Kapazität (18) besteht, in Abhängigkeit von der vom Phasen/Frequenz-Detektor (22) abgegebenen Steuerspannung bis zum Erreichen der gewünschten Ausgangsfrequenz (f_VCO) nach dem Prinzip der sukzessiven Approximation parallel zur Kapazitätsdiode (14) zugeschaltet oder von dieser abgetrennt werden.
Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die von dem Phasen/Frequenz-Detektor (22) abgegebene Steuerspannung mittels eines Komparators (38) mit einer Referenzspannung verglichen wird und ein das Ergebnis des Vergleichs anzeigendes Signal der Steuerlogik (44) zugeführt wird.
Verfahren nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß die Steuerlogik (44) von einem Taktsignal gesteuert wird, das von der Frequenz des Referenzsignals abgeleitet wird.