JP2004356670A - Ｐｌｌ回路、通信装置及びｐｌｌ回路の周波数調整方法 - Google Patents
Ｐｌｌ回路、通信装置及びｐｌｌ回路の周波数調整方法 Download PDFInfo
- Publication number
- JP2004356670A JP2004356670A JP2003148312A JP2003148312A JP2004356670A JP 2004356670 A JP2004356670 A JP 2004356670A JP 2003148312 A JP2003148312 A JP 2003148312A JP 2003148312 A JP2003148312 A JP 2003148312A JP 2004356670 A JP2004356670 A JP 2004356670A
- Authority
- JP
- Japan
- Prior art keywords
- pll circuit
- frequency
- controlled oscillator
- charge pump
- voltage controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 26
- 238000004891 communication Methods 0.000 title claims description 11
- 229910000679 solder Inorganic materials 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 claims description 11
- 238000009966 trimming Methods 0.000 description 26
- 230000010355 oscillation Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 8
- 239000013078 crystal Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B28—WORKING CEMENT, CLAY, OR STONE
- B28B—SHAPING CLAY OR OTHER CERAMIC COMPOSITIONS; SHAPING SLAG; SHAPING MIXTURES CONTAINING CEMENTITIOUS MATERIAL, e.g. PLASTER
- B28B7/00—Moulds; Cores; Mandrels
- B28B7/34—Moulds, cores, or mandrels of special material, e.g. destructible materials
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- E—FIXED CONSTRUCTIONS
- E03—WATER SUPPLY; SEWERAGE
- E03F—SEWERS; CESSPOOLS
- E03F3/00—Sewer pipe-line systems
- E03F3/04—Pipes or fittings specially adapted to sewers
- E03F3/046—Open sewage channels
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Mechanical Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】電源ノイズの影響を受けずに、ＰＬＬ回路全体を動作させることなく電圧制御発振器の周波数調整ができるＰＬＬ回路を提供する。
【解決手段】コントロール電圧端子１２５を備えた電圧制御発振器１２と、チャージポンプ１７と、ループフィルタ１８とを有し、チャージポンプ１７の出力をループフィルタ１８を介してコントロール電圧端子１２５に接続して構成されたＰＬＬ回路１１において、チャージポンプ１７の出力端からコントロール電圧端子１２５までの経路のいずれかの点をグランドＧＮＤに接続し、電圧制御発振器１２の周波数調整後に接続点Ａ部、Ｂ部、Ｃ部をグランドから切り離す手段を設けた。この手段は、配線電極、ジャンパーチップ、ジャンパー線、ジャンパーピン半田等からなる。
【選択図】 図３
【解決手段】コントロール電圧端子１２５を備えた電圧制御発振器１２と、チャージポンプ１７と、ループフィルタ１８とを有し、チャージポンプ１７の出力をループフィルタ１８を介してコントロール電圧端子１２５に接続して構成されたＰＬＬ回路１１において、チャージポンプ１７の出力端からコントロール電圧端子１２５までの経路のいずれかの点をグランドＧＮＤに接続し、電圧制御発振器１２の周波数調整後に接続点Ａ部、Ｂ部、Ｃ部をグランドから切り離す手段を設けた。この手段は、配線電極、ジャンパーチップ、ジャンパー線、ジャンパーピン半田等からなる。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明はＰＬＬ回路、これを用いた通信装置及びＰＬＬ回路の周波数調整方法に関する。
【０００２】
【従来の技術】
通信機器用に用いられるＰＬＬシンセサイザーモジュールの回路構成は、電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｉｌｌａｔｏｒ）と、ループフィルタ回路と、チャージポンプや位相比較器からなるＰＬＬ（ｐｈａｓｅ ｌｏｃｋｅｄ ｌｏｏｐ）ＩＣ部で構成される。
【０００３】
図１は、従来例１の電圧制御発振器における周波数トリミング方法について説明するための図である。まず、電圧制御発振器への電源供給を行い（ステップ１０１）、ＰＬＬＩＣへ電源の供給を行う（ステップ１０２）。次に、ＰＬＬＩＣへ設定周波数の命令信号をセットする（ステップ１０３）。電圧制御発振器が目標周波数でない場合（ステップ１０３）、電圧制御発振器の共振回路部におけるコンデンサＣ部またはインダクタンスＬ部をトリミングすることにより周波数の微調整を行う（ステップ１０４）。このように、従来の周波数調整においては、ＰＬＬＩＣを動作させて周波数トリミングを行い目的の周波数に合わせ込んでいく方法が一般的であった。
【０００４】
しかし、ＰＬＬＩＣを動作させて周波数トリミングを行う場合は、ＰＬＬＩＣのチャージポンプを介して電圧制御発振器の周波数制御端子に制御電圧を印加して目標の周波数になるまでＰＬＬＩＣを動作させながら周波数トリミングを行うため、周波数トリミングに時間がかかり、トリミング工程時間を短縮することができなかった。
【０００５】
図２は特許文献１記載のＰＬＬ回路を説明するための図である。図２に示すように、従来のＰＬＬ回路１０は、発振周波数調整機構であるトリミングエリア２ｃおよびコントロール電圧端子２ｄを備えた電圧制御発振器２と、チャージポンプ７と、ループフィルタ８と、発振器３と、分周器４、５、位相比較器６とを有し、チャージポンプ７の出力をループフィルタ８を介してコントロール電圧端子２ｄに接続して構成され、チャージポンプ７の出力端からループフィルタ８の内部を含んでコントロール電圧端子２ｄまでの経路に、コントロール電圧端子２ｄに予測可能な値の直流電圧を印加する電圧印加手段１１ａないし１１ｅのいずれかを設け、電圧印加手段１１ａ〜１１ｅからコントロール電圧端子２ｄに所定の直流電圧を印加し、次に、トリミングエリア２ｃで電圧制御発振器２の発振周波数を調整する。これにより、ＰＬＬ回路１０全体を動作させることなく、その中に含まれる電圧制御発振器２の発振周波数を少ない設備で速く調整することのできるというものである。
【０００６】
【特許文献１】
特開２０００−１８３７３３号公報
【発明が解決しようとする課題】
しかしながら、従来例１の周波数調整方法のように、共振回路部においてインダクタンスＬ部をトリミングすることによる周波数を微調整する方法では、ＰＬＬＩＣを動作させながら周波数トリミングを行い目的の周波数に合わせ込んでいくため、周波数トリミングに時間がかかり、トリミング工程時間の短縮化に寄与することが困難であった。測定機器においても周波数測定器、動作電源、ＰＬＬＩＣを制御するために入力信号としてデジタル信号が必要となるため、パソコンなどの制御機器が不可欠であり、更に制御電圧用の専用電源も必要であった。
【０００７】
また、特許文献１で説明したように、ＰＬＬＩＣ部と電圧制御発振器間に接続されている信号ラインに制御電圧を印加して測定する方法では、電源ノイズの影響を受けやすく、その電源ノイズの影響を極力少なくするためにチャージポンプと電圧制御発振器間の信号ラインのチャージポンプ側に制御電圧を印加して周波数トリミングを行わなければ目標周波数のバラツキを抑えることが困難（電源ノイズの影響）であり、制御電圧が印加される箇所が限定され、更に制御電圧は外部電源から供給されているため、電源ノイズが信号ラインに乗り易いという問題もあった。
【０００８】
本発明は、このような従来の問題点に鑑みなされたものであって、電源ノイズの影響を受けずに、ＰＬＬ回路全体を動作させることなく電圧制御発振器の周波数調整ができるＰＬＬ回路、これを用いた通信装置及びＰＬＬ回路の周波数調整方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載のＰＬＬ回路は、コントロール電圧端子を備えた電圧制御発振器と、チャージポンプと、ループフィルタとを有し、前記チャージポンプの出力を前記ループフィルタを介して前記コントロール電圧端子に接続して構成されたＰＬＬ回路において、前記チャージポンプの出力端から前記コントロール電圧端子までの経路のいずれかの点をグランドに接続し、前記電圧制御発振器の周波数調整後に該接続点をグランドから切り離す手段を設けたことを特徴とする。
【００１０】
請求項１記載の発明によれば、チャージポンプの出力端からコントロール電圧端子までの経路のいずれかの点をグランドに接続し、電圧制御発振器の周波数調整後に該接続点をグランドから切り離すようにしたので、電源ノイズの影響を受けずに、ＰＬＬ回路全体を動作させることなく電圧制御発振器の周波数を調整できる。また、ＰＬＬＩＣによるループ設定をなくすことができるので、電圧制御発振器の周波数調整に要する時間を短くすることができる。また、ＰＬＬＩＣのループ設定に必要であったパソコン又は制御機器、動作電源、及び制御電圧設定用電源を不要にすることができる。
【００１１】
また、本発明は、請求項２記載のように、請求項１記載のＰＬＬ回路において、前記手段は、前記電圧制御発振器の周波数調整後に切削される配線電極であることを特徴とする。請求項２記載の発明によれば、チャージポンプの出力端からコントロール電圧端子までの経路のいずれかの点を配線電極でグランドに接続し、電圧制御発振器の周波数調整後に配線電極を切削することにより、該接続点をグランドから切り離すことができる。これにより、ＰＬＬ回路全体を動作させることなく、電圧制御発振器の周波数調整を行うことができる。
【００１２】
また、本発明は、請求項３記載のように、請求項１記載のＰＬＬ回路において、前記手段は、ジャンパーチップであることを特徴とする。請求項３記載の発明によれば、チャージポンプの出力端からコントロール電圧端子までの経路のいずれかの点をジャンパーチップによりグランドに接続し、電圧制御発振器の周波数調整後にジャンパーチップを外すことにより該接続点をグランドから切り離すことができる。これにより、ＰＬＬ回路全体を動作させることなく、電圧制御発振器の周波数調整を行うことができる。
【００１３】
また、本発明は、請求項４記載のように、請求項３記載のＰＬＬ回路において、前記ループフィルタは、前記チャージポンプの出力端とグランド間に設けられるコンデンサを搭載するためのパターンを備え、該パターンに前記ジャンパーチップを搭載することを特徴する。請求項４記載の発明によれば、ループフィルタは、コンデンサを搭載するためのパターンを備え、このパターンにジャンパーチップを搭載するようにしたので、別途ジャンパーチップ用のパターンを形成する必要がない。
【００１４】
また、本発明は、請求項５記載のように、請求項１記載のＰＬＬ回路において、前記手段は、ジャンパー線又はジャンパーピンであることを特徴とする。請求項５記載の発明によれば、チャージポンプの出力端からコントロール電圧端子までの経路のいずれかの点をジャンパー線又はジャンパーピンによりグランドに接続し、電圧制御発振器の周波数調整後にジャンパー線又はジャンパーピンを外すことにより該接続点をグランドから切り離すことができる。これにより、ＰＬＬ回路全体を動作させることなく、電圧制御発振器の周波数調整を行うことができる。
【００１５】
また、本発明は、請求項６記載のように、請求項１記載のＰＬＬ回路において、前記手段は、半田印刷時に塗布される半田であることを特徴とする。請求項６記載の発明によれば、半田印刷時に塗布される半田は、リフロー時に溶けて電気的に接続される。トリミング後、パッド間を接続している半田を取り去ることにより、接続点をグランドから切り離すことができる。これにより、ＰＬＬ回路全体を動作させることなく、電圧制御発振器の周波数調整を行うことができる。
【００１６】
また、本発明は、請求項７記載のように、請求項１から請求項６のいずれか一項に記載のＰＬＬ回路において、更に、位相比較器、分周器を有し、前記チャージポンプ、該位相比較器、該分周器を含む回路部の電源ラインと、前記電圧制御発振器の電源ラインを分離したことを特徴とする。請求項７記載の発明によれば、チャージポンプ、位相比較器、分周器を含む回路部の電源ラインと、電圧制御発振器の電源ラインを分離したので、ＰＬＬ回路全体を動作させることなく、電圧制御発振器の周波数調整を行うことができるとともに、回路部の破損を防止することができる。
【００１７】
また、本発明は、請求項８記載のように、請求項１から請求項７のいずれか一項に記載のＰＬＬ回路において、前記電圧制御発振器は、基板上に形成されたインダクタンスと、該インダクタンスに並列接続されたバリキャップダイオードとからなる共振回路部を有することを特徴とする。
【００１８】
本発明は、請求項９記載のように、請求項８記載のＰＬＬ回路において、前記インダクタンスと前記手段は、基板上の同一平面上に設けられていることを特徴とする。請求項９記載の発明によれば、インダクタンスと手段とが基板上の同一平面上に設けられているので、チャージポンプの出力端からコントロール電圧端子までの経路をグランドに接続し、電圧制御発振器の周波数を調整し、接続点をグランドから切り離す作業を基板の同一平面上で行うことができる。これにより、作業性が向上する。
【００１９】
また、請求項１０記載の通信装置は、請求項１から請求項９のいずれか一項に記載のＰＬＬ回路を用いたことを特徴とする。請求項１０記載の発明によれば、電源ノイズの影響を受けずに、ＰＬＬ回路全体を動作させることなく電圧制御発振器の周波数を調整できる通信装置を提供できる。
【００２０】
また、請求項１１記載のＰＬＬ回路の周波数調整方法は、チャージポンプの出力をループフィルタを介して電圧制御発振器のコントロール電圧端子に接続して構成されたＰＬＬ回路の周波数調整方法において、前記チャージポンプの出力端から前記コントロール電圧端子までの経路のいずれかの点をグランドに接続する第１の段階と、前記電圧制御発振器の周波数調整後に、前記接続点を前記グランドから切り離す第２の段階を有することを特徴とする。
【００２１】
請求項１１記載の発明によれば、チャージポンプの出力端からコントロール電圧端子までの経路のいずれかの点をグランドに接続し、電圧制御発振器の周波数調整後に接続点をグランドから切り離すようにしたので、ＰＬＬ回路全体を動作させることなく、電圧制御発振器の周波数調整を行うことができる。このため、ＰＬＬ回路の動作のために必要な測定器機を省略することができる。また、ＰＬＬ回全体の動作が省けるので、電圧制御発振器の周波数調整時間を短くすることができる。
【００２２】
【発明の実施の形態】
以下、本発明を適用した一実施の形態について図面を参照して説明する。図３は、本実施の形態に係るＰＬＬ回路のブロック図である。図３に示すように、ＰＬＬ回路１１は、電圧制御発振器１２と、分周器１４、１５、位相比較器１６と、チャージポンプ１７と、ループフィルタ１８とを有する。
ＰＬＬ回路１１には、水晶発振器１３が接続されている。
【００２３】
電圧制御発振器１２は、増幅回路部１２１と共振回路部１２２とから構成されている。共振回路部１２２は、バリキャップダイオード１２３と、発振周波数を調整するためのインダクタンス１２４を有する。インダクタンス１２４は、例えば、基板上に形成され、共振系の一部をなす電極からなり、この電極を削除することによって共振回路部１２２の共振周波数を変化させ、電圧制御発振器１２の発振周波数を調整することができる。
【００２４】
電圧制御発振器１２は、バリキャップダイオード１２３に直流電圧を印加して発振周波数を変化させるためのコントロール電圧端子１２５を備えている。共振回路部１２２の出力は、増幅回路部１２１に接続されている。この増幅回路部１２１の出力、すなわち、電圧制御発振器１２の出力は、分周器１４に接続される。
【００２５】
水晶発振器１３は、分周器１５を介して位相比較器１６に接続されている。位相比較器１６の出力端は、チャージポンプ１７接続されている。チャージポンプ１７の出力端は、ループフィルタ１８に接続されている。
【００２６】
ループフィルタ１８は、チャージポンプ１７の出力端とグランド間に設けられたコンデンサＣ０と、直列接続された抵抗Ｒ１とコンデンサＣ１とを有する。ループフィルタ１８の出力端は、電圧制御発振器１２のコントロール電圧端子１２５に接続されている。また、抵抗Ｒ１のチャージポンプ１７側の接続点は抵抗Ｒ２、コンデンサＣ２を介してグランドに接続されている。コンデンサＣ２の抵抗Ｒ２側の接続点には、電圧制御発振器１２のコントロール制御端子１２５に接続されている。
【００２７】
電圧制御発振器１２とＰＬＬＩＣへ供給する電源は別電源Ｖｃｃ１、Ｖｃｃ２としている。分周器１４、１５、位相比較器１６、チャージポンプ１７は、ＰＬＬＩＣによって構成される例について説明するがこの構成には限定されない。
【００２８】
次に、チャージポンプ１７の出力端からコントロール電圧端子１２５までの経路のいずれかの点をグランドＧＮＤに接続し、電圧制御発振器１２の周波数調整後に該接続点をグランドから切り離す手段の一例について説明する。図３に示す例では、チャージポンプ１７の出力端からコントロール電圧端子１２５までの経路上の接続点Ａ部、Ｂ部、Ｃ部を接続線１９Ａ、１９Ｂ、１９ＣでグランドＧＮＤに接続した例を示している。
【００２９】
接続線１９Ａ、１９Ｂ、１９Ｃは、チャージポンプ１７の出力と電圧制御発振回路１２のコントロール制御端子１２４との接続ラインとグランドＧＮＤとの間を接続している。この接続線１９は、電圧制御発振器１２の周波数調整後に切削される。このように接続点Ａ部、Ｂ部、Ｃ部のいずれかを、接続線１９Ａ、１９Ｂ、１９ＣでグランドＧＮＤにつないでおき、トリミングをした後に、その結線部である接続線１９Ａ、１９Ｂ、１９Ｃをカットするようにすることにより、ＰＬＬＩＣ部を動作させることなく、電圧制御発振器１２の周波数調整を行うことができる。
【００３０】
なお、図３では、接続線１９Ａ、１９Ｂ、１９Ｃは、接続ライン上の接続点Ａ部、Ｂ部、Ｃ部に接続されている例を示しているが、チャージポンプ１７の出力端からコントロール制御端子間であればいずれの箇所に接続線１９を接続してもよい。
【００３１】
次に、本実施の形態に係る電圧制御発振器１２の発振周波数の調整方法について説明する。まず、ＰＬＬ回路１１の電圧制御発振器１２だけに電源を供給し動作させる。分周器１４、１５、位相比較器１６、チャージポンプ１７を含むＰＬＬＩＣは動作させない。電圧制御発振器１２のコントロール電圧端子１２５は、接続線１９Ａ、１９Ｂ、１９Ｃのいずれかを介してグランドＧＮＤに接続される。
【００３２】
次に、この状態において、電圧制御発振器１２のインダクタンス１２４を切削するなどして電圧制御発振器１２の発振周波数を調整する。以上により、１つの手順によって、ＰＬＬ回路１１においては、電圧制御発振器１２の発振周波数を調整することができる。このとき、分周器１４、１５、位相比較器１６、チャージポンプ１７を含むＰＬＬＩＣは動作していないため、コンピュータなどの制御のための設備が不要になる。また、位相ロックが不要になるため、調整時間が早くなるというメリットもある。
【００３３】
次に、ＰＬＬ回路の要部の構成例について説明する。図４は、ＰＬＬ回路の要部構成例を説明するための図である。図４は、パッケージ用の基板上に構成されたＰＬＬ回路の一部の平面図を示している。
【００３４】
図４に示すように、上述したＰＬＬ回路１１は、パッケージ基板２１の上に電圧制御発振器１２の周波数トリミング部であるインダクタンス１２４と、チャージポンプ１７の出力端からコントロール電圧端子１２５までの経路のいずれかの点とを同一基板上に出して構成している。図４の例では、図３で示した接続点Ａ部が基板上に出ている（図中Ｘ）。
【００３５】
接続点Ａ部とグランドＧＮＤ間は、接続線１９Ａにより接続されている。図４に示す例では、接続線１９Ａに配線電極を用いている。この配線電極は、電圧制御発振器１２の周波数調整後に、図中矢印の箇所で切削されるものである。
【００３６】
このように、周波数トリミング部であるインダクタンス１２４と接続線１９Ａである配線電極とを、基板２１上の同一平面上に設けるようにしたので、チャージポンプ１７の出力端からコントロール電圧端子１２５までの経路をグランドＧＮＤに接続し、電圧制御発振器１２の周波数を調整し、接続点Ａ部をグランドＧＮＤから切り離す作業を同一平面上で行うことができる。これにより、作業性が向上する。
【００３７】
このように構成されたＰＬＬ回路１１において、電圧制御発振器１２の発振周波数を調整する方法を図５に示す。まず、ステップ２０１において、電圧制御発振器１２に動作電圧を印加する。このとき、接続点Ａ部は、グランドに接続されている。従来では、ＰＬＬＩＣ部への電源供給を行っていたが、本実施の形態では、ＰＬＬＩＣ部の電源供給は行わない（ステップ２０２）。
【００３８】
ステップ２０３において、ステップ２０１の状態で、電圧制御発振器１２の周波数が目的の周波数になっていなければ、ステップ２０４において、電圧制御発振器１２の共振回路部１２２のパターン形成されたインダクタンス１２４をトリミングすることにより周波数を目標値に合わせる。このとき、ＰＬＬＩＣ部には、電源供給がされていないため、ＰＬＬＩＣは動作していない。
【００３９】
ステップ２０３において、電圧制御発振器１２の周波数が目的の周波数に調整されている場合には、ステップ２０５に進む。ステップ２０５において、トリミングが完了した後、接続点Ａ部とグランドＧＮＤを接続する接続線１９である配線電極を切削してトリミングを終了し、次工程の製品試験へと進む。
【００４０】
この周波数調整によれば、電源ノイズの影響を受けずに、ＰＬＬ回路全体を動作させることなく電圧制御発振器の周波数調整を行うことができる。また、ＰＬＬＩＣによるループ設定をなくすことができるので、電圧制御発振器の周波数調整に要する時間を短くすることができる。また、ＰＬＬＩＣのループ設定に必要であったパソコン又は制御機器、動作電源、及び制御電圧設定用電源を不要にすることができる。また、従来、電圧印加手段等により、プローブなどを介して外部から所定の直流電圧を印加していたが、本実施の形態によれば、個別に直流電圧を印加する必要はない。
【００４１】
次に、チャージポンプ１７の出力端からコントロール電圧端子１２５までの経路のいずれかの点をグランドＧＮＤに接続し、電圧制御発振器１２の周波数調整後に該接続点をグランドＧＮＤから切り離す他の手段について説明する。
【００４２】
図４では、この手段として配線電極を用いた例について説明したが、ここでは、この手段としてジャンパーチップを用いた例について説明する。チャージポンプ１７の出力端からコントロール電圧端子１２５までの経路のいずれかの点を上述の配線電極に代えて、ジャンパーチップによりグランドＧＮＤに接続し、電圧制御発振器１２の周波数調整後にジャンパーチップを外すことにより該接続点をグランドＧＮＤから切り離すことができる。これにより、ＰＬＬ回路全体を動作させることなく、電圧制御発振器の周波数調整を行うことができる。
【００４３】
このジャンパーチップは、図３で示したループフィルタ１８に設けられたコンデンサＣ０を搭載するためのパターンに搭載するようにしてもよい。コンデンサＣ０を搭載するためのパターンにジャンパーチップを搭載することにより、別途ジャンパーチップ用のパターンを形成する必要がなくなる。なお、コンデンサＣ０はトリミング調整後に搭載すればよい。
【００４４】
このように構成されたＰＬＬ回路１１において、電圧制御発振器１２の発振周波数を調整する方法を図６に示す。まず、ステップ３０１において、電圧制御発振器１２の電源供給ラインに電源を供給し、回路を動作させる。このとき、接続点Ａ部は、グランドＧＮＤに接続されている。従来では、ＰＬＬＩＣ部への電源供給を行っていたが、本実施の形態では、ＰＬＬＩＣ部への電源供給は行わない（ステップ３０２）。
【００４５】
ステップ３０３において、ステップ３０１の状態で、電圧制御発振器１２の周波数が目的の周波数になっていなければ、ステップ３０４において、電圧制御発振器１２の共振回路部１２２のパターン形成されたインダクタンス１２４をトリミングすることにより周波数を目標値に合わせる。このとき、ＰＬＬＩＣ部には、電源供給がされていないため、ＰＬＬＩＣは動作していない。ステップ３０３において、電圧制御発振器１２の周波数が目的の周波数に調整されている場合には、ステップ３０５に進む。
【００４６】
ステップ３０５において、トリミングが完了した後、接続点Ａ部とグランドＧＮＤを接続するジャンパーチップを外してトリミングを終了し、次工程の製品試験へと進む。この周波数調整によれば、電源ノイズの影響を受けずに、ＰＬＬ回路全体を動作させることなく電圧制御発振器の周波数調整を行うことができる。
【００４７】
また、ＰＬＬＩＣによるループ設定をなくすことができるので、電圧制御発振器の周波数調整に要する時間を短くすることができる。また、ＰＬＬＩＣのループ設定に必要であったパソコン又は制御機器、動作電源、及び制御電圧設定用電源を不要にすることができる。また、従来、電圧印加手段等により、プローブなどを介して外部から所定の直流電圧を印加していたが、本実施の形態では、個別に直流電圧を印加する必要はない。
【００４８】
次に、チャージポンプ１７の出力端からコントロール電圧端子１２５までの経路のいずれかの点をグランドＧＮＤに接続し、電圧制御発振器１２の周波数調整後に該接続点をグランドＧＮＤから切り離す他の手段について説明する。
【００４９】
上記ではこの手段として配線電極とジャンパーチップを用いた例について説明したが、この手段としてジャンパー線やジャンパーピンを用いることもできる。
チャージポンプ１７の出力端からコントロール電圧端子１２５までの経路のいずれかの点を上述の配線電極やジャンパーチップに代えて、ジャンパー線又はジャンパーピンによりグランドＧＮＤに接続し、電圧制御発振器１２の周波数調整後にジャンパー線又はジャンパーピンを外すことにより該接続点をグランドＧＮＤから切り離すことができる。これにより、ＰＬＬ回路全体を動作させることなく、電圧制御発振器の周波数調整を行うことができる。
【００５０】
なお、ジャンパー線、ジャンパーピンをグランドＧＮＤに接続するには、専用のパッドを設けるか、専用のコネクタを設けて使用することで実現することができる。このように構成されたＰＬＬ回路１１において、電圧制御発振器１２の発振周波数を調整する方法は、上述したジャンパーチップの場合と同様であるため、その説明を省略する。
【００５１】
次に、チャージポンプ１７の出力端からコントロール電圧端子１２５までの経路のいずれかの点をグランドＧＮＤに接続し、電圧制御発振器１２の周波数調整後に該点をグランドＧＮＤから切り離す他の手段について説明する。上記では、この手段として配線電極、ジャンパーチップ、ジャンパー線及びジャンパーピンを用いた例について説明したが、ここでは、この手段として半田印刷時に塗布される半田を用いて構成する例について説明する。
【００５２】
チャージポンプ１７の出力端からコントロール電圧端子１２５までの経路のいずれかの点を上述の配線電極等に代えて、半田を用いることにより、半田印刷時に塗布された半田は、リフロー時に解けてグランドＧＮＤに接続することができる。電圧制御発振器１２の周波数調整後にパット間を接続している半田を取り去ることにより、接続点をグランドＧＮＤから切り離すことができる。これにより、ＰＬＬ回路全体を動作させることなく、電圧制御発振器の周波数調整を行うことができる。
【００５３】
このように構成されたＰＬＬ回路１１において、電圧制御発振器１２の発振周波数を調整する方法を図７に示す。まず、ステップ４０１において、電圧制御発振器１２の電源供給ラインに電源を供給し、回路を動作させる。このとき、接続点Ａ部は、半田によりグランドＧＮＤに接続されている。従来では、ＰＬＬＩＣ部へ電源の供給を行っていたが、本実施の形態では、ＰＬＬＩＣ部への電源供給は行わない（ステップ４０２）。
【００５４】
ステップ４０３において、ステップ４０１の状態で、電圧制御発振器１２の周波数が目的の周波数になっていなければ、ステップ４０４において、電圧制御発振器１２の共振回路部１２２のパターン形成されたインダクタンス１２４をトリミングすることにより周波数を目標値に合わせる。このとき、ＰＬＬＩＣ部には、電源供給がされていないため、ＰＬＬＩＣは動作していない。
【００５５】
ステップ４０３において、電圧制御発振器１２の周波数が目的の周波数に調整されている場合には、ステップ４０５に進む。ステップ４０５において、トリミングが完了した後、接続点Ａ部とグランドＧＮＤを接続する半田を取り去ることにより、接続点Ａ部はグランドＧＮＤから切り離される。これにより、トリミングを終了し、次工程の製品試験へと進む。この周波数調整によれば、電源ノイズの影響を受けずに、ＰＬＬ回路全体を動作させることなく電圧制御発振器の周波数調整を行うことができる。
【００５６】
また、ＰＬＬＩＣによるループ設定をなくすことができるので、電圧制御発振器の周波数調整に要する時間を短くすることができる。また、ＰＬＬＩＣのループ設定に必要であったパソコン又は制御機器、動作電源、及び制御電圧設定用電源を不要にすることができる。さらに、従来、電圧印加手段等により、プローブなどを介して外部から所定の直流電圧を印加するようにしていたが、本実施の形態では、個別に直流電圧を印加する必要はない。
【００５７】
上述では、チャージポンプ１７の出力端からコントロール電圧端子１２５までの経路のいずれかの点をグランドＧＮＤに接続し、電圧制御発振器１２の周波数調整後に該接続点をグランドＧＮＤから切り離す手段として、配線電極、ジャンパーチップ、ジャンパー線、ジャンパーピン及び半田を例にとって説明したが、この手段はこれらに限定されるものではない。
【００５８】
次に、上記ＰＬＬ回路を用いた通信装置について説明する。図８は、本実施の形態に係る通信装置のブロック図であり、図３で示したＰＬＬ回路１１を用いたものである。図８に示すように、通信装置４０は、アンテナ４１、アンテナスイッチ４２、低雑音アンプ（ＬＮＡ）４３、ミキサ４４、ＰＬＬシンセサイザ４５、ＩＦアンプ４６、ＡＦアンプ４７、スピーカ４８、マイクロコントローラ・ユニット（ＭＣＵ）４９、ディスプレイ５０、電源５１、コントロールキー５２、マイクロホン５３、ＡＦアンプ５４、ミキサ５５、ＰＬＬシンセサイザ５６、パワーモジュール５７、温度補償回路付き水晶発振器（ＴＣＸＯ）５８を有する。
【００５９】
ＰＬＬシンセサイザ４５、５６は、上述したＶＣＯ１２、ＰＬＬＩＣ、ループフィルタ１８有する。アンテナ４１は、アンテナスイッチ４２、ＬＮＡ４３を介してミキサ４４に接続されている。また、ＰＬＬモジュール４５もミキサ４４に接続されている。ミキサ４４の出力は、ＩＦアンプ４６、ＡＦアンプ４７を介してスピーカ４８に接続されている。
【００６０】
アンテナ４１で受信したＲＦ信号は、ＬＮＡ４３で不要な信号が除去されて、ミキサ４４に入力される。一方、ＰＬＬモジュール４５で発生したローカル信号もミキサ４４に入力される。ミキサ４４においては、入力された２つの信号をミキシングしてその差の周波数信号ＩＦを出力する。ミキサ４４から出力されたＩＦ信号は、ＩＦアンプ４６、ＡＦアンプ４７で増幅されてスピーカ４８に入力される。
【００６１】
一方、マイクロホン５３は、ＡＦアンプ５４を介してミキサ５５に接続されている。また、ＰＬＬモジュール５６もミキサ５５に接続されている。ミキサ５５の出力は、パワーモジュール５７、アンテナスイッチ４２を介してアンテナ４１に接続されている。マイクロホン５３からの信号は、ＡＦアンプ５４で増幅されて、ミキサ５５に入力される。
【００６２】
一方、ＰＬＬモジュール５６で発生したローカル信号もミキサ５５に入力される。ミキサ５５においては、入力された２つの信号をミキシングしてその差の周波数信号を出力し、ミキサ５５から出力された信号は、パワーモジュール５７、アンテナスイッチ４２を介してアンテナ４１から外部へ送信される。ＰＬＬ回路１１を用いたＰＬＬモジュール４５、５６から正確な周波数の信号が出力されるため、ミキサ４４、５５から出力される信号の周波数も正確なものとなる。
【００６３】
以上本発明の好ましい実施の形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【００６４】
【発明の効果】
以上説明したように、本発明によれば、電源ノイズの影響を受けずに、ＰＬＬ回路全体を動作させることなく電圧制御発振器の周波数調整を行うことができる。
【００６５】
【図面の簡単な説明】
【図１】従来の電圧制御発振器における周波数トリミング方法について説明するための図である。
【図２】他の従来のＰＬＬ回路を説明するための図である。
【図３】本実施の形態に係るＰＬＬ回路のブロック図である。
【図４】本実施の形態に係るＰＬＬ回路の要部構成例を説明するための図である。
【図５】本実施の形態に係る電圧制御発振器の発振周波数調整の処理フローチャートを示す図である。
【図６】他の電圧制御発振器の発振周波数調整の処理フローチャートを示す図である。
【図７】他の電圧制御発振器の発振周波数調整の処理フローチャートを示す図である。
【図８】本実施の形態に係る通信装置のブロック図である。
【符号の説明】
１１ ＰＬＬ回路
１２ 電圧制御発振器
１３ 水晶発振器
１４、１５ 分周器
１６ 位相比較器
１７ チャージポンプ
１８ ループフィルタ
【発明の属する技術分野】
本発明はＰＬＬ回路、これを用いた通信装置及びＰＬＬ回路の周波数調整方法に関する。
【０００２】
【従来の技術】
通信機器用に用いられるＰＬＬシンセサイザーモジュールの回路構成は、電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｉｌｌａｔｏｒ）と、ループフィルタ回路と、チャージポンプや位相比較器からなるＰＬＬ（ｐｈａｓｅ ｌｏｃｋｅｄ ｌｏｏｐ）ＩＣ部で構成される。
【０００３】
図１は、従来例１の電圧制御発振器における周波数トリミング方法について説明するための図である。まず、電圧制御発振器への電源供給を行い（ステップ１０１）、ＰＬＬＩＣへ電源の供給を行う（ステップ１０２）。次に、ＰＬＬＩＣへ設定周波数の命令信号をセットする（ステップ１０３）。電圧制御発振器が目標周波数でない場合（ステップ１０３）、電圧制御発振器の共振回路部におけるコンデンサＣ部またはインダクタンスＬ部をトリミングすることにより周波数の微調整を行う（ステップ１０４）。このように、従来の周波数調整においては、ＰＬＬＩＣを動作させて周波数トリミングを行い目的の周波数に合わせ込んでいく方法が一般的であった。
【０００４】
しかし、ＰＬＬＩＣを動作させて周波数トリミングを行う場合は、ＰＬＬＩＣのチャージポンプを介して電圧制御発振器の周波数制御端子に制御電圧を印加して目標の周波数になるまでＰＬＬＩＣを動作させながら周波数トリミングを行うため、周波数トリミングに時間がかかり、トリミング工程時間を短縮することができなかった。
【０００５】
図２は特許文献１記載のＰＬＬ回路を説明するための図である。図２に示すように、従来のＰＬＬ回路１０は、発振周波数調整機構であるトリミングエリア２ｃおよびコントロール電圧端子２ｄを備えた電圧制御発振器２と、チャージポンプ７と、ループフィルタ８と、発振器３と、分周器４、５、位相比較器６とを有し、チャージポンプ７の出力をループフィルタ８を介してコントロール電圧端子２ｄに接続して構成され、チャージポンプ７の出力端からループフィルタ８の内部を含んでコントロール電圧端子２ｄまでの経路に、コントロール電圧端子２ｄに予測可能な値の直流電圧を印加する電圧印加手段１１ａないし１１ｅのいずれかを設け、電圧印加手段１１ａ〜１１ｅからコントロール電圧端子２ｄに所定の直流電圧を印加し、次に、トリミングエリア２ｃで電圧制御発振器２の発振周波数を調整する。これにより、ＰＬＬ回路１０全体を動作させることなく、その中に含まれる電圧制御発振器２の発振周波数を少ない設備で速く調整することのできるというものである。
【０００６】
【特許文献１】
特開２０００−１８３７３３号公報
【発明が解決しようとする課題】
しかしながら、従来例１の周波数調整方法のように、共振回路部においてインダクタンスＬ部をトリミングすることによる周波数を微調整する方法では、ＰＬＬＩＣを動作させながら周波数トリミングを行い目的の周波数に合わせ込んでいくため、周波数トリミングに時間がかかり、トリミング工程時間の短縮化に寄与することが困難であった。測定機器においても周波数測定器、動作電源、ＰＬＬＩＣを制御するために入力信号としてデジタル信号が必要となるため、パソコンなどの制御機器が不可欠であり、更に制御電圧用の専用電源も必要であった。
【０００７】
また、特許文献１で説明したように、ＰＬＬＩＣ部と電圧制御発振器間に接続されている信号ラインに制御電圧を印加して測定する方法では、電源ノイズの影響を受けやすく、その電源ノイズの影響を極力少なくするためにチャージポンプと電圧制御発振器間の信号ラインのチャージポンプ側に制御電圧を印加して周波数トリミングを行わなければ目標周波数のバラツキを抑えることが困難（電源ノイズの影響）であり、制御電圧が印加される箇所が限定され、更に制御電圧は外部電源から供給されているため、電源ノイズが信号ラインに乗り易いという問題もあった。
【０００８】
本発明は、このような従来の問題点に鑑みなされたものであって、電源ノイズの影響を受けずに、ＰＬＬ回路全体を動作させることなく電圧制御発振器の周波数調整ができるＰＬＬ回路、これを用いた通信装置及びＰＬＬ回路の周波数調整方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載のＰＬＬ回路は、コントロール電圧端子を備えた電圧制御発振器と、チャージポンプと、ループフィルタとを有し、前記チャージポンプの出力を前記ループフィルタを介して前記コントロール電圧端子に接続して構成されたＰＬＬ回路において、前記チャージポンプの出力端から前記コントロール電圧端子までの経路のいずれかの点をグランドに接続し、前記電圧制御発振器の周波数調整後に該接続点をグランドから切り離す手段を設けたことを特徴とする。
【００１０】
請求項１記載の発明によれば、チャージポンプの出力端からコントロール電圧端子までの経路のいずれかの点をグランドに接続し、電圧制御発振器の周波数調整後に該接続点をグランドから切り離すようにしたので、電源ノイズの影響を受けずに、ＰＬＬ回路全体を動作させることなく電圧制御発振器の周波数を調整できる。また、ＰＬＬＩＣによるループ設定をなくすことができるので、電圧制御発振器の周波数調整に要する時間を短くすることができる。また、ＰＬＬＩＣのループ設定に必要であったパソコン又は制御機器、動作電源、及び制御電圧設定用電源を不要にすることができる。
【００１１】
また、本発明は、請求項２記載のように、請求項１記載のＰＬＬ回路において、前記手段は、前記電圧制御発振器の周波数調整後に切削される配線電極であることを特徴とする。請求項２記載の発明によれば、チャージポンプの出力端からコントロール電圧端子までの経路のいずれかの点を配線電極でグランドに接続し、電圧制御発振器の周波数調整後に配線電極を切削することにより、該接続点をグランドから切り離すことができる。これにより、ＰＬＬ回路全体を動作させることなく、電圧制御発振器の周波数調整を行うことができる。
【００１２】
また、本発明は、請求項３記載のように、請求項１記載のＰＬＬ回路において、前記手段は、ジャンパーチップであることを特徴とする。請求項３記載の発明によれば、チャージポンプの出力端からコントロール電圧端子までの経路のいずれかの点をジャンパーチップによりグランドに接続し、電圧制御発振器の周波数調整後にジャンパーチップを外すことにより該接続点をグランドから切り離すことができる。これにより、ＰＬＬ回路全体を動作させることなく、電圧制御発振器の周波数調整を行うことができる。
【００１３】
また、本発明は、請求項４記載のように、請求項３記載のＰＬＬ回路において、前記ループフィルタは、前記チャージポンプの出力端とグランド間に設けられるコンデンサを搭載するためのパターンを備え、該パターンに前記ジャンパーチップを搭載することを特徴する。請求項４記載の発明によれば、ループフィルタは、コンデンサを搭載するためのパターンを備え、このパターンにジャンパーチップを搭載するようにしたので、別途ジャンパーチップ用のパターンを形成する必要がない。
【００１４】
また、本発明は、請求項５記載のように、請求項１記載のＰＬＬ回路において、前記手段は、ジャンパー線又はジャンパーピンであることを特徴とする。請求項５記載の発明によれば、チャージポンプの出力端からコントロール電圧端子までの経路のいずれかの点をジャンパー線又はジャンパーピンによりグランドに接続し、電圧制御発振器の周波数調整後にジャンパー線又はジャンパーピンを外すことにより該接続点をグランドから切り離すことができる。これにより、ＰＬＬ回路全体を動作させることなく、電圧制御発振器の周波数調整を行うことができる。
【００１５】
また、本発明は、請求項６記載のように、請求項１記載のＰＬＬ回路において、前記手段は、半田印刷時に塗布される半田であることを特徴とする。請求項６記載の発明によれば、半田印刷時に塗布される半田は、リフロー時に溶けて電気的に接続される。トリミング後、パッド間を接続している半田を取り去ることにより、接続点をグランドから切り離すことができる。これにより、ＰＬＬ回路全体を動作させることなく、電圧制御発振器の周波数調整を行うことができる。
【００１６】
また、本発明は、請求項７記載のように、請求項１から請求項６のいずれか一項に記載のＰＬＬ回路において、更に、位相比較器、分周器を有し、前記チャージポンプ、該位相比較器、該分周器を含む回路部の電源ラインと、前記電圧制御発振器の電源ラインを分離したことを特徴とする。請求項７記載の発明によれば、チャージポンプ、位相比較器、分周器を含む回路部の電源ラインと、電圧制御発振器の電源ラインを分離したので、ＰＬＬ回路全体を動作させることなく、電圧制御発振器の周波数調整を行うことができるとともに、回路部の破損を防止することができる。
【００１７】
また、本発明は、請求項８記載のように、請求項１から請求項７のいずれか一項に記載のＰＬＬ回路において、前記電圧制御発振器は、基板上に形成されたインダクタンスと、該インダクタンスに並列接続されたバリキャップダイオードとからなる共振回路部を有することを特徴とする。
【００１８】
本発明は、請求項９記載のように、請求項８記載のＰＬＬ回路において、前記インダクタンスと前記手段は、基板上の同一平面上に設けられていることを特徴とする。請求項９記載の発明によれば、インダクタンスと手段とが基板上の同一平面上に設けられているので、チャージポンプの出力端からコントロール電圧端子までの経路をグランドに接続し、電圧制御発振器の周波数を調整し、接続点をグランドから切り離す作業を基板の同一平面上で行うことができる。これにより、作業性が向上する。
【００１９】
また、請求項１０記載の通信装置は、請求項１から請求項９のいずれか一項に記載のＰＬＬ回路を用いたことを特徴とする。請求項１０記載の発明によれば、電源ノイズの影響を受けずに、ＰＬＬ回路全体を動作させることなく電圧制御発振器の周波数を調整できる通信装置を提供できる。
【００２０】
また、請求項１１記載のＰＬＬ回路の周波数調整方法は、チャージポンプの出力をループフィルタを介して電圧制御発振器のコントロール電圧端子に接続して構成されたＰＬＬ回路の周波数調整方法において、前記チャージポンプの出力端から前記コントロール電圧端子までの経路のいずれかの点をグランドに接続する第１の段階と、前記電圧制御発振器の周波数調整後に、前記接続点を前記グランドから切り離す第２の段階を有することを特徴とする。
【００２１】
請求項１１記載の発明によれば、チャージポンプの出力端からコントロール電圧端子までの経路のいずれかの点をグランドに接続し、電圧制御発振器の周波数調整後に接続点をグランドから切り離すようにしたので、ＰＬＬ回路全体を動作させることなく、電圧制御発振器の周波数調整を行うことができる。このため、ＰＬＬ回路の動作のために必要な測定器機を省略することができる。また、ＰＬＬ回全体の動作が省けるので、電圧制御発振器の周波数調整時間を短くすることができる。
【００２２】
【発明の実施の形態】
以下、本発明を適用した一実施の形態について図面を参照して説明する。図３は、本実施の形態に係るＰＬＬ回路のブロック図である。図３に示すように、ＰＬＬ回路１１は、電圧制御発振器１２と、分周器１４、１５、位相比較器１６と、チャージポンプ１７と、ループフィルタ１８とを有する。
ＰＬＬ回路１１には、水晶発振器１３が接続されている。
【００２３】
電圧制御発振器１２は、増幅回路部１２１と共振回路部１２２とから構成されている。共振回路部１２２は、バリキャップダイオード１２３と、発振周波数を調整するためのインダクタンス１２４を有する。インダクタンス１２４は、例えば、基板上に形成され、共振系の一部をなす電極からなり、この電極を削除することによって共振回路部１２２の共振周波数を変化させ、電圧制御発振器１２の発振周波数を調整することができる。
【００２４】
電圧制御発振器１２は、バリキャップダイオード１２３に直流電圧を印加して発振周波数を変化させるためのコントロール電圧端子１２５を備えている。共振回路部１２２の出力は、増幅回路部１２１に接続されている。この増幅回路部１２１の出力、すなわち、電圧制御発振器１２の出力は、分周器１４に接続される。
【００２５】
水晶発振器１３は、分周器１５を介して位相比較器１６に接続されている。位相比較器１６の出力端は、チャージポンプ１７接続されている。チャージポンプ１７の出力端は、ループフィルタ１８に接続されている。
【００２６】
ループフィルタ１８は、チャージポンプ１７の出力端とグランド間に設けられたコンデンサＣ０と、直列接続された抵抗Ｒ１とコンデンサＣ１とを有する。ループフィルタ１８の出力端は、電圧制御発振器１２のコントロール電圧端子１２５に接続されている。また、抵抗Ｒ１のチャージポンプ１７側の接続点は抵抗Ｒ２、コンデンサＣ２を介してグランドに接続されている。コンデンサＣ２の抵抗Ｒ２側の接続点には、電圧制御発振器１２のコントロール制御端子１２５に接続されている。
【００２７】
電圧制御発振器１２とＰＬＬＩＣへ供給する電源は別電源Ｖｃｃ１、Ｖｃｃ２としている。分周器１４、１５、位相比較器１６、チャージポンプ１７は、ＰＬＬＩＣによって構成される例について説明するがこの構成には限定されない。
【００２８】
次に、チャージポンプ１７の出力端からコントロール電圧端子１２５までの経路のいずれかの点をグランドＧＮＤに接続し、電圧制御発振器１２の周波数調整後に該接続点をグランドから切り離す手段の一例について説明する。図３に示す例では、チャージポンプ１７の出力端からコントロール電圧端子１２５までの経路上の接続点Ａ部、Ｂ部、Ｃ部を接続線１９Ａ、１９Ｂ、１９ＣでグランドＧＮＤに接続した例を示している。
【００２９】
接続線１９Ａ、１９Ｂ、１９Ｃは、チャージポンプ１７の出力と電圧制御発振回路１２のコントロール制御端子１２４との接続ラインとグランドＧＮＤとの間を接続している。この接続線１９は、電圧制御発振器１２の周波数調整後に切削される。このように接続点Ａ部、Ｂ部、Ｃ部のいずれかを、接続線１９Ａ、１９Ｂ、１９ＣでグランドＧＮＤにつないでおき、トリミングをした後に、その結線部である接続線１９Ａ、１９Ｂ、１９Ｃをカットするようにすることにより、ＰＬＬＩＣ部を動作させることなく、電圧制御発振器１２の周波数調整を行うことができる。
【００３０】
なお、図３では、接続線１９Ａ、１９Ｂ、１９Ｃは、接続ライン上の接続点Ａ部、Ｂ部、Ｃ部に接続されている例を示しているが、チャージポンプ１７の出力端からコントロール制御端子間であればいずれの箇所に接続線１９を接続してもよい。
【００３１】
次に、本実施の形態に係る電圧制御発振器１２の発振周波数の調整方法について説明する。まず、ＰＬＬ回路１１の電圧制御発振器１２だけに電源を供給し動作させる。分周器１４、１５、位相比較器１６、チャージポンプ１７を含むＰＬＬＩＣは動作させない。電圧制御発振器１２のコントロール電圧端子１２５は、接続線１９Ａ、１９Ｂ、１９Ｃのいずれかを介してグランドＧＮＤに接続される。
【００３２】
次に、この状態において、電圧制御発振器１２のインダクタンス１２４を切削するなどして電圧制御発振器１２の発振周波数を調整する。以上により、１つの手順によって、ＰＬＬ回路１１においては、電圧制御発振器１２の発振周波数を調整することができる。このとき、分周器１４、１５、位相比較器１６、チャージポンプ１７を含むＰＬＬＩＣは動作していないため、コンピュータなどの制御のための設備が不要になる。また、位相ロックが不要になるため、調整時間が早くなるというメリットもある。
【００３３】
次に、ＰＬＬ回路の要部の構成例について説明する。図４は、ＰＬＬ回路の要部構成例を説明するための図である。図４は、パッケージ用の基板上に構成されたＰＬＬ回路の一部の平面図を示している。
【００３４】
図４に示すように、上述したＰＬＬ回路１１は、パッケージ基板２１の上に電圧制御発振器１２の周波数トリミング部であるインダクタンス１２４と、チャージポンプ１７の出力端からコントロール電圧端子１２５までの経路のいずれかの点とを同一基板上に出して構成している。図４の例では、図３で示した接続点Ａ部が基板上に出ている（図中Ｘ）。
【００３５】
接続点Ａ部とグランドＧＮＤ間は、接続線１９Ａにより接続されている。図４に示す例では、接続線１９Ａに配線電極を用いている。この配線電極は、電圧制御発振器１２の周波数調整後に、図中矢印の箇所で切削されるものである。
【００３６】
このように、周波数トリミング部であるインダクタンス１２４と接続線１９Ａである配線電極とを、基板２１上の同一平面上に設けるようにしたので、チャージポンプ１７の出力端からコントロール電圧端子１２５までの経路をグランドＧＮＤに接続し、電圧制御発振器１２の周波数を調整し、接続点Ａ部をグランドＧＮＤから切り離す作業を同一平面上で行うことができる。これにより、作業性が向上する。
【００３７】
このように構成されたＰＬＬ回路１１において、電圧制御発振器１２の発振周波数を調整する方法を図５に示す。まず、ステップ２０１において、電圧制御発振器１２に動作電圧を印加する。このとき、接続点Ａ部は、グランドに接続されている。従来では、ＰＬＬＩＣ部への電源供給を行っていたが、本実施の形態では、ＰＬＬＩＣ部の電源供給は行わない（ステップ２０２）。
【００３８】
ステップ２０３において、ステップ２０１の状態で、電圧制御発振器１２の周波数が目的の周波数になっていなければ、ステップ２０４において、電圧制御発振器１２の共振回路部１２２のパターン形成されたインダクタンス１２４をトリミングすることにより周波数を目標値に合わせる。このとき、ＰＬＬＩＣ部には、電源供給がされていないため、ＰＬＬＩＣは動作していない。
【００３９】
ステップ２０３において、電圧制御発振器１２の周波数が目的の周波数に調整されている場合には、ステップ２０５に進む。ステップ２０５において、トリミングが完了した後、接続点Ａ部とグランドＧＮＤを接続する接続線１９である配線電極を切削してトリミングを終了し、次工程の製品試験へと進む。
【００４０】
この周波数調整によれば、電源ノイズの影響を受けずに、ＰＬＬ回路全体を動作させることなく電圧制御発振器の周波数調整を行うことができる。また、ＰＬＬＩＣによるループ設定をなくすことができるので、電圧制御発振器の周波数調整に要する時間を短くすることができる。また、ＰＬＬＩＣのループ設定に必要であったパソコン又は制御機器、動作電源、及び制御電圧設定用電源を不要にすることができる。また、従来、電圧印加手段等により、プローブなどを介して外部から所定の直流電圧を印加していたが、本実施の形態によれば、個別に直流電圧を印加する必要はない。
【００４１】
次に、チャージポンプ１７の出力端からコントロール電圧端子１２５までの経路のいずれかの点をグランドＧＮＤに接続し、電圧制御発振器１２の周波数調整後に該接続点をグランドＧＮＤから切り離す他の手段について説明する。
【００４２】
図４では、この手段として配線電極を用いた例について説明したが、ここでは、この手段としてジャンパーチップを用いた例について説明する。チャージポンプ１７の出力端からコントロール電圧端子１２５までの経路のいずれかの点を上述の配線電極に代えて、ジャンパーチップによりグランドＧＮＤに接続し、電圧制御発振器１２の周波数調整後にジャンパーチップを外すことにより該接続点をグランドＧＮＤから切り離すことができる。これにより、ＰＬＬ回路全体を動作させることなく、電圧制御発振器の周波数調整を行うことができる。
【００４３】
このジャンパーチップは、図３で示したループフィルタ１８に設けられたコンデンサＣ０を搭載するためのパターンに搭載するようにしてもよい。コンデンサＣ０を搭載するためのパターンにジャンパーチップを搭載することにより、別途ジャンパーチップ用のパターンを形成する必要がなくなる。なお、コンデンサＣ０はトリミング調整後に搭載すればよい。
【００４４】
このように構成されたＰＬＬ回路１１において、電圧制御発振器１２の発振周波数を調整する方法を図６に示す。まず、ステップ３０１において、電圧制御発振器１２の電源供給ラインに電源を供給し、回路を動作させる。このとき、接続点Ａ部は、グランドＧＮＤに接続されている。従来では、ＰＬＬＩＣ部への電源供給を行っていたが、本実施の形態では、ＰＬＬＩＣ部への電源供給は行わない（ステップ３０２）。
【００４５】
ステップ３０３において、ステップ３０１の状態で、電圧制御発振器１２の周波数が目的の周波数になっていなければ、ステップ３０４において、電圧制御発振器１２の共振回路部１２２のパターン形成されたインダクタンス１２４をトリミングすることにより周波数を目標値に合わせる。このとき、ＰＬＬＩＣ部には、電源供給がされていないため、ＰＬＬＩＣは動作していない。ステップ３０３において、電圧制御発振器１２の周波数が目的の周波数に調整されている場合には、ステップ３０５に進む。
【００４６】
ステップ３０５において、トリミングが完了した後、接続点Ａ部とグランドＧＮＤを接続するジャンパーチップを外してトリミングを終了し、次工程の製品試験へと進む。この周波数調整によれば、電源ノイズの影響を受けずに、ＰＬＬ回路全体を動作させることなく電圧制御発振器の周波数調整を行うことができる。
【００４７】
また、ＰＬＬＩＣによるループ設定をなくすことができるので、電圧制御発振器の周波数調整に要する時間を短くすることができる。また、ＰＬＬＩＣのループ設定に必要であったパソコン又は制御機器、動作電源、及び制御電圧設定用電源を不要にすることができる。また、従来、電圧印加手段等により、プローブなどを介して外部から所定の直流電圧を印加していたが、本実施の形態では、個別に直流電圧を印加する必要はない。
【００４８】
次に、チャージポンプ１７の出力端からコントロール電圧端子１２５までの経路のいずれかの点をグランドＧＮＤに接続し、電圧制御発振器１２の周波数調整後に該接続点をグランドＧＮＤから切り離す他の手段について説明する。
【００４９】
上記ではこの手段として配線電極とジャンパーチップを用いた例について説明したが、この手段としてジャンパー線やジャンパーピンを用いることもできる。
チャージポンプ１７の出力端からコントロール電圧端子１２５までの経路のいずれかの点を上述の配線電極やジャンパーチップに代えて、ジャンパー線又はジャンパーピンによりグランドＧＮＤに接続し、電圧制御発振器１２の周波数調整後にジャンパー線又はジャンパーピンを外すことにより該接続点をグランドＧＮＤから切り離すことができる。これにより、ＰＬＬ回路全体を動作させることなく、電圧制御発振器の周波数調整を行うことができる。
【００５０】
なお、ジャンパー線、ジャンパーピンをグランドＧＮＤに接続するには、専用のパッドを設けるか、専用のコネクタを設けて使用することで実現することができる。このように構成されたＰＬＬ回路１１において、電圧制御発振器１２の発振周波数を調整する方法は、上述したジャンパーチップの場合と同様であるため、その説明を省略する。
【００５１】
次に、チャージポンプ１７の出力端からコントロール電圧端子１２５までの経路のいずれかの点をグランドＧＮＤに接続し、電圧制御発振器１２の周波数調整後に該点をグランドＧＮＤから切り離す他の手段について説明する。上記では、この手段として配線電極、ジャンパーチップ、ジャンパー線及びジャンパーピンを用いた例について説明したが、ここでは、この手段として半田印刷時に塗布される半田を用いて構成する例について説明する。
【００５２】
チャージポンプ１７の出力端からコントロール電圧端子１２５までの経路のいずれかの点を上述の配線電極等に代えて、半田を用いることにより、半田印刷時に塗布された半田は、リフロー時に解けてグランドＧＮＤに接続することができる。電圧制御発振器１２の周波数調整後にパット間を接続している半田を取り去ることにより、接続点をグランドＧＮＤから切り離すことができる。これにより、ＰＬＬ回路全体を動作させることなく、電圧制御発振器の周波数調整を行うことができる。
【００５３】
このように構成されたＰＬＬ回路１１において、電圧制御発振器１２の発振周波数を調整する方法を図７に示す。まず、ステップ４０１において、電圧制御発振器１２の電源供給ラインに電源を供給し、回路を動作させる。このとき、接続点Ａ部は、半田によりグランドＧＮＤに接続されている。従来では、ＰＬＬＩＣ部へ電源の供給を行っていたが、本実施の形態では、ＰＬＬＩＣ部への電源供給は行わない（ステップ４０２）。
【００５４】
ステップ４０３において、ステップ４０１の状態で、電圧制御発振器１２の周波数が目的の周波数になっていなければ、ステップ４０４において、電圧制御発振器１２の共振回路部１２２のパターン形成されたインダクタンス１２４をトリミングすることにより周波数を目標値に合わせる。このとき、ＰＬＬＩＣ部には、電源供給がされていないため、ＰＬＬＩＣは動作していない。
【００５５】
ステップ４０３において、電圧制御発振器１２の周波数が目的の周波数に調整されている場合には、ステップ４０５に進む。ステップ４０５において、トリミングが完了した後、接続点Ａ部とグランドＧＮＤを接続する半田を取り去ることにより、接続点Ａ部はグランドＧＮＤから切り離される。これにより、トリミングを終了し、次工程の製品試験へと進む。この周波数調整によれば、電源ノイズの影響を受けずに、ＰＬＬ回路全体を動作させることなく電圧制御発振器の周波数調整を行うことができる。
【００５６】
また、ＰＬＬＩＣによるループ設定をなくすことができるので、電圧制御発振器の周波数調整に要する時間を短くすることができる。また、ＰＬＬＩＣのループ設定に必要であったパソコン又は制御機器、動作電源、及び制御電圧設定用電源を不要にすることができる。さらに、従来、電圧印加手段等により、プローブなどを介して外部から所定の直流電圧を印加するようにしていたが、本実施の形態では、個別に直流電圧を印加する必要はない。
【００５７】
上述では、チャージポンプ１７の出力端からコントロール電圧端子１２５までの経路のいずれかの点をグランドＧＮＤに接続し、電圧制御発振器１２の周波数調整後に該接続点をグランドＧＮＤから切り離す手段として、配線電極、ジャンパーチップ、ジャンパー線、ジャンパーピン及び半田を例にとって説明したが、この手段はこれらに限定されるものではない。
【００５８】
次に、上記ＰＬＬ回路を用いた通信装置について説明する。図８は、本実施の形態に係る通信装置のブロック図であり、図３で示したＰＬＬ回路１１を用いたものである。図８に示すように、通信装置４０は、アンテナ４１、アンテナスイッチ４２、低雑音アンプ（ＬＮＡ）４３、ミキサ４４、ＰＬＬシンセサイザ４５、ＩＦアンプ４６、ＡＦアンプ４７、スピーカ４８、マイクロコントローラ・ユニット（ＭＣＵ）４９、ディスプレイ５０、電源５１、コントロールキー５２、マイクロホン５３、ＡＦアンプ５４、ミキサ５５、ＰＬＬシンセサイザ５６、パワーモジュール５７、温度補償回路付き水晶発振器（ＴＣＸＯ）５８を有する。
【００５９】
ＰＬＬシンセサイザ４５、５６は、上述したＶＣＯ１２、ＰＬＬＩＣ、ループフィルタ１８有する。アンテナ４１は、アンテナスイッチ４２、ＬＮＡ４３を介してミキサ４４に接続されている。また、ＰＬＬモジュール４５もミキサ４４に接続されている。ミキサ４４の出力は、ＩＦアンプ４６、ＡＦアンプ４７を介してスピーカ４８に接続されている。
【００６０】
アンテナ４１で受信したＲＦ信号は、ＬＮＡ４３で不要な信号が除去されて、ミキサ４４に入力される。一方、ＰＬＬモジュール４５で発生したローカル信号もミキサ４４に入力される。ミキサ４４においては、入力された２つの信号をミキシングしてその差の周波数信号ＩＦを出力する。ミキサ４４から出力されたＩＦ信号は、ＩＦアンプ４６、ＡＦアンプ４７で増幅されてスピーカ４８に入力される。
【００６１】
一方、マイクロホン５３は、ＡＦアンプ５４を介してミキサ５５に接続されている。また、ＰＬＬモジュール５６もミキサ５５に接続されている。ミキサ５５の出力は、パワーモジュール５７、アンテナスイッチ４２を介してアンテナ４１に接続されている。マイクロホン５３からの信号は、ＡＦアンプ５４で増幅されて、ミキサ５５に入力される。
【００６２】
一方、ＰＬＬモジュール５６で発生したローカル信号もミキサ５５に入力される。ミキサ５５においては、入力された２つの信号をミキシングしてその差の周波数信号を出力し、ミキサ５５から出力された信号は、パワーモジュール５７、アンテナスイッチ４２を介してアンテナ４１から外部へ送信される。ＰＬＬ回路１１を用いたＰＬＬモジュール４５、５６から正確な周波数の信号が出力されるため、ミキサ４４、５５から出力される信号の周波数も正確なものとなる。
【００６３】
以上本発明の好ましい実施の形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【００６４】
【発明の効果】
以上説明したように、本発明によれば、電源ノイズの影響を受けずに、ＰＬＬ回路全体を動作させることなく電圧制御発振器の周波数調整を行うことができる。
【００６５】
【図面の簡単な説明】
【図１】従来の電圧制御発振器における周波数トリミング方法について説明するための図である。
【図２】他の従来のＰＬＬ回路を説明するための図である。
【図３】本実施の形態に係るＰＬＬ回路のブロック図である。
【図４】本実施の形態に係るＰＬＬ回路の要部構成例を説明するための図である。
【図５】本実施の形態に係る電圧制御発振器の発振周波数調整の処理フローチャートを示す図である。
【図６】他の電圧制御発振器の発振周波数調整の処理フローチャートを示す図である。
【図７】他の電圧制御発振器の発振周波数調整の処理フローチャートを示す図である。
【図８】本実施の形態に係る通信装置のブロック図である。
【符号の説明】
１１ ＰＬＬ回路
１２ 電圧制御発振器
１３ 水晶発振器
１４、１５ 分周器
１６ 位相比較器
１７ チャージポンプ
１８ ループフィルタ
Claims (11)
- コントロール電圧端子を備えた電圧制御発振器と、チャージポンプと、ループフィルタとを有し、前記チャージポンプの出力を前記ループフィルタを介して前記コントロール電圧端子に接続して構成されたＰＬＬ回路において、
前記チャージポンプの出力端から前記コントロール電圧端子までの経路のいずれかの点をグランドに接続し、前記電圧制御発振器の周波数調整後に該接続点をグランドから切り離す手段を設けたことを特徴とするＰＬＬ回路。 - 前記手段は、前記電圧制御発振器の周波数調整後に切削される配線電極であることを特徴とする請求項１記載のＰＬＬ回路。
- 前記手段は、ジャンパーチップであることを特徴とする請求項１記載のＰＬＬ回路。
- 前記ループフィルタは、前記チャージポンプの出力端とグランド間に設けられるコンデンサを搭載するためのパターンを備え、該パターンに前記ジャンパーチップを搭載することを特徴する請求項３記載のＰＬＬ回路。
- 前記手段は、ジャンパー線又はジャンパーピンであることを特徴とする請求項１記載のＰＬＬ回路。
- 前記手段は、半田印刷時に塗布される半田であることを特徴とする請求項１記載のＰＬＬ回路。
- 前記ＰＬＬ回路は更に、位相比較器、分周器を有し、前記チャージポンプ、該位相比較器、該分周器を含む回路部の電源ラインと、前記電圧制御発振器の電源ラインを分離したことを特徴とする請求項１から請求項６のいずれか一項に記載のＰＬＬ回路。
- 前記電圧制御発振器は、基板上に形成されたインダクタンスと、該インダクタンスに並列接続されたバリキャップダイオードとからなる共振回路部を有することを特徴とする請求項１から請求項７のいずれか一項に記載のＰＬＬ回路。
- 前記インダクタンスと前記手段は、基板上の同一平面上に設けられていることを特徴とする請求項８記載のＰＬＬ回路。
- 請求項１から請求項９のいずれか一項に記載のＰＬＬ回路を用いたことを特徴とする通信装置。
- チャージポンプの出力をループフィルタを介して電圧制御発振器のコントロール電圧端子に接続して構成されたＰＬＬ回路の周波数調整方法において、
前記チャージポンプの出力端から前記コントロール電圧端子までの経路のいずれかの点をグランドに接続する第１の段階と、
前記電圧制御発振器の周波数調整後に、前記接続点を前記グランドから切り離す第２の段階を有することを特徴とするＰＬＬ回路の周波数調整方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003148312A JP2004356670A (ja) | 2003-05-26 | 2003-05-26 | Ｐｌｌ回路、通信装置及びｐｌｌ回路の周波数調整方法 |
| US10/852,092 US7095286B2 (en) | 2003-05-26 | 2004-05-25 | PLL circuit, communication apparatus equipped with PLL circuit, and frequency adjustment method |
| KR1020040037417A KR100571943B1 (ko) | 2003-05-26 | 2004-05-25 | Ｐｌｌ 회로, 통신 장치 및 ｐｌｌ 회로의 주파수 조정 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003148312A JP2004356670A (ja) | 2003-05-26 | 2003-05-26 | Ｐｌｌ回路、通信装置及びｐｌｌ回路の周波数調整方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004356670A true JP2004356670A (ja) | 2004-12-16 |
Family
ID=33508180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003148312A Pending JP2004356670A (ja) | 2003-05-26 | 2003-05-26 | Ｐｌｌ回路、通信装置及びｐｌｌ回路の周波数調整方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7095286B2 (ja) |
| JP (1) | JP2004356670A (ja) |
| KR (1) | KR100571943B1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007019056A2 (en) * | 2005-08-04 | 2007-02-15 | The Regents Of The University Of California | Tunable artificial dielectrics |
| TWI326438B (en) * | 2005-12-02 | 2010-06-21 | Chimei Innolux Corp | Startup circuit and backlight control circuit |
| US8674753B2 (en) * | 2008-06-03 | 2014-03-18 | Texas Instruments Incorporated | Systems and methods for cancelling phase-locked loop supply noise |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5648744A (en) * | 1995-12-22 | 1997-07-15 | Microtune, Inc. | System and method for voltage controlled oscillator automatic band selection |
| JP3498608B2 (ja) | 1998-12-21 | 2004-02-16 | 株式会社村田製作所 | Ｐｌｌ回路およびそれを用いた通信装置およびｐｌｌ回路の周波数調整方法 |
| DE10134640B4 (de) * | 2001-07-17 | 2005-07-14 | Texas Instruments Deutschland Gmbh | PLL-Schaltung und Verfahren zur automatischen Einstellung ihrer Ausgangsfrequenz |
| US6750750B2 (en) * | 2001-12-28 | 2004-06-15 | Chartered Semiconductor Manufacturing Ltd. | Via/line inductor on semiconductor material |
-
2003
- 2003-05-26 JP JP2003148312A patent/JP2004356670A/ja active Pending
-
2004
- 2004-05-25 US US10/852,092 patent/US7095286B2/en not_active Expired - Fee Related
- 2004-05-25 KR KR1020040037417A patent/KR100571943B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US7095286B2 (en) | 2006-08-22 |
| KR100571943B1 (ko) | 2006-04-18 |
| US20040251974A1 (en) | 2004-12-16 |
| KR20040101935A (ko) | 2004-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6788158B2 (en) | Piezoelectric oscillator, method of producing the same, and electronic device using the piezoelectric oscillator | |
| JP2004356670A (ja) | Ｐｌｌ回路、通信装置及びｐｌｌ回路の周波数調整方法 | |
| JP3854912B2 (ja) | 発振回路 | |
| JP3498608B2 (ja) | Ｐｌｌ回路およびそれを用いた通信装置およびｐｌｌ回路の周波数調整方法 | |
| US8547183B2 (en) | Voltage controlled oscillator | |
| JP3721901B2 (ja) | 多出力発振装置 | |
| US20160087583A1 (en) | Oscillator, Electronic Apparatus, and Moving Object | |
| US6741138B2 (en) | Multiple output crystal oscillator | |
| JP2001274623A (ja) | 発振器、通信装置および発振器の製造方法 | |
| JP2004201197A (ja) | 駆動回路および通信装置 | |
| WO2006127817A2 (en) | Oscillator coupling to reduce spurious signals in receiver circuits | |
| JP3957313B2 (ja) | Ｆｍ送信機 | |
| KR20020078413A (ko) | 이동통신 단말기의 스퓨리어스 제거장치 | |
| JP2005026828A (ja) | 発振器とこれを用いた電子機器 | |
| JP2006352569A (ja) | Ｐｌｌ回路装置 | |
| US20050110582A1 (en) | Oscillator | |
| JP2002171134A (ja) | Ｉｃ回路及びこれを用いた圧電発振器 | |
| JP2002368537A (ja) | 高周波発振器およびそれを用いた通信装置 | |
| KR200261462Y1 (ko) | 무선 통신기기의 고주파 변환 모듈 | |
| JP3957314B2 (ja) | Ｆｍ送信機 | |
| JP3957312B2 (ja) | Ｆｍ送信機 | |
| JP2008010982A (ja) | 半導体集積回路及び通信装置 | |
| JP2005102323A (ja) | 発振装置 | |
| WO2004042914A1 (ja) | 水晶発振器および半導体装置 | |
| JP2004229199A (ja) | 電圧制御型局部発振器モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040519 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050808 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070920 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070926 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071102 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071102 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080312 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080414 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080418 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080423 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080815 |