JP3721901B2 - 多出力発振装置 - Google Patents
多出力発振装置 Download PDFInfo
- Publication number
- JP3721901B2 JP3721901B2 JP33592799A JP33592799A JP3721901B2 JP 3721901 B2 JP3721901 B2 JP 3721901B2 JP 33592799 A JP33592799 A JP 33592799A JP 33592799 A JP33592799 A JP 33592799A JP 3721901 B2 JP3721901 B2 JP 3721901B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- terminal
- output terminal
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、携帯電話器等に使用される多出力発振装置に関するものである。
【０００２】
【従来の技術】
以下、従来の発振装置について説明する。従来の発振装置は、図８に示すように発振装置１からは一つの出力２だけが出力されていた。したがってこの様に構成された発振装置１において、この出力２に移動体通信の高周波回路３を接続するとともにディジタル回路４にも接続されていた。この高周波回路３においてはＰＬＬシンセサイザーの基準周波数として発振装置１を用いており、ディジタル回路４ではクロック信号として用いていた。
【０００３】
【発明が解決しようとする課題】
しかしながら、このような従来の構成では、ディジタル回路４のディジタル信号が高周波回路３と同一の線路５で接続されているために、位相雑音特性が悪くなるという問題があった。そこで、例えば発振装置１とディジタル回路４との間にバッファ回路を独立した回路として入れるという案が考えられたが、この方法の様にバッファ回路を入れると、どうしても大型化してしまうという欠点があった。
【０００４】
本発明はこのような問題を解決するもので、小型化された多出力発振装置を提供することを目的としたものである。
【０００５】
【課題を解決するための手段】
この目的を達成するために本発明の発振装置は、共振回路と、この共振回路に接続されるとともに、トランジスタで形成された増幅回路と、前記増幅回路に接続されるとともにトランジスタで形成された第１、第２のバッファ回路と、この第１のバッファ回路に接続された第１の出力端子と、前記第２のバッファ回路に接続された第２の出力端子と、前記共振回路に接続された温度補償回路とを備え、前記バッファ回路の出力は夫々逆相出力とするとともに、前記温度補償回路と、水晶振動子を除く共振回路と、増幅回路と、２つのバッファ回路とを１つの集積回路に集積化して、略直方体のパッケージに実装し、このパッケージの底面には、電源端子とグランド端子とバリキャップダイオードに電圧を供給する制御入力端子と第１、第２の出力端子とを設け、電源端子と第２の出力端子を一方の対角線上に配置するとともに、他方の対角線上にはバリキャップダイオードに電圧を供給する制御入力端子と第１の出力端子を配置し、前記第１の出力端子と前記第２の出力端子との間にグランドを配置したものである。これにより小型化された多出力発振装置を得ることができる。
【０００６】
【発明の実施の形態】
本発明の請求項１に記載の発明は、共振回路と、この共振回路に接続されるとともに、トランジスタで形成された増幅回路と、前記増幅回路に接続されるとともにトランジスタで形成された第１、第２のバッファ回路と、この第１のバッファ回路に接続された第１の出力端子と、前記第２のバッファ回路に接続された第２の出力端子と、前記共振回路に接続された温度補償回路とを備え、前記バッファ回路の出力は夫々逆相出力とするとともに、前記温度補償回路と、水晶振動子を除く共振回路と、増幅回路と、２つのバッファ回路とを１つの集積回路に集積化して、略直方体のパッケージに実装し、このパッケージの底面には、電源端子とグランド端子とバリキャップダイオードに電圧を供給する制御入力端子と第１、第２の出力端子とを設け、電源端子と第２の出力端子を一方の対角線上に配置するとともに、他方の対角線上にはバリキャップダイオードに電圧を供給する制御入力端子と第１の出力端子を配置し、前記第１の出力端子と前記第２の出力端子との間にグランドを配置した多出力発振装置であり、この様に集積回路化しているので小型化が実現できる。また、出力には複数の出力端子を有しているので、その間のアイソレーションがとれており、お互いに影響を及ぼすことは少ない。
【０００７】
また、夫々の出力を逆相出力としているので、例えば夫々の出力端子へ高周波回路とディジタル回路とを接続すれば、それらの回路間で相互のアイソレーションが良くなる。
【０００８】
請求項２に記載の発明は、第１の出力端子の出力は高周波回路を形成する周波数シンセサイザー回路の基準周波数にするとともに、第２の出力端子の出力はディジタル回路のクロック信号とした請求項１に記載の多出力発振装置であり、高周波回路のシンセサイザー回路への基準周波数とディジタル回路へのクロック周波数とはそれぞれ別の出力端子を使用しているので、アイソレーションが良くなり基準周波数の位相雑音特性が向上する。
【００１２】
請求項３に記載の発明は、パッケージの側面に設けられた端子の上端はパッケージの天面に当接させた請求項１に記載の多出力発振装置であり、側面に設けられた端子の上端はパッケージの天面まで端子が形成されており、当接させた接続片への接続が安定するようになっている。
【００１３】
以下、本発明の実施の形態について、図面を用いて説明する。図１は、本発明の発振装置を用いた移動体通信装置のブロック図である。
【００１４】
図１において、１１は多出力発振装置である。この多出力発振装置１１は発振回路１２の出力にバッファ回路１３を介して第１の出力端子１４に接続されるとともに発振回路１２の出力はバッファ回路１５を介して第２の出力端子１６に接続されたものである。そして第１の出力端子１４は移動体通信装置として使用される高周波回路１７のＰＬＬシンセサイザーの基準周波数として使用している。又この高周波回路１７はアンテナ１８に接続されている。
【００１５】
このアンテナ１８には約９００ＭＨｚのディジタル変調された高周波信号が入力されており、その帯域幅は約２００ＫＨｚぐらいで帯域幅の狭いものである。また多出力発振装置１１の第２の出力端子１６はマイクロコンピューターで形成されたディジタル回路１９のクロック信号として使用されている。この様に出力端子１４と１６の２つの独立した出力端子を有するとともにそれぞれバッファ回路１３，１５を介して接続されているので、ディジタル回路１９の信号が高周波回路１７の方へ漏れることはなく高周波回路１７の基準周波数の位相雑音特性が良好になる様になっている。また発振回路１２と出力端子１４，１６の間にはバッファ回路１３，１５が設けられているので、負荷によって発振回路の周波数が変動する様なこともない。更に、この発振回路１２には温度補償回路２０が接続されており、この発振周波数の安定化を図っている。２４は集積回路であり、この集積回路２４には発振回路１２と、バッファ回路１３，１５と、温度補償回路２０が含まれている。
【００１６】
図２は、多出力発振装置１１の詳細なブロック図である。図２において、多出力発振装置１１は、増幅器２１と、この増幅器２１に接続された共振回路２２と、この共振回路２２に接続された水晶振動子２３と、共振回路２２に接続された温度補償回路２０と、前記増幅回路２１の出力に接続されたバッファ回路１３と、これに接続された出力端子１４と、増幅回路２１の出力に接続されたバッファ回路１５と、これに接続された出力端子１６とで構成されている。
【００１７】
また温度補償回路２０について詳細に説明すると、温度補償回路２０は制御入力端子３４に接続されたＡＦＣ調整回路３０と、このＡＦＣ調整回路３０に接続された温度センサー回路３１と、この温度センサー回路３１に接続された温度制御回路３２と、この温度制御回路３２に接続されたＥＥＰＲＯＭ（電気的書き換え可能なメモリ）３３で構成されている。このＥＥＰＲＯＭ３３には、クロック端子３５と、データ端子３６と、イネーブル端子３７が夫々接続されている。また温度制御回路３２からは共振回路２２に接続されている。そして、温度補償回路２０の働きにより、共振回路２２の周波数の安定化を図っている。
【００１８】
またＥＥＰＲＯＭ３３には３線式シリアルインターフェースが接続されている。すなわちクロック端子３５と、データ端子３６と、イネーブル端子３７から構成されている。これによりＥＥＰＲＯＭ３３に温度補償データ等を格納し温度の変化に対し発振周波数を安定化させるようになっている。
【００１９】
図３は、ＥＥＰＲＯＭ３３へ入力される信号のタイミングチャートである。まずイネーブル端子３７に入力４１を与えることにより入出力可能状態になる。次にクロック端子３５に同期信号４２を入力する。この同期信号４２に同期してデータ端子３６にデータ４３を入力することによりＥＥＰＲＯＭ３３にデータが格納される。
【００２０】
また調整テスト（以下ＴＥＳＴという）端子３８にタイミング４４で温度制御回路３２、温度センサー回路３１、ＡＦＣ調整回路３０などの夫々の回路電圧を観察することもできるし、このＴＥＳＴ端子３８に電圧を供給して、これによる出力周波数の変化確認をすることができる。これによりＥＥＰＲＯＭ３３へ最適な温度補償データを作成し格納することができる。
【００２１】
図４は、四角形をした多出力発振装置１１の底面図であり、各端子配列を説明したものである。図４においては４５は温度補償回路２０と、発振回路１２と、バッファ回路１３，１５に電源を供給する電源端子である。またこの電源端子４５の対角線上にはグランド（以下ＧＮＤという）端子４６が設けられている。そしてこのＧＮＤ端子４６に対向するとともに電源端子４５に対向した位置に第１の出力端子１４が設けられており、この出力端子１４の対角線上に制御入力端子３４が設けられている。そしてＧＮＤ端子４６と制御入力端子３４の間に第２の出力端子１６が設けられている。このように配置することにより従来の発振装置を実装した親プリント基板のパターンを共用化して使うことが出来る。但し第２の出力端子１６は別に設ける必要がある。
【００２２】
図５は、他の例による四角形をした多出力発振装置１１の底面図であり、各端子配列を説明したものである。図５において４５は電源端子であり、この電源端子４５の対角線上には第２の出力端子１６が設けられている。そしてこの出力端子１６に対向するとともに電源端子４５に対向した位置に第１の出力端子１４が設けられており、この出力端子１４の対角線上に制御入力端子３４が設けられている。第１の出力端子１４と第２の出力端子１６の間にＧＮＤ端子４６が設けられている。このように配置することにより出力端子相互のアイソレーションが良くなる。
【００２３】
図６は、多出力発振装置の外観図であり、４８は集積回路２４が収められている略直方体形状をしたパッケージである。このパッケージ４８の底面４８ｃには、電源端子４５と、制御入力端子３４とＧＮＤ端子４６と第１の出力端子１４と、第２の出力端子１６が設けられている。
【００２４】
また、その側面４８ａには第１の出力端子１４とＴＥＳＴ端子３８とイネーブル端子３７とＧＮＤ端子４６が設けられている。また他方の側面４８ｂには電源端子４５と、クロック端子３５と、データ端子３６と、制御入力端子３４が設けられている。ここで、底面４８ｃに設けられた電源端子４５と、制御入力端子３４と、ＧＮＤ端子４６と、第１の出力端子１４は、側面の同一の端子と夫々内部で接続されている。このことにより、側面電極だけで特性の調整・検査を行うことができる。
【００２５】
また、それぞれの側面電極５１は図７に示すように底面４８ｃとの間に０．２ｍｍ程度の隙間５２を設けており、実装時におけるショートを防止している。また、これらの側面電極５１は天面４８ｄまで施されている。このことにより接続片５０で側面電極５１に当てた時、確実に側面電極５１に接続片５０を当接させることができる。
【００２６】
【発明の効果】
以上のように本発明によれば、共振回路と、この共振回路に接続されるとともに、トランジスタで形成された増幅回路と、前記増幅回路に接続されるとともにトランジスタで形成された第１、第２のバッファ回路と、この第１のバッファ回路に接続された第１の出力端子と、前記第２のバッファ回路に接続された第２の出力端子と、前記共振回路に接続された温度補償回路とを備え、前記バッファ回路の出力は夫々逆相出力とするとともに、前記温度補償回路と、水晶振動子を除く共振回路と、増幅回路と、２つのバッファ回路とを１つの集積回路に集積化して、略直方体のパッケージに実装し、このパッケージの底面には、電源端子とグランド端子とバリキャップダイオードに電圧を供給する制御入力端子と第１、第２の出力端子とを設け、電源端子と第２の出力端子を一方の対角線上に配置するとともに、他方の対角線上にはバリキャップダイオードに電圧を供給する制御入力端子と第１の出力端子を配置し、前記第１の出力端子と前記第２の出力端子との間にグランドを配置した多出力発振装置であり、この様に集積回路化しているので小型化が実現できる。また、出力には複数の出力端子を有しているので、その間のアイソレーションがとれており、お互いに影響を及ぼすことは少ない。
【００２７】
また、夫々の出力を逆相出力としているので、例えば夫々の出力端子へ高周波回路とディジタル回路とを接続すれば、それらの回路間で相互のアイソレーションが良くなる。
【図面の簡単な説明】
【図１】 本発明の一実施の形態における多出力発振装置とこれを用いた移動体通信装置のブロック図
【図２】 同多出力発振装置の詳細なブロック図
【図３】 同タイミングチャート
【図４】 同パッケージの底面図
【図５】 同他の例によるパッケージの底面図
【図６】 同斜視図
【図７】 同側面図
【図８】 従来の発振装置とこれを用いた移動体通信装置のブロック図
【符号の説明】
１１ 多出力発振装置
１２ 発振回路
１３ バッファ回路
１４ 第１の出力端子
１５ バッファ回路
１６ 第２の出力端子
１７ 高周波回路
１８ アンテナ
１９ ディジタル回路
２０ 温度補償回路
２３ 水晶振動子
２４ 集積回路
【発明の属する技術分野】
本発明は、携帯電話器等に使用される多出力発振装置に関するものである。
【０００２】
【従来の技術】
以下、従来の発振装置について説明する。従来の発振装置は、図８に示すように発振装置１からは一つの出力２だけが出力されていた。したがってこの様に構成された発振装置１において、この出力２に移動体通信の高周波回路３を接続するとともにディジタル回路４にも接続されていた。この高周波回路３においてはＰＬＬシンセサイザーの基準周波数として発振装置１を用いており、ディジタル回路４ではクロック信号として用いていた。
【０００３】
【発明が解決しようとする課題】
しかしながら、このような従来の構成では、ディジタル回路４のディジタル信号が高周波回路３と同一の線路５で接続されているために、位相雑音特性が悪くなるという問題があった。そこで、例えば発振装置１とディジタル回路４との間にバッファ回路を独立した回路として入れるという案が考えられたが、この方法の様にバッファ回路を入れると、どうしても大型化してしまうという欠点があった。
【０００４】
本発明はこのような問題を解決するもので、小型化された多出力発振装置を提供することを目的としたものである。
【０００５】
【課題を解決するための手段】
この目的を達成するために本発明の発振装置は、共振回路と、この共振回路に接続されるとともに、トランジスタで形成された増幅回路と、前記増幅回路に接続されるとともにトランジスタで形成された第１、第２のバッファ回路と、この第１のバッファ回路に接続された第１の出力端子と、前記第２のバッファ回路に接続された第２の出力端子と、前記共振回路に接続された温度補償回路とを備え、前記バッファ回路の出力は夫々逆相出力とするとともに、前記温度補償回路と、水晶振動子を除く共振回路と、増幅回路と、２つのバッファ回路とを１つの集積回路に集積化して、略直方体のパッケージに実装し、このパッケージの底面には、電源端子とグランド端子とバリキャップダイオードに電圧を供給する制御入力端子と第１、第２の出力端子とを設け、電源端子と第２の出力端子を一方の対角線上に配置するとともに、他方の対角線上にはバリキャップダイオードに電圧を供給する制御入力端子と第１の出力端子を配置し、前記第１の出力端子と前記第２の出力端子との間にグランドを配置したものである。これにより小型化された多出力発振装置を得ることができる。
【０００６】
【発明の実施の形態】
本発明の請求項１に記載の発明は、共振回路と、この共振回路に接続されるとともに、トランジスタで形成された増幅回路と、前記増幅回路に接続されるとともにトランジスタで形成された第１、第２のバッファ回路と、この第１のバッファ回路に接続された第１の出力端子と、前記第２のバッファ回路に接続された第２の出力端子と、前記共振回路に接続された温度補償回路とを備え、前記バッファ回路の出力は夫々逆相出力とするとともに、前記温度補償回路と、水晶振動子を除く共振回路と、増幅回路と、２つのバッファ回路とを１つの集積回路に集積化して、略直方体のパッケージに実装し、このパッケージの底面には、電源端子とグランド端子とバリキャップダイオードに電圧を供給する制御入力端子と第１、第２の出力端子とを設け、電源端子と第２の出力端子を一方の対角線上に配置するとともに、他方の対角線上にはバリキャップダイオードに電圧を供給する制御入力端子と第１の出力端子を配置し、前記第１の出力端子と前記第２の出力端子との間にグランドを配置した多出力発振装置であり、この様に集積回路化しているので小型化が実現できる。また、出力には複数の出力端子を有しているので、その間のアイソレーションがとれており、お互いに影響を及ぼすことは少ない。
【０００７】
また、夫々の出力を逆相出力としているので、例えば夫々の出力端子へ高周波回路とディジタル回路とを接続すれば、それらの回路間で相互のアイソレーションが良くなる。
【０００８】
請求項２に記載の発明は、第１の出力端子の出力は高周波回路を形成する周波数シンセサイザー回路の基準周波数にするとともに、第２の出力端子の出力はディジタル回路のクロック信号とした請求項１に記載の多出力発振装置であり、高周波回路のシンセサイザー回路への基準周波数とディジタル回路へのクロック周波数とはそれぞれ別の出力端子を使用しているので、アイソレーションが良くなり基準周波数の位相雑音特性が向上する。
【００１２】
請求項３に記載の発明は、パッケージの側面に設けられた端子の上端はパッケージの天面に当接させた請求項１に記載の多出力発振装置であり、側面に設けられた端子の上端はパッケージの天面まで端子が形成されており、当接させた接続片への接続が安定するようになっている。
【００１３】
以下、本発明の実施の形態について、図面を用いて説明する。図１は、本発明の発振装置を用いた移動体通信装置のブロック図である。
【００１４】
図１において、１１は多出力発振装置である。この多出力発振装置１１は発振回路１２の出力にバッファ回路１３を介して第１の出力端子１４に接続されるとともに発振回路１２の出力はバッファ回路１５を介して第２の出力端子１６に接続されたものである。そして第１の出力端子１４は移動体通信装置として使用される高周波回路１７のＰＬＬシンセサイザーの基準周波数として使用している。又この高周波回路１７はアンテナ１８に接続されている。
【００１５】
このアンテナ１８には約９００ＭＨｚのディジタル変調された高周波信号が入力されており、その帯域幅は約２００ＫＨｚぐらいで帯域幅の狭いものである。また多出力発振装置１１の第２の出力端子１６はマイクロコンピューターで形成されたディジタル回路１９のクロック信号として使用されている。この様に出力端子１４と１６の２つの独立した出力端子を有するとともにそれぞれバッファ回路１３，１５を介して接続されているので、ディジタル回路１９の信号が高周波回路１７の方へ漏れることはなく高周波回路１７の基準周波数の位相雑音特性が良好になる様になっている。また発振回路１２と出力端子１４，１６の間にはバッファ回路１３，１５が設けられているので、負荷によって発振回路の周波数が変動する様なこともない。更に、この発振回路１２には温度補償回路２０が接続されており、この発振周波数の安定化を図っている。２４は集積回路であり、この集積回路２４には発振回路１２と、バッファ回路１３，１５と、温度補償回路２０が含まれている。
【００１６】
図２は、多出力発振装置１１の詳細なブロック図である。図２において、多出力発振装置１１は、増幅器２１と、この増幅器２１に接続された共振回路２２と、この共振回路２２に接続された水晶振動子２３と、共振回路２２に接続された温度補償回路２０と、前記増幅回路２１の出力に接続されたバッファ回路１３と、これに接続された出力端子１４と、増幅回路２１の出力に接続されたバッファ回路１５と、これに接続された出力端子１６とで構成されている。
【００１７】
また温度補償回路２０について詳細に説明すると、温度補償回路２０は制御入力端子３４に接続されたＡＦＣ調整回路３０と、このＡＦＣ調整回路３０に接続された温度センサー回路３１と、この温度センサー回路３１に接続された温度制御回路３２と、この温度制御回路３２に接続されたＥＥＰＲＯＭ（電気的書き換え可能なメモリ）３３で構成されている。このＥＥＰＲＯＭ３３には、クロック端子３５と、データ端子３６と、イネーブル端子３７が夫々接続されている。また温度制御回路３２からは共振回路２２に接続されている。そして、温度補償回路２０の働きにより、共振回路２２の周波数の安定化を図っている。
【００１８】
またＥＥＰＲＯＭ３３には３線式シリアルインターフェースが接続されている。すなわちクロック端子３５と、データ端子３６と、イネーブル端子３７から構成されている。これによりＥＥＰＲＯＭ３３に温度補償データ等を格納し温度の変化に対し発振周波数を安定化させるようになっている。
【００１９】
図３は、ＥＥＰＲＯＭ３３へ入力される信号のタイミングチャートである。まずイネーブル端子３７に入力４１を与えることにより入出力可能状態になる。次にクロック端子３５に同期信号４２を入力する。この同期信号４２に同期してデータ端子３６にデータ４３を入力することによりＥＥＰＲＯＭ３３にデータが格納される。
【００２０】
また調整テスト（以下ＴＥＳＴという）端子３８にタイミング４４で温度制御回路３２、温度センサー回路３１、ＡＦＣ調整回路３０などの夫々の回路電圧を観察することもできるし、このＴＥＳＴ端子３８に電圧を供給して、これによる出力周波数の変化確認をすることができる。これによりＥＥＰＲＯＭ３３へ最適な温度補償データを作成し格納することができる。
【００２１】
図４は、四角形をした多出力発振装置１１の底面図であり、各端子配列を説明したものである。図４においては４５は温度補償回路２０と、発振回路１２と、バッファ回路１３，１５に電源を供給する電源端子である。またこの電源端子４５の対角線上にはグランド（以下ＧＮＤという）端子４６が設けられている。そしてこのＧＮＤ端子４６に対向するとともに電源端子４５に対向した位置に第１の出力端子１４が設けられており、この出力端子１４の対角線上に制御入力端子３４が設けられている。そしてＧＮＤ端子４６と制御入力端子３４の間に第２の出力端子１６が設けられている。このように配置することにより従来の発振装置を実装した親プリント基板のパターンを共用化して使うことが出来る。但し第２の出力端子１６は別に設ける必要がある。
【００２２】
図５は、他の例による四角形をした多出力発振装置１１の底面図であり、各端子配列を説明したものである。図５において４５は電源端子であり、この電源端子４５の対角線上には第２の出力端子１６が設けられている。そしてこの出力端子１６に対向するとともに電源端子４５に対向した位置に第１の出力端子１４が設けられており、この出力端子１４の対角線上に制御入力端子３４が設けられている。第１の出力端子１４と第２の出力端子１６の間にＧＮＤ端子４６が設けられている。このように配置することにより出力端子相互のアイソレーションが良くなる。
【００２３】
図６は、多出力発振装置の外観図であり、４８は集積回路２４が収められている略直方体形状をしたパッケージである。このパッケージ４８の底面４８ｃには、電源端子４５と、制御入力端子３４とＧＮＤ端子４６と第１の出力端子１４と、第２の出力端子１６が設けられている。
【００２４】
また、その側面４８ａには第１の出力端子１４とＴＥＳＴ端子３８とイネーブル端子３７とＧＮＤ端子４６が設けられている。また他方の側面４８ｂには電源端子４５と、クロック端子３５と、データ端子３６と、制御入力端子３４が設けられている。ここで、底面４８ｃに設けられた電源端子４５と、制御入力端子３４と、ＧＮＤ端子４６と、第１の出力端子１４は、側面の同一の端子と夫々内部で接続されている。このことにより、側面電極だけで特性の調整・検査を行うことができる。
【００２５】
また、それぞれの側面電極５１は図７に示すように底面４８ｃとの間に０．２ｍｍ程度の隙間５２を設けており、実装時におけるショートを防止している。また、これらの側面電極５１は天面４８ｄまで施されている。このことにより接続片５０で側面電極５１に当てた時、確実に側面電極５１に接続片５０を当接させることができる。
【００２６】
【発明の効果】
以上のように本発明によれば、共振回路と、この共振回路に接続されるとともに、トランジスタで形成された増幅回路と、前記増幅回路に接続されるとともにトランジスタで形成された第１、第２のバッファ回路と、この第１のバッファ回路に接続された第１の出力端子と、前記第２のバッファ回路に接続された第２の出力端子と、前記共振回路に接続された温度補償回路とを備え、前記バッファ回路の出力は夫々逆相出力とするとともに、前記温度補償回路と、水晶振動子を除く共振回路と、増幅回路と、２つのバッファ回路とを１つの集積回路に集積化して、略直方体のパッケージに実装し、このパッケージの底面には、電源端子とグランド端子とバリキャップダイオードに電圧を供給する制御入力端子と第１、第２の出力端子とを設け、電源端子と第２の出力端子を一方の対角線上に配置するとともに、他方の対角線上にはバリキャップダイオードに電圧を供給する制御入力端子と第１の出力端子を配置し、前記第１の出力端子と前記第２の出力端子との間にグランドを配置した多出力発振装置であり、この様に集積回路化しているので小型化が実現できる。また、出力には複数の出力端子を有しているので、その間のアイソレーションがとれており、お互いに影響を及ぼすことは少ない。
【００２７】
また、夫々の出力を逆相出力としているので、例えば夫々の出力端子へ高周波回路とディジタル回路とを接続すれば、それらの回路間で相互のアイソレーションが良くなる。
【図面の簡単な説明】
【図１】 本発明の一実施の形態における多出力発振装置とこれを用いた移動体通信装置のブロック図
【図２】 同多出力発振装置の詳細なブロック図
【図３】 同タイミングチャート
【図４】 同パッケージの底面図
【図５】 同他の例によるパッケージの底面図
【図６】 同斜視図
【図７】 同側面図
【図８】 従来の発振装置とこれを用いた移動体通信装置のブロック図
【符号の説明】
１１ 多出力発振装置
１２ 発振回路
１３ バッファ回路
１４ 第１の出力端子
１５ バッファ回路
１６ 第２の出力端子
１７ 高周波回路
１８ アンテナ
１９ ディジタル回路
２０ 温度補償回路
２３ 水晶振動子
２４ 集積回路
Claims (3)
- 共振回路と、この共振回路に接続されるとともに、トランジスタで形成された増幅回路と、前記増幅回路に接続されるとともにトランジスタで形成された第１、第２のバッファ回路と、この第１のバッファ回路に接続された第１の出力端子と、前記第２のバッファ回路に接続された第２の出力端子と、前記共振回路に接続された温度補償回路とを備え、前記バッファ回路の出力は夫々逆相出力とするとともに、前記温度補償回路と、水晶振動子を除く共振回路と、増幅回路と、２つのバッファ回路とを１つの集積回路に集積化して、略直方体のパッケージに実装し、このパッケージの底面には、電源端子とグランド端子とバリキャップダイオードに電圧を供給する制御入力端子と第１、第２の出力端子とを設け、電源端子と第２の出力端子を一方の対角線上に配置するとともに、他方の対角線上にはバリキャップダイオードに電圧を供給する制御入力端子と第１の出力端子を配置し、前記第１の出力端子と前記第２の出力端子との間にグランドを配置した多出力発振装置。
- 第１の出力端子の出力は高周波回路を形成する周波数シンセサイザー回路の基準周波数にするとともに、第２の出力端子の出力はディジタル回路のクロック信号とした請求項１に記載の多出力発振装置。
- パッケージの側面に設けられた端子の上端はパッケージの天面に当接させた請求項１に記載の多出力発振装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33592799A JP3721901B2 (ja) | 1999-11-26 | 1999-11-26 | 多出力発振装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33592799A JP3721901B2 (ja) | 1999-11-26 | 1999-11-26 | 多出力発振装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004357862A Division JP2005102323A (ja) | 2004-12-10 | 2004-12-10 | 発振装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001156547A JP2001156547A (ja) | 2001-06-08 |
| JP3721901B2 true JP3721901B2 (ja) | 2005-11-30 |
Family
ID=18293916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33592799A Expired - Fee Related JP3721901B2 (ja) | 1999-11-26 | 1999-11-26 | 多出力発振装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3721901B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4689898B2 (ja) * | 2001-08-08 | 2011-05-25 | セイコーインスツル株式会社 | 圧電発振器 |
| JP2003338710A (ja) | 2001-11-02 | 2003-11-28 | Seiko Epson Corp | 発振器およびこれを用いた電子機器 |
| JP2009267887A (ja) * | 2008-04-26 | 2009-11-12 | Kyocera Kinseki Corp | 温度補償型水晶発振器 |
| JP4944223B2 (ja) * | 2010-03-26 | 2012-05-30 | 日本電波工業株式会社 | 多機能型とした電圧制御型の温度補償水晶発振器 |
| JP2012142700A (ja) * | 2010-12-28 | 2012-07-26 | Kyocera Crystal Device Corp | 圧電発振器 |
| JP5757786B2 (ja) * | 2011-01-06 | 2015-07-29 | 日本電波工業株式会社 | 水晶発振器 |
| JP2012235208A (ja) * | 2011-04-28 | 2012-11-29 | Kyocera Crystal Device Corp | 水晶発振器 |
-
1999
- 1999-11-26 JP JP33592799A patent/JP3721901B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001156547A (ja) | 2001-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100416456B1 (ko) | 온도 보상형 발진기, 온도 보상형 발진기의 제어방법 및무선 통신 장치 | |
| US8941444B2 (en) | Crystal oscillator | |
| JP4944223B2 (ja) | 多機能型とした電圧制御型の温度補償水晶発振器 | |
| US20040155715A1 (en) | PLL-controlled oscillator | |
| JP3721901B2 (ja) | 多出力発振装置 | |
| JP2002271142A (ja) | 表面実装型の水晶発振器及びその製造方法 | |
| US6788158B2 (en) | Piezoelectric oscillator, method of producing the same, and electronic device using the piezoelectric oscillator | |
| JP2005102323A (ja) | 発振装置 | |
| JP2000243895A (ja) | 高周波モジュールとその製造方法 | |
| US7095286B2 (en) | PLL circuit, communication apparatus equipped with PLL circuit, and frequency adjustment method | |
| US6741138B2 (en) | Multiple output crystal oscillator | |
| JP2000183733A (ja) | Ｐｌｌ回路およびそれを用いた通信装置およびｐｌｌ回路の周波数調整方法 | |
| JP2005304085A (ja) | 電圧制御発振器 | |
| JPH09102749A (ja) | 無線送信装置 | |
| KR100721148B1 (ko) | 수정발진기 | |
| US6236282B1 (en) | Crystal reference and oscillator circuit using same | |
| JP4465865B2 (ja) | Ｉｃ回路及びこれを用いた圧電発振器 | |
| JP2007189285A (ja) | 表面実装型圧電発振器用パッケージ、周波数調整方法、及び表面実装型圧電発振器 | |
| JP2001168640A (ja) | 温度補償型発振器、無線通信装置及び電子機器 | |
| JP2005039478A (ja) | ２出力発振装置 | |
| JP3128253B2 (ja) | 小型水晶発振器 | |
| JP2009077080A (ja) | 圧電デバイスおよび電子機器 | |
| JP2003017936A (ja) | 電圧制御発振器 | |
| JP2003023320A (ja) | 電圧制御発振器 | |
| JP2003017942A (ja) | ノンインバータ圧電発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041012 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050630 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050726 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050823 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050905 |
|
| LAPS | Cancellation because of no payment of annual fees |