JP2000243895A - 高周波モジュールとその製造方法 - Google Patents

高周波モジュールとその製造方法

Info

Publication number
JP2000243895A
JP2000243895A JP11046233A JP4623399A JP2000243895A JP 2000243895 A JP2000243895 A JP 2000243895A JP 11046233 A JP11046233 A JP 11046233A JP 4623399 A JP4623399 A JP 4623399A JP 2000243895 A JP2000243895 A JP 2000243895A
Authority
JP
Japan
Prior art keywords
integrated circuit
chip capacitor
filter
base
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11046233A
Other languages
English (en)
Other versions
JP3663953B2 (ja
Inventor
Junichi Kimura
潤一 木村
Terumoto Akatsuka
輝元 赤塚
Ryoji Mitsuzono
良次 満園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP04623399A priority Critical patent/JP3663953B2/ja
Priority to CNB008001995A priority patent/CN1160790C/zh
Priority to DE60042047T priority patent/DE60042047D1/de
Priority to PCT/JP2000/000990 priority patent/WO2000051182A1/ja
Priority to US09/673,949 priority patent/US6487085B1/en
Priority to EP00902990A priority patent/EP1081764B1/en
Publication of JP2000243895A publication Critical patent/JP2000243895A/ja
Application granted granted Critical
Publication of JP3663953B2 publication Critical patent/JP3663953B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/0538Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0542Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a lateral arrangement
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/0538Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12034Varactor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【課題】 小型化された高周波モジュールを提供する。 【解決手段】 凹部22内に集積回路24と電気的に接
続されたチップコンデンサ23a,23bとを収納する
とともに、水晶振動子27と基台21の大きさを略等し
くした構成としたものである。これにより、小型化され
た高周波モジュールが実現できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、携帯電話等に使用
される高周波モジュールとその製造方法に関するもので
ある。
【0002】
【従来の技術】以下、従来の高周波モジュールについて
説明する。従来の高周波モジュールは図10に示すよう
に、セラミック等の絶縁物で形成された基台1に電子部
品が装着され、その上から金属製のシールドケース2が
被せられたものであった。そして、その基台には図11
に示すようにワイヤー3で接続された集積回路4と、リ
フロー半田接続されたチップコンデンサ5及び水晶振動
子(フィルタの一例として用いた)6とで温度に対して
安定した性能を有する温度補償発振器(高周波モジュー
ルの一例として用いた)が構成されていた。
【0003】また、この温度補償発振器の小型化を図る
ために図12に示すように基台7に凹部10を設け、こ
の凹部10の底面に集積回路4をワイヤーボンディング
接続し、この凹部10側の天面に水晶振動子6を被せる
とともにこの天面側12に縦1.0mm横0.5mmの
チップコンデンサ5をクリーム半田11でリフロー接続
していた。このように水晶振動子6を集積回路4に重ね
ることにより小型化を図っていた。
【0004】次にその製造方法は、図13に示すよう
に、凹部10を有するとともにこの凹部10の底面に集
積回路4をワイヤーボンディング接続する第1の工程1
3と、この第1の工程13の後に集積回路4を接着材で
封止する第2の工程14と、この第2の工程14の後に
接着材を硬化させる第3の工程15と、この第3の工程
15の後に凹部10の天面側12にクリーム半田を印刷
する第4の工程16と、この第4の工程16の後に塗布
されたクリーム半田11上にチップコンデンサ5と水晶
振動子6を実装する第5の工程17と、この第5の工程
17の後に熱を加えてチップコンデンサ5と水晶振動子
6を基台7の天面側12に接着する第6の工程18とを
有した製造方法であった。このように集積回路4の上方
に水晶振動子6を装着することにより、高周波モジュー
ルはますます小型化されてきた。
【0005】
【発明が解決しようとする課題】しかしながら、近年の
更成る小型化の要求に対しては、このような従来の構成
ではどうしても水晶振動子6とチップコンデンサ5を合
わせた大きさより小型化するには限界があった。一方、
近年の半導体技術の進歩により、集積回路は一段とサイ
ズの小型化が進むとともにバンプ接続をベースにしたフ
リップチップ実装技術が開発されて、集積回路は非常に
小さなスペースでの実装が可能になっている。また、チ
ップコンデンサも例えば縦0.6mm横0.3mmとい
う小型部品が出現し、結果として集積回路とチップコン
デンサの専有面積が水晶振動子の専有面積より小さくな
り、この現実に合致した構造の提案が必要となってき
た。
【0006】この発明は、このような問題点を解決する
もので、小型化された高周波モジュールを提供すること
を目的としたものである。
【0007】
【課題を解決するための手段】この目的を達成するため
に本発明の高周波モジュールは、凹部内に集積回路と、
この集積回路と電気的に接続されたチップコンデンサと
を収納するとともに、フィルタと基台の大きさを略等し
くした構成としたものである。これにより、小型化され
た高周波モジュールが実現できる。
【0008】
【発明の実施の形態】本発明の請求項1に記載の発明
は、絶縁体で形成された基台と、この基台に設けられた
凹部と、この凹部の底面にフリップチップ実装された集
積回路と、この集積回路と電気的に接続されるとともに
前記基台の凹部側の天面に被せられたフィルタとを備
え、前記凹部内に前記集積回路と電気的に接続されたチ
ップコンデンサとを収納するとともに、前記フィルタと
前記基台の大きさを略等しくした高周波モジュールであ
り、このように凹部内にフリップチップ実装された集積
回路とチップコンデンサを収納することにより、基台を
略フィルタの大きさに等しくすることができるので、小
型化された高周波モジュールが実現できる。
【0009】請求項2に記載の発明のチップコンデンサ
は、フィルタにクリーム半田で固着された請求項1に記
載の高周波モジュールであり、フィルタ側にクリーム半
田を印刷してチップコンデンサを固着することができる
ので、凹部内にクリーム半田を塗布する必要がなく生産
効率が向上する。
【0010】請求項3に記載の発明は、フィルタを水晶
振動子とするとともに、集積回路内には、発振回路と、
この発振回路に接続された出力端子と、温度補償回路
と、周波数制御回路と、前記集積回路の外部に設けられ
たチップコンデンサ接続されることにより形成される安
定化電源回路とを納めることにより温度補償発振器が形
成された請求項1或いは請求項2に記載の高周波モジュ
ールであり、小型化された温度補償発振器としての高周
波モジュールが実現できる。
【0011】請求項4に記載の発明は、高周波信号が入
力される第1の入力端子と、この第1の入力端子に入力
された信号が第1のチップコンデンサを介して供給され
る増幅回路と、この増幅回路の出力が供給されるSAW
フィルタと、このSAWフィルタの出力が一方の入力に
供給される混合回路と、この混合回路の出力が第2のチ
ップコンデンサを介して供給される出力端子と、前記混
合回路の他方の端子に第3のチップコンデンサを介して
局部発振周波数が入力される第2の入力端子とを設けて
受信器が形成された請求項1或いは請求項2に記載の高
周波モジュールであり、第1の入力端子に高周波信号を
入力し、第2の入力端子に局部発振周波数を入力するこ
とにより、小型化された受信器を実現することができ
る。
【0012】請求項5に記載の発明は、高周波信号が入
力される入力端子と、この入力端子に入力された信号が
第1のチップコンデンサを介して供給されるSAWフィ
ルタと、このSAWフィルタの出力が供給される増幅回
路と、この増幅回路の出力が第2のチップコンデンサを
介して供給される出力端子とを設けて送信器が形成され
た請求項1或いは請求項2に記載の高周波モジュールで
あり、入力端子に変調信号を入力し、出力端子から出力
される信号をアンテナに接続することにより、小型化さ
れた送信器を実現できる。
【0013】請求項6に記載の発明は、絶縁体で形成さ
れた基台と、この基台に設けられた凹部と、この凹部の
底面にフリップチップ実装されたPLL集積回路と、こ
のPLL集積回路と電気的に接続されるとともに前記基
台の凹部の天面側に被せられた電圧制御発振器とを備
え、前記凹部内に前記PLL集積回路と電気的に接続さ
れたチップ部品で形成されたローパスフィルタとを収納
するとともに、前記電圧制御発振器と前記基台の大きさ
を略等しくした高周波モジュールであり、このように凹
部内にフリップチップ実装されたPLL集積回路とチッ
プ部品で形成されたローパスフィルタを収納することに
より、基台を略電圧制御発振器の大きさに等しくするこ
とができるので、小型化された高周波モジュールが実現
される。
【0014】請求項7に記載の発明は、凹部を有すると
ともにこの凹部の底面に集積回路をフリップチップ実装
する第1の工程と、この第1の工程の後に前記集積回路
を接着材で封止する第2の工程と、この第2の工程の後
に前記接着材を硬化させる第3の工程と、この第3の工
程の後に前記凹部の底面にクリーム半田を塗布する第4
の工程と、この第4の工程の後に前記塗布されたクリー
ム半田上にチップコンデンサを実装する第5の工程と、
この第5の工程の後に熱を加えて前記チップコンデンサ
を接続する第6の工程と、この第6の工程の後に前記基
台の凹部側の天面にクリーム半田を印刷する第7の工程
と、この第7の工程の後にフィルタを実装する第8の工
程と、この第8の工程の後に前記フィルタを前記基台の
天面に熱を加えて接着する第9の工程とから成る高周波
モジュールの製造方法であり、第3の工程で凹部の底面
にクリーム半田を塗布し、第4の工程でチップコンデン
サを凹部内に実装し、第5の工程で接着するので、小型
化された高周波モジュールが実現できる。
【0015】請求項8に記載の発明は、凹部を有すると
ともにこの凹部の底面に集積回路をフリップチップ実装
する第1の工程と、この第1の工程の後に前記集積回路
を接着材で封止する第2の工程と、この第2の工程の後
に前記接着材を硬化させる第3の工程と、この第3の工
程の後に前記基台凹部側の天面にクリーム半田を印刷す
る第4の工程とを有する第1の部品と、この第1の部品
とは別であって、フィルタにクリーム半田を印刷する第
1の工程と、この第1の工程の後で前記印刷されたクリ
ーム半田上にチップコンデンサを実装する第2の工程
と、この第2の工程の後で熱を加えて前記チップコンデ
ンサを接着する第3の工程とを有する第2の部品を前記
第1の部品の基台の天面に実装し、その後の熱を加えて
接着する工程とから成る高周波モジュールの製造方法で
あり、第2の部品においてはチップコンデンサをフィル
タ側に装着するため、クリーム半田を印刷することがで
き、生産効率が向上する。
【0016】請求項9に記載の発明は、凹部を有すると
ともにこの凹部の底面に集積回路をフリップチップ実装
する第1の工程と、この第1の工程の後に前記集積回路
を接着材で封止する第2の工程と、この第2の工程の後
に前記接着材を硬化させる第3の工程とを有する第1の
部品と、この第1の部品とは別であって、フィルタにク
リーム半田を印刷する工程と、この工程の後で前記印刷
されたクリーム半田上に前記第1の部品とチップコンデ
ンサを実装する第4の工程と、この第4の工程の後で熱
を加えて前記チップコンデンサと前記第1の部品とを同
時に接着させる第5の工程とから成る高周波モジュール
の製造方法であり、第5の工程でチップコンデンサと第
1の部品とが同時に接着されるので、生産効率が更に向
上する。
【0017】以下、本発明の実施の形態について図面を
用いて説明する。
【0018】(実施の形態1)図1は実施の形態1にお
ける温度補償発振器(高周波モジュールの一例として用
いた)の断面図である。図1において、21はセラミッ
クで形成された基台であり、4枚のセラミックシート2
1a,21b,21c,21dが積層されている。その
大きさは略縦3.0mm、横5.0mm、高さ0.6m
mであり、中央に凹部22が形成されている。そして、
この凹部22の底面22aにはチップコンデンサ23
a,23bと、フリップチップ実装された集積回路24
がバンプ24aで接続されている。また、25は、絶縁
材としての封止剤(アンダーフィル)であり、集積回路
24を底面22aに固着するとともに集積回路の回路面
の保護をしている。26は、基台21の凹部22を形成
する側に設けられた天面であり、集積回路24の端子が
セラミック上を配線パターンで導出されている。
【0019】27は、10〜20MHz帯の水晶振動子
であり、その大きさは略縦3.0mm、横5.0mm、
高さ0.7mmである。この水晶発振子27の電極は配
線パターンで天面26に対応する位置28に導出され、
クリーム半田で半田付けされて水晶振動子27の電極と
集積回路24の端子とは電気的に接続される。また、こ
のように、凹部22を覆うように水晶振動子27を被せ
て固着することにより、全体として、略縦3.0mm、
横5.0mm、高さ1.3mmの大きさを有する温度補
償発振器が完成する。
【0020】このように、フリップチップ型の集積回路
24をバンプ24aで接続し、縦0.6mm、横0.3
mmの小型のチップコンデンサ23a,23bを凹部2
2内に埋設することにより、水晶振動子27と同一の形
状まで小型化することができる。
【0021】図2はその回路図である。図2において、
29a,29bは集積回路24内に設けられた増幅器で
あり、30は温度補正回路であり、31は安定化電源回
路であり、32はバリキャップダイオード(可変容量ダ
イオード)であり共に集積回路24内に収納されてい
る。増幅器29aの入力と出力との間には水晶振動子2
7が接続されており、この増幅器29aの入力とグラン
ドとの間に接続されたバリキャップダイオード32とで
共振回路を形成し、発振周波数を決定している。そし
て、この増幅器29aで形成された発振器の出力は次の
増幅器29bを介して出力端子33aに接続されてい
る。また、この出力端子33aはチップコンデンサ23
c(図1には示さず)を介して基台21に設けられた端
子34aに接続されている。温度補正回路30は増幅器
29aの入力に接続され、共振回路の温度に対する周波
数変化の補正を行っている。また、33e,34eは周
波数制御電圧の入力端子であり、バリキャップダイオー
ド32に接続されて、制御電圧に応じて発振周波数を制
御している。33dと34dは電源入力端子であり、電
圧安定化回路31を介して各回路に安定した電圧を供給
している。33b,34bはグランド端子である。ま
た、電圧安定化回路31は、端子33cを介してチップ
コンデンサ23aが接続されている。
【0022】次にその製造方法を図3を用いて説明す
る。本実施の形態1における温度補正発振器の製造方法
は、凹部22を有するとともにこの凹部22の底面22
aに集積回路24をフリップチップ実装する第1の工程
35と、この第1の工程35の後に集積回路24を接着
材25で封止する第2の工程36と、この第2の工程3
6の後に接着材25を硬化させる第3の工程37と、こ
の第3の工程37の後に凹部22の底面22aにクリー
ム半田をディスペンサ等で塗布する第4の工程38と、
この第4の工程38の後に塗布されたクリーム半田上に
チップコンデンサ23a,23bを実装する第5の工程
39と、この第5の工程39の後に熱を加えてチップコ
ンデンサ23a,23bを接着する第6の工程40と、
この第6の工程40の後に基台21の天面26側にクリ
ーム半田を印刷する第7の工程41と、この第7の工程
41の後に水晶振動子27を実装する第8の工程42
と、この第8の工程42の後に水晶振動子27を天面2
6側に熱を加えて接着する第9の工程43とから成る温
度補償発振器の製造方法であり、第4の工程38で凹部
22の底面22aにクリーム半田を塗布し、第5の工程
39でチップコンデンサ23a,23bを凹部22内に
実装し、第6の工程40で接着するので、小型化された
温度補償発振器が実現できる。
【0023】(実施の形態2)図4は実施の形態2にお
ける温度補償発振器(高周波モジュールの一例として用
いた)の断面図である。図4において、実施の形態1と
異なるところはチップコンデンサ23a,23bを水晶
振動子27側にクリーム半田で固着したことである。即
ち、チップコンデンサ23a,23bの配線は基台21
の凹部22を形成する側の天面26と対向する面28に
導出し、クリーム半田で集積回路24と電気的に接続さ
れている。このチップコンデンサ23a,23bは(実
施の形態1に於いても同様であるが)凹部22の内面2
2cと集積回路24の間に収納されることにより薄型化
を図っている。
【0024】このように、チップコンデンサ23a,2
3bを水晶振動子27側に設けることにより、クリーム
半田を印刷することが可能となり、実施の形態1のよう
にディスペンサでクリーム半田を塗布する必要がなく、
生産性が向上する。
【0025】従って、その製造方法は図5に示すように
なる。即ち、凹部22を有するとともにこの凹部22の
底面22aに集積回路24をフリップチップ実装する第
1の工程45と、この第1の工程45の後に集積回路2
4を接着材25で封止する第2の工程46と、この第2
の工程46の後に接着材25を硬化させる第3の工程4
7と、この第3の工程47の後に基台21の凹部22の
天面側26にクリーム半田を印刷する第4の工程48と
を有する第1の部品49と、この第1の部品49とは別
工程で、水晶振動子27にクリーム半田を印刷する第1
の工程50と、この第1の工程50の後で印刷されたク
リーム半田上にチップコンデンサ23a,23bを実装
する第2の工程51と、この第2の工程51の後で熱を
加えてチップコンデンサ23a,23bを接着する第3
の工程52とを有する第2の部品53を第1の部品49
の基台21の天面側26に実装する工程54と、その後
で熱を加えて接着する工程55とから成る温度補償発振
器の製造方法であり、第2の部品53においてはチップ
コンデンサ23a,23bを水晶振動子27側に装着す
るため、クリーム半田を印刷することが可能となり、生
産効率が向上する。
【0026】(実施の形態3)図6は実施の形態3にお
ける温度補償発振器(高周波モジュールの一例として用
いた)の製造方法の工程図である。図6において実施の
形態2との相違は、基台21とチップコンデンサ23
a,23bと水晶振動子27とを同時に一括して接着し
て生産効率を更に向上させるところにある。即ち、凹部
22を有するとともにこの凹部22の底面22aに集積
回路24をフリップチップ実装する第1の工程56と、
この第1の工程56の後に集積回路24を接着材25で
封止する第2の工程57と、この第2の工程57の後に
接着材25を硬化させる第3の工程58とを有する第1
の部品59と、この第1の部品59とは別の工程であっ
て、水晶振動子27にクリーム半田を印刷する工程60
と、この工程60の後で印刷されたクリーム半田上に第
1の部品59とチップコンデンサ23a,23bを実装
する工程61と、この工程61の後で熱を加えてチップ
コンデンサ23a,23bと第1の部品59とを同時に
接着する工程62とから成る温度補償発振器の製造方法
であり、工程62でチップコンデンサ23a,23bと
第1の部品59とを同時に接着するので、生産効率が更
に向上する。
【0027】(実施の形態4)図7は、携帯電話等に使
用される受信器(高周波モジュールの一例として用い
た)のブロック図である。図7において、65a,65
bはSAW(表面弾性波)フィルタであり、UHF帯の
周波数を通過させるバンドパスフィルタである。また、
66は増幅器であり、67は混合器であり、共に集積回
路69内に収納されている。また、68a,68b,6
8c,68dはチップコンデンサである。そして、これ
らの集積回路69やチップコンデンサ68a,68b,
68c,68dは、絶縁性を有するセラミック製の基台
70に設けられた凹部70a(図示せず)に収納されて
いる。この実施の形態4に於いても65a,65bで形
成されたSAWフィルタ65の大きさは通過させる周波
数によって決定されるものであり、基台70の大きさを
SAWフィルタ65の大きさに合わせることによって小
型化を図っている。
【0028】次に、この受信器の回路は図7に示すよう
に、UHF帯の高周波信号が入力される入力端子71a
と、この入力端子71aが接続されたチップコンデンサ
68aと、このチップコンデンサ68aに接続されたS
AWフィルタ65aと、このSAWフィルタ65aの出
力に接続された増幅器66と、この増幅器66の出力に
接続されたSAWフィルタ65bと、このSAWフィル
タ65bの出力に接続されたチップコンデンサ68b
と、このチップコンデンサ68bの出力に一方の端子が
接続された混合器67と、この混合器67の出力がチッ
プコンデンサ68cを介して接続された出力端子71b
と、局部発振周波数がチップコンデンサ68dを介して
混合器67の他方の端子に接続される入力端子72とか
ら構成されている。
【0029】なお、その製造方法は実施の形態2或いは
実施の形態3と同様である。
【0030】(実施の形態5)図8は、携帯電話等に使
用される送信器(高周波モジュールの一例として用い
た)のブロック図である。図8において、73はSAW
フィルタであり、UHF帯の周波数を通過させるバンド
パスフィルタである。また、74は電力増幅器であり集
積回路(図示せず)内に収納されている。また、76
a,76b,76cはチップコンデンサである。そし
て、これらの集積回路やチップコンデンサ76a,76
b,76cは、絶縁性を有するセラミック製の基台77
に設けられた凹部(図示せず)に収納されている。この
実施の形態5に於いてもSAWフィルタ73の大きさは
通過させる周波数によって決定されるものであり、基台
77の大きさをSAWフィルタ73の大きさに合わせる
ことによって小型化を図っている。
【0031】次に、この送信器の回路は図8に示すよう
に、UHF帯の変調された高周波信号が入力される入力
端子79と、この入力端子79が接続されたチップコン
デンサ76aと、このチップコンデンサ76aに接続さ
れたSAWフィルタ73と、このSAWフィルタ73の
出力に接続されたチップコンデンサ76bと、このチッ
プコンデンサ76bの出力に接続された増幅器74と、
この増幅器74の出力に接続されたチップコンデンサ7
6cと、このチップコンデンサ76cの出力に接続され
た出力端子80とから構成されている。また、その製造
方法は実施の形態2或いは実施の形態3と同様である。
【0032】(実施の形態6)図9は、実施の形態6に
おけるVCO(電圧制御発振器)/PLLモジュール
(高周波モジュールの一例として用いた)のブロック図
である。図9において、本発明のVCO/PLLモジュ
ールは、絶縁体で形成された基台81と、この基台81
に設けられた凹部82と、この凹部82の底面にフリッ
プチップ実装されたPLL集積回路83と、このPLL
集積回路83と電気的に接続されるとともに基台81の
凹部の天面側に被せられたVCO85とを備えた構成で
ある。そして、凹部82内にPLL集積回路83と電気
的に接続され、チップ部品で形成されたローパスフィル
タ84とを収納するとともに、VCO85と基台81の
大きさを略等しくしたものであり、このように凹部82
内にバンプ接続されたPLL集積回路83とチップ部品
で形成されたローパスフィルタ84を収納することによ
り、基台81を略VCO85の大きさに等しくすること
ができるので、小型化されたVCO/PLLモジュール
が実現できる。
【0033】このVCO/PLLモジュールは、VCO
85の出力端子85aからチップコンデンサ86(2p
F)を介してPLL集積回路83の一方の入力に接続さ
れるとともに発振器出力として出力端子87に出力して
いる。88は基準周波数信号が入力される入力端子であ
り、PLL集積回路83の他方の入力に接続されてい
る。また、このPLL集積回路83の出力はチップ部品
で形成されたローパスフィルタ84を介してVCO85
の入力端子85bに接続されている。
【0034】ここで、ローパスフィルタ84は、入力に
抵抗89(1キロオーム)が接続され、この出力90と
グランドとの間にコンデンサ91(1000ピコファラ
ッド)と、抵抗92(5.6キロオーム)とコンデンサ
93(0.047マイクロファラッド)の直列接続体と
が接続されている。また、抵抗92の出力90には抵抗
94(8.2キロオーム)が接続されてVCO85の入
力85bに接続されている。また、この抵抗94の出力
とグランドとの間にはコンデンサ95(4700ピコフ
ァラッド)が接続されている。
【0035】なお、その製造方法は実施の形態2或いは
実施の形態3と同様であり、フィルタの代わりにVCO
85を用いたものである。
【0036】
【発明の効果】以上のように本発明によれば、凹部内に
集積回路と電気的に接続されたチップコンデンサとを収
納するとともに、フィルタと基台の大きさを略等しくし
た構成としたものであり、このように凹部内に集積回路
とチップコンデンサを収納することにより、基台を略フ
ィルタの大きさに等しくすることができるので、小形化
された高周波モジュールが実現できる。
【図面の簡単な説明】
【図1】本発明の実施の形態1による温度補償発振器の
断面図
【図2】同ブロック図
【図3】同工程図
【図4】本発明の実施の形態2による温度補償発振器の
断面図
【図5】同工程図
【図6】同実施の形態3による温度補償発振器の工程図
【図7】同実施の形態4による受信器のブロック図
【図8】同実施の形態5による送信器のブロック図
【図9】同実施の形態6によるPCO/PLLのブロッ
ク図
【図10】従来の温度補償発振器の斜視図
【図11】同断面図
【図12】同第2の例による従来の温度制御発振器の斜
視図
【図13】同工程図
【符号の説明】
21 基台 22 凹部 22a 底面 23a チップコンデンサ 23b チップコンデンサ 24 集積回路 24a バンプ 26 天面 27 水晶振動子

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 絶縁体で形成された基台と、この基台に
    設けられた凹部と、この凹部の底面にフリップチップ実
    装された集積回路と、この集積回路と電気的に接続され
    るとともに前記基台の凹部の天面側に被せられたフィル
    タとを備え、前記凹部内に前記集積回路と電気的に接続
    されたチップコンデンサとを収納するとともに、前記フ
    ィルタと前記基台の大きさを略等しくした高周波モジュ
    ール。
  2. 【請求項2】 チップコンデンサはフィルタにクリーム
    半田で固着された請求項1に記載の高周波モジュール。
  3. 【請求項3】 フィルタは水晶振動子とするとともに、
    集積回路内には、発振回路と、この発振回路に接続され
    た出力端子と、温度補償回路と、周波数制御回路と、前
    記集積回路の外部に設けられたチップコンデンサ接続さ
    れることにより形成される安定化電源回路とを納めるこ
    とにより温度補償発振器が形成された請求項1或いは請
    求項2に記載の高周波モジュール。
  4. 【請求項4】 高周波信号が入力される第1の入力端子
    と、この第1の入力端子に入力された信号が第1のチッ
    プコンデンサを介して供給される増幅回路と、この増幅
    回路の出力が供給されるSAWフィルタと、このSAW
    フィルタの出力が一方の入力に供給される混合回路と、
    この混合回路の出力が第2のチップコンデンサを介して
    供給される出力端子と、前記混合回路の他方の端子に第
    3のチップコンデンサを介して局部発振周波数が入力さ
    れる第2の入力端子とを設けて受信器が形成された請求
    項1或いは請求項2に記載の高周波モジュール。
  5. 【請求項5】 高周波信号が入力される入力端子と、こ
    の入力端子に入力された信号が第1のチップコンデンサ
    を介して供給されるSAWフィルタと、このSAWフィ
    ルタの出力が供給される増幅回路と、この増幅回路の出
    力が第2のチップコンデンサを介して供給される出力端
    子とを設けて送信器が形成された請求項1或いは請求項
    2に記載の高周波モジュール。
  6. 【請求項6】 絶縁体で形成された基台と、この基台に
    設けられた凹部と、この凹部の底面にフリップチップ実
    装されたPLL集積回路と、このPLL集積回路と電気
    的に接続されるとともに前記基台の凹部の天面側に被せ
    られた電圧制御発振器とを備え、前記凹部内に前記PL
    L集積回路と電気的に接続されたチップ部品で形成され
    たローパスフィルタとを収納するとともに、前記電圧制
    御発振器と前記基台の大きさを略等しくした高周波モジ
    ュール。
  7. 【請求項7】 凹部を有するとともにこの凹部の底面に
    集積回路をフリップチップ実装する第1の工程と、この
    第1の工程の後に前記集積回路を接着材で封止する第2
    の工程と、この第2の工程の後に前記接着材を硬化させ
    る第3の工程と、この第3の工程の後に前記凹部の底面
    にクリーム半田を塗布する第4の工程と、この第4の工
    程の後に前記塗布されたクリーム半田上にチップコンデ
    ンサを実装する第5の工程と、この第5の工程の後に熱
    を加えて前記チップコンデンサを接着する第6の工程
    と、この第6の工程の後に前記基台の凹部の天面側にク
    リーム半田を印刷する第7の工程と、この第7の工程の
    後にフィルタを実装する第8の工程と、この第8の工程
    の後に前記フィルタを前記基台の天面に熱を加えて接着
    する第9の工程とから成る高周波モジュールの製造方
    法。
  8. 【請求項8】 凹部を有するとともにこの凹部の底面に
    集積回路をフリップチップ実装する第1の工程と、この
    第1の工程の後に前記集積回路を接着材で封止する第2
    の工程と、この第2の工程の後に前記接着材を硬化させ
    る第3の工程と、この第3の工程の後に前記基台凹部側
    の天面にクリーム半田を印刷する第4の工程とを有する
    第1の部品と、この第1の部品とは別であって、フィル
    タにクリーム半田を印刷する第1の工程と、この第1の
    工程の後で前記印刷されたクリーム半田上にチップコン
    デンサを実装する第2の工程と、この第2の工程の後で
    熱を加えて前記チップコンデンサを接着する第3の工程
    とを有する第2の部品を前記第1の部品の基台の天面に
    実装し、その後で熱を加えて接着する工程とから成る高
    周波モジュールの製造方法。
  9. 【請求項9】 凹部を有するとともにこの凹部の底面に
    集積回路をフリップチップ実装する第1の工程と、この
    第1の工程の後に前記集積回路を接着材で封止する第2
    の工程と、この第2の工程の後に前記接着材を硬化させ
    る第3の工程とを有する第1の部品と、この第1の部品
    とは別であって、フィルタにクリーム半田を印刷する工
    程と、この工程の後で前記印刷されたクリーム半田上に
    前記第1の部品とチップコンデンサを実装する第4の工
    程と、この第4の工程の後で熱を加えて前記チップコン
    デンサと前記第1の部品とを同時に接着させる第5の工
    程とから成る高周波モジュールの製造方法。
JP04623399A 1999-02-24 1999-02-24 高周波モジュールとその製造方法 Expired - Fee Related JP3663953B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP04623399A JP3663953B2 (ja) 1999-02-24 1999-02-24 高周波モジュールとその製造方法
CNB008001995A CN1160790C (zh) 1999-02-24 2000-02-22 高频模块及其制造方法
DE60042047T DE60042047D1 (de) 1999-02-24 2000-02-22 Hochfrequenzmodul und verfahren zu seiner herstellung
PCT/JP2000/000990 WO2000051182A1 (fr) 1999-02-24 2000-02-22 Module hautes frequences et procede de fabrication correspondant
US09/673,949 US6487085B1 (en) 1999-02-24 2000-02-22 High-frequency module and method of manufacturing the same
EP00902990A EP1081764B1 (en) 1999-02-24 2000-02-22 High-frequency module and method of manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04623399A JP3663953B2 (ja) 1999-02-24 1999-02-24 高周波モジュールとその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005032564A Division JP4148226B2 (ja) 2005-02-09 2005-02-09 高周波モジュール

Publications (2)

Publication Number Publication Date
JP2000243895A true JP2000243895A (ja) 2000-09-08
JP3663953B2 JP3663953B2 (ja) 2005-06-22

Family

ID=12741411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04623399A Expired - Fee Related JP3663953B2 (ja) 1999-02-24 1999-02-24 高周波モジュールとその製造方法

Country Status (6)

Country Link
US (1) US6487085B1 (ja)
EP (1) EP1081764B1 (ja)
JP (1) JP3663953B2 (ja)
CN (1) CN1160790C (ja)
DE (1) DE60042047D1 (ja)
WO (1) WO2000051182A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110396A (ja) * 2001-09-27 2003-04-11 Hokuriku Electric Ind Co Ltd 振動素子ユニット
KR100435042B1 (ko) * 2002-04-27 2004-06-07 엘지이노텍 주식회사 듀플렉스 패키지 제조방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110049A (ja) 2001-09-28 2003-04-11 Fujitsu Ten Ltd 高周波icパッケージ、高周波icパッケージを使用する高周波ユニット及び、その製造方法
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
JP4072005B2 (ja) * 2002-06-12 2008-04-02 日本電波工業株式会社 温度補償水晶発振器
JP2004254212A (ja) * 2003-02-21 2004-09-09 Nippon Dempa Kogyo Co Ltd 温度補償水晶発振器
JP2004357094A (ja) * 2003-05-30 2004-12-16 Fujitsu Media Device Kk 電子部品及びパッケージ
US7965180B2 (en) 2006-09-28 2011-06-21 Semiconductor Energy Laboratory Co., Ltd. Wireless sensor device
US8059425B2 (en) * 2008-05-28 2011-11-15 Azurewave Technologies, Inc. Integrated circuit module with temperature compensation crystal oscillator

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4750246A (en) * 1984-10-29 1988-06-14 Hughes Aircraft Company Method of making compensated crystal oscillator
US5103283A (en) * 1989-01-17 1992-04-07 Hite Larry R Packaged integrated circuit with in-cavity decoupling capacitors
US5438305A (en) * 1991-08-12 1995-08-01 Hitachi, Ltd. High frequency module including a flexible substrate
US5405476A (en) * 1993-11-24 1995-04-11 Motorola, Inc. Method of mounting a piezoelectric element to a substrate using compliant conductive materials
SE517185C2 (sv) * 1993-12-28 2002-05-07 Ericsson Telefon Ab L M Komponentmodulanpassad oscillerande kretsanordning
US5582461A (en) * 1994-06-17 1996-12-10 Itt Automotive, Inc. Infinitely adjustable linear actuator
JPH0883882A (ja) * 1994-09-09 1996-03-26 Kokusai Electric Co Ltd 周波数シンセサイザ装置
EP0732107A3 (en) * 1995-03-16 1997-05-07 Toshiba Kk Screen device for circuit substrate
US5798557A (en) * 1996-08-29 1998-08-25 Harris Corporation Lid wafer bond packaging and micromachining
JP2974622B2 (ja) 1996-09-20 1999-11-10 松下電器産業株式会社 発振器
US6081164A (en) * 1997-01-09 2000-06-27 Seiko Epson Corporation PLL oscillator package and production method thereof
JPH10294421A (ja) * 1997-04-17 1998-11-04 Hitachi Ltd マルチチップモジュールおよびその製造方法
JPH11220090A (ja) * 1998-02-03 1999-08-10 Kenwood Corp 多層基板構造
US6133674A (en) * 1998-10-27 2000-10-17 Cts Low profile integrated oscillator having a stepped cavity

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110396A (ja) * 2001-09-27 2003-04-11 Hokuriku Electric Ind Co Ltd 振動素子ユニット
KR100435042B1 (ko) * 2002-04-27 2004-06-07 엘지이노텍 주식회사 듀플렉스 패키지 제조방법

Also Published As

Publication number Publication date
DE60042047D1 (de) 2009-06-04
EP1081764B1 (en) 2009-04-22
CN1294758A (zh) 2001-05-09
EP1081764A4 (en) 2007-03-07
WO2000051182A1 (fr) 2000-08-31
EP1081764A1 (en) 2001-03-07
US6487085B1 (en) 2002-11-26
JP3663953B2 (ja) 2005-06-22
CN1160790C (zh) 2004-08-04

Similar Documents

Publication Publication Date Title
JP3980943B2 (ja) Pll制御発振器
JP3285847B2 (ja) 表面実装型水晶発振器
US20030060172A1 (en) Radio frequency module
JP2002335128A (ja) 圧電デバイス
KR20020077395A (ko) 압전진동자를 사용한 발진회로용 용기, 그 제조방법 및발진기
JP3663953B2 (ja) 高周波モジュールとその製造方法
JP2003163540A (ja) 表面実装型水晶発振器
JP4695110B2 (ja) Pll制御発振器
JP2000077943A (ja) 温度補償型水晶発振器
JP4148226B2 (ja) 高周波モジュール
JP4587726B2 (ja) 圧電振動子収納用パッケージおよび圧電装置
JP2002141765A (ja) 圧電基板、圧電振動子及びそれを搭載した圧電デバイス
JP4075301B2 (ja) 圧電デバイスと圧電デバイスのパッケージと及びそれらの製造方法
JP2000124738A (ja) 圧電発振器および圧電振動デバイス
JP2000315918A (ja) 水晶発振器
JPH11355047A (ja) 圧電発振器
JP2007173860A (ja) 高周波モジュールとその製造方法
JP7306096B2 (ja) 圧電デバイス及び圧電デバイスの製造方法
JP4587729B2 (ja) 圧電振動子収納用パッケージおよび圧電装置
JP2004064651A (ja) 表面実装型圧電発振器
JP2004343398A (ja) 圧電発振器
KR100790750B1 (ko) 수정진동자 패키지
KR100501190B1 (ko) 슬림형 수정발진기
JP2003101349A (ja) 水晶発振器
JP2002084138A (ja) チップ型水晶発振器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050321

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080408

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090408

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100408

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees