JP3498608B2 - Ｐｌｌ回路およびそれを用いた通信装置およびｐｌｌ回路の周波数調整方法 - Google Patents
Ｐｌｌ回路およびそれを用いた通信装置およびｐｌｌ回路の周波数調整方法Info
- Publication number
- JP3498608B2 JP3498608B2 JP36253798A JP36253798A JP3498608B2 JP 3498608 B2 JP3498608 B2 JP 3498608B2 JP 36253798 A JP36253798 A JP 36253798A JP 36253798 A JP36253798 A JP 36253798A JP 3498608 B2 JP3498608 B2 JP 3498608B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pll circuit
- electrode
- terminal
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 34
- 238000004891 communication Methods 0.000 title claims description 18
- 230000010355 oscillation Effects 0.000 claims description 57
- 239000000463 material Substances 0.000 claims description 6
- 238000009966 trimming Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＰＬＬ回路および
それを用いた通信装置およびＰＬＬ回路の周波数調整方
法、特に携帯用の通信端末に用いられるＰＬＬ回路およ
びそれを用いた通信装置およびＰＬＬ回路の周波数調整
方法に関する。
それを用いた通信装置およびＰＬＬ回路の周波数調整方
法、特に携帯用の通信端末に用いられるＰＬＬ回路およ
びそれを用いた通信装置およびＰＬＬ回路の周波数調整
方法に関する。
【０００２】
【従来の技術】携帯電話機などの携帯用の通信端末に
は、周波数の安定した局部発振器としてＰＬＬ回路が用
いられる。
は、周波数の安定した局部発振器としてＰＬＬ回路が用
いられる。
【０００３】図７に、従来のＰＬＬ回路のブロック図を
示す。図７において、ＰＬＬ回路１は、電圧制御発振器
２と、ＴＣＸＯ（温度補償水晶発振器）３と、分周器４
および５と、位相比較器６と、チャージポンプ７と、ル
ープフィルタ８から構成されている。電圧制御発振器２
は、増幅回路部２ａと共振回路部２ｂから構成され、共
振回路部２ｂはバラクタダイオードＶＤと、発振周波数
調整機構としてトリミングエリア２ｃが備えられてい
る。トリミングエリア２ｃは、例えば共振系の一部をな
す電極からなり、この電極を切削することによって共振
回路部２ｂの共振周波数を変化させ、電圧制御発振器２
の発振周波数を調整することができる。さらに、電圧制
御発振器２は、バラクタダイオードＶＤに直流電圧を印
加して発振周波数を変化させるためのコントロール電圧
端子２ｄを備えている。
示す。図７において、ＰＬＬ回路１は、電圧制御発振器
２と、ＴＣＸＯ（温度補償水晶発振器）３と、分周器４
および５と、位相比較器６と、チャージポンプ７と、ル
ープフィルタ８から構成されている。電圧制御発振器２
は、増幅回路部２ａと共振回路部２ｂから構成され、共
振回路部２ｂはバラクタダイオードＶＤと、発振周波数
調整機構としてトリミングエリア２ｃが備えられてい
る。トリミングエリア２ｃは、例えば共振系の一部をな
す電極からなり、この電極を切削することによって共振
回路部２ｂの共振周波数を変化させ、電圧制御発振器２
の発振周波数を調整することができる。さらに、電圧制
御発振器２は、バラクタダイオードＶＤに直流電圧を印
加して発振周波数を変化させるためのコントロール電圧
端子２ｄを備えている。
【０００４】ここで、電圧制御発振器２の出力は、一部
が分割されて分周器４を介して位相比較器６に接続され
ている。また、ＴＣＸＯ３は分周器５を介して位相比較
器６に接続されている。位相比較器６の出力はチャージ
ポンプ７とループフィルタ８を順に介して電圧制御発振
器２のコントロール電圧端子２ｄに接続されている。
が分割されて分周器４を介して位相比較器６に接続され
ている。また、ＴＣＸＯ３は分周器５を介して位相比較
器６に接続されている。位相比較器６の出力はチャージ
ポンプ７とループフィルタ８を順に介して電圧制御発振
器２のコントロール電圧端子２ｄに接続されている。
【０００５】なお、分周器４および５と位相比較器６と
チャージポンプ７は必ずしも個別に形成されるわけでは
なく、１つのＰＬＬ−ＩＣとして構成されることが多
い。
チャージポンプ７は必ずしも個別に形成されるわけでは
なく、１つのＰＬＬ−ＩＣとして構成されることが多
い。
【０００６】
【発明が解決しようとする課題】ところで、図７に示し
たＰＬＬ回路１において、電圧制御発振器２の発振周波
数は初期状態において必ずしも目的の周波数に一致して
いるとは限らないため、ＰＬＬ回路１を構成した状態に
おいて電圧制御発振器２の発振周波数を調整する必要が
ある。そして、電圧制御発振器２の発振周波数を調整す
るためには、コントロール電圧端子２ｃに既知の直流電
圧を印加する必要があり、そのためにＰＬＬ回路１を動
作させる必要がある。
たＰＬＬ回路１において、電圧制御発振器２の発振周波
数は初期状態において必ずしも目的の周波数に一致して
いるとは限らないため、ＰＬＬ回路１を構成した状態に
おいて電圧制御発振器２の発振周波数を調整する必要が
ある。そして、電圧制御発振器２の発振周波数を調整す
るためには、コントロール電圧端子２ｃに既知の直流電
圧を印加する必要があり、そのためにＰＬＬ回路１を動
作させる必要がある。
【０００７】しかしながら、ＰＬＬ回路１を動作させた
状態において電圧制御発振器２の発振周波数を調整する
ためには、ＰＬＬ回路１を動作させるための電源の他に
ＰＬＬ回路１を制御するためのコンピュータなどの設備
や、コントロール電圧端子２ｄに印加される直流電圧を
測定するための設備が必要となるため、設備費用がかさ
むという問題がある。しかもＰＬＬ回路１の位相ロック
が必要になるため、発振周波数の調整に時間がかかると
いう問題があった。
状態において電圧制御発振器２の発振周波数を調整する
ためには、ＰＬＬ回路１を動作させるための電源の他に
ＰＬＬ回路１を制御するためのコンピュータなどの設備
や、コントロール電圧端子２ｄに印加される直流電圧を
測定するための設備が必要となるため、設備費用がかさ
むという問題がある。しかもＰＬＬ回路１の位相ロック
が必要になるため、発振周波数の調整に時間がかかると
いう問題があった。
【０００８】そこで、本発明は、ＰＬＬ回路を動作させ
ることなく、その中に含まれる電圧制御発振器の発振周
波数を少ない設備で速く調整することのできるＰＬＬ回
路およびそれを用いた通信装置およびＰＬＬ回路の周波
数調整方法を提供する。
ることなく、その中に含まれる電圧制御発振器の発振周
波数を少ない設備で速く調整することのできるＰＬＬ回
路およびそれを用いた通信装置およびＰＬＬ回路の周波
数調整方法を提供する。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明のＰＬＬ回路は、発振周波数調整機構および
コントロール電圧端子を備えた電圧制御発振器と、チャ
ージポンプと、ループフィルタとを有し、前記チャージ
ポンプの出力を前記ループフィルタを介して前記コント
ロール電圧端子に接続するとともに、ＰＬＬ閉ループを
維持したままで前記電圧制御発振器のみを動作させ得る
ようにして構成されたＰＬＬ回路であって、前記チャー
ジポンプの出力端から前記ループフィルタの内部を含ん
で前記コントロール電圧端子までの経路に、前記コント
ロール電圧端子に直流電圧を印加する電圧印加手段を設
けたことを特徴とする。
に、本発明のＰＬＬ回路は、発振周波数調整機構および
コントロール電圧端子を備えた電圧制御発振器と、チャ
ージポンプと、ループフィルタとを有し、前記チャージ
ポンプの出力を前記ループフィルタを介して前記コント
ロール電圧端子に接続するとともに、ＰＬＬ閉ループを
維持したままで前記電圧制御発振器のみを動作させ得る
ようにして構成されたＰＬＬ回路であって、前記チャー
ジポンプの出力端から前記ループフィルタの内部を含ん
で前記コントロール電圧端子までの経路に、前記コント
ロール電圧端子に直流電圧を印加する電圧印加手段を設
けたことを特徴とする。
【００１０】また、本発明のＰＬＬ回路は、前記電圧印
加手段が、電圧印加電極と、前記チャージポンプの出力
端から前記ループフィルタの内部を含んで前記コントロ
ール電圧端子までの経路のいずれかの点と前記電圧印加
電極とを接続する配線電極とからなることを特徴とす
る。
加手段が、電圧印加電極と、前記チャージポンプの出力
端から前記ループフィルタの内部を含んで前記コントロ
ール電圧端子までの経路のいずれかの点と前記電圧印加
電極とを接続する配線電極とからなることを特徴とす
る。
【００１１】また、本発明のＰＬＬ回路は、複数の端子
電極を備えるパッケージを有し、前記端子電極の１つを
前記電圧印加電極としたことを特徴とする。
電極を備えるパッケージを有し、前記端子電極の１つを
前記電圧印加電極としたことを特徴とする。
【００１２】また、本発明のＰＬＬ回路は、複数の端子
電極を備えるパッケージを有し、前記端子電極のうちの
動作時にのみ必要となる１つを前記電圧印加電極とする
とともに、前記配線電極を切断可能な形状に形成してな
ることを特徴とする。
電極を備えるパッケージを有し、前記端子電極のうちの
動作時にのみ必要となる１つを前記電圧印加電極とする
とともに、前記配線電極を切断可能な形状に形成してな
ることを特徴とする。
【００１３】また、本発明のＰＬＬ回路は、前記電圧印
加手段が、直流電圧を発生する電圧発生点と、前記チャ
ージポンプの出力端から前記ループフィルタの内部を含
んで前記コントロール電圧端子までの経路のいずれかの
点と前記電圧発生点とを接続する配線電極からなるとと
もに、該配線電極を切断可能な形状に形成してなること
を特徴とする。
加手段が、直流電圧を発生する電圧発生点と、前記チャ
ージポンプの出力端から前記ループフィルタの内部を含
んで前記コントロール電圧端子までの経路のいずれかの
点と前記電圧発生点とを接続する配線電極からなるとと
もに、該配線電極を切断可能な形状に形成してなること
を特徴とする。
【００１４】また、本発明のＰＬＬ回路は、前記電圧制
御発振器の前記発振周波数調整機構が切削可能な電極か
らなるとともに、前記配線電極が前記発振周波数調整機
構の電極と同じ材質で形成されていることを特徴とす
る。
御発振器の前記発振周波数調整機構が切削可能な電極か
らなるとともに、前記配線電極が前記発振周波数調整機
構の電極と同じ材質で形成されていることを特徴とす
る。
【００１５】また、本発明の通信装置は、上記のＰＬＬ
回路を用いたことを特徴とする。
回路を用いたことを特徴とする。
【００１６】 また、本発明のＰＬＬ回路の周波数調整
方法は、発振周波数調整機構およびコントロール電圧端
子を備えた電圧制御発振器と、チャージポンプと、ルー
プフィルタとを有し、前記チャージポンプの出力を前記
ループフィルタを介して前記コントロール電圧端子に接
続するとともに、前記チャージポンプの出力端から前記
ループフィルタの内部を含んで前記コントロール電圧端
子までの経路に、前記コントロール電圧端子に直流電圧
を印加する電圧印加手段を設けてなるＰＬＬ回路におい
て、ＰＬＬ閉ループを維持したまま前記電圧制御発振器
のみを動作させた状態で前記電圧印加手段から前記コン
トロール電圧端子に所定の直流電圧を印加する手順と、
前記コントロール電圧端子に所定の直流電圧が印加され
ている状態において、前記発振周波数調整機構で前記電
圧制御発振器の発振周波数を調整する手順と、を有する
ことを特徴とする。
方法は、発振周波数調整機構およびコントロール電圧端
子を備えた電圧制御発振器と、チャージポンプと、ルー
プフィルタとを有し、前記チャージポンプの出力を前記
ループフィルタを介して前記コントロール電圧端子に接
続するとともに、前記チャージポンプの出力端から前記
ループフィルタの内部を含んで前記コントロール電圧端
子までの経路に、前記コントロール電圧端子に直流電圧
を印加する電圧印加手段を設けてなるＰＬＬ回路におい
て、ＰＬＬ閉ループを維持したまま前記電圧制御発振器
のみを動作させた状態で前記電圧印加手段から前記コン
トロール電圧端子に所定の直流電圧を印加する手順と、
前記コントロール電圧端子に所定の直流電圧が印加され
ている状態において、前記発振周波数調整機構で前記電
圧制御発振器の発振周波数を調整する手順と、を有する
ことを特徴とする。
【００１７】また、本発明のＰＬＬ回路の周波数調整方
法は、前記電圧印加手段が、電圧印加電極と、前記チャ
ージポンプの出力端から前記ループフィルタの内部を含
んで前記コントロール電圧端子までの経路のいずれかの
点と前記電圧印加電極とを接続する配線電極からなるこ
とを特徴とする。
法は、前記電圧印加手段が、電圧印加電極と、前記チャ
ージポンプの出力端から前記ループフィルタの内部を含
んで前記コントロール電圧端子までの経路のいずれかの
点と前記電圧印加電極とを接続する配線電極からなるこ
とを特徴とする。
【００１８】また、本発明のＰＬＬ回路の周波数調整方
法は、前記ＰＬＬ回路が複数の端子電極を備えるパッケ
ージを有し、前記端子電極の１つを前記電圧印加電極と
したことを特徴とする。
法は、前記ＰＬＬ回路が複数の端子電極を備えるパッケ
ージを有し、前記端子電極の１つを前記電圧印加電極と
したことを特徴とする。
【００１９】また、本発明のＰＬＬ回路の周波数調整方
法は、前記ＰＬＬ回路が複数の端子電極を備えるパッケ
ージを有し、前記端子電極のうちの動作時にのみ必要と
なる１つを前記電圧印加電極とするとともに、前記配線
電極を切断可能な形状に形成してなり、前記電圧制御発
振器の発振周波数の調整後に、前記配線電極を切断する
手順を有することを特徴とする。
法は、前記ＰＬＬ回路が複数の端子電極を備えるパッケ
ージを有し、前記端子電極のうちの動作時にのみ必要と
なる１つを前記電圧印加電極とするとともに、前記配線
電極を切断可能な形状に形成してなり、前記電圧制御発
振器の発振周波数の調整後に、前記配線電極を切断する
手順を有することを特徴とする。
【００２０】また、本発明のＰＬＬ回路の周波数調整方
法は、前記電圧印加手段が、直流電圧を発生する電圧発
生点と、前記チャージポンプの出力端から前記ループフ
ィルタの内部を含んで前記コントロール電圧端子までの
経路のいずれかの点と前記電圧発生点とを接続する配線
電極からなり、前記電圧制御発振器の発振周波数の調整
後に、前記配線電極を切断する手順を有することを特徴
とする。
法は、前記電圧印加手段が、直流電圧を発生する電圧発
生点と、前記チャージポンプの出力端から前記ループフ
ィルタの内部を含んで前記コントロール電圧端子までの
経路のいずれかの点と前記電圧発生点とを接続する配線
電極からなり、前記電圧制御発振器の発振周波数の調整
後に、前記配線電極を切断する手順を有することを特徴
とする。
【００２１】また、本発明のＰＬＬ回路の周波数調整方
法は、前記電圧制御発振器の前記発振周波数調整機構が
切削可能な電極からなるとともに、前記配線電極が前記
発振周波数調整機構の電極と同じ材質で形成されている
ことを特徴とする。
法は、前記電圧制御発振器の前記発振周波数調整機構が
切削可能な電極からなるとともに、前記配線電極が前記
発振周波数調整機構の電極と同じ材質で形成されている
ことを特徴とする。
【００２２】このように構成することにより、本発明の
ＰＬＬ回路およびＰＬＬ回路の周波数調整方法において
は、電圧制御発振器の発振周波数を少ない設備で速く調
整することができる。
ＰＬＬ回路およびＰＬＬ回路の周波数調整方法において
は、電圧制御発振器の発振周波数を少ない設備で速く調
整することができる。
【００２３】また、本発明の通信装置においては、低価
格化を図ることができる。
格化を図ることができる。
【００２４】
【発明の実施の形態】図１に、本発明のＰＬＬ回路の一
実施例を示す。図１において、図７と同一もしくは同等
の部分には同じ記号を付し、その説明を省略する。
実施例を示す。図１において、図７と同一もしくは同等
の部分には同じ記号を付し、その説明を省略する。
【００２５】図１において、ＰＬＬ回路１０のチャージ
ポンプ７の出力端からループフィルタ８の内部を含んで
電圧制御発振器２のコントロール電圧端子２ｄまでの経
路に、電圧印加手段１１ａ、１１ｂ、１１ｃ、１１ｄ、
１１ｅが設けられている。但し、この５つの電圧印加手
段は設ける位置のバリエーションを示すために同時に設
けているだけで、全てが同時に必要なわけではなく、少
なくとも１つが設けられていれば良いものである。
ポンプ７の出力端からループフィルタ８の内部を含んで
電圧制御発振器２のコントロール電圧端子２ｄまでの経
路に、電圧印加手段１１ａ、１１ｂ、１１ｃ、１１ｄ、
１１ｅが設けられている。但し、この５つの電圧印加手
段は設ける位置のバリエーションを示すために同時に設
けているだけで、全てが同時に必要なわけではなく、少
なくとも１つが設けられていれば良いものである。
【００２６】次に、このように構成されたＰＬＬ回路１
０における、電圧制御発振器２の発振周波数の調整方法
について説明する。まず、ＰＬＬ回路１０の電圧制御発
振器２のみを動作させ、分周器４および５や位相比較器
６、チャージポンプ７を動作させない状態において、い
ずれかの電圧印加手段に既知の直流電圧を印加する。電
圧印加手段に印加された直流電圧は電圧制御発振器２の
コントロール電圧端子２ｄに印加される。コントロール
電圧端子２ｄには直流電流は流れ込まないため、電圧印
加手段に印加する直流電圧がそのままコントロール電圧
端子２ｄに印加される。次に、この状態において電圧制
御発振器２の発振周波数調整機構であるトリミングエリ
ア２ｃを切削するなどして電圧制御発振器２の発振周波
数を調整する。この２つの手順によって、ＰＬＬ回路１
０においては、電圧制御発振器２の発振周波数を調整す
ることができる。
０における、電圧制御発振器２の発振周波数の調整方法
について説明する。まず、ＰＬＬ回路１０の電圧制御発
振器２のみを動作させ、分周器４および５や位相比較器
６、チャージポンプ７を動作させない状態において、い
ずれかの電圧印加手段に既知の直流電圧を印加する。電
圧印加手段に印加された直流電圧は電圧制御発振器２の
コントロール電圧端子２ｄに印加される。コントロール
電圧端子２ｄには直流電流は流れ込まないため、電圧印
加手段に印加する直流電圧がそのままコントロール電圧
端子２ｄに印加される。次に、この状態において電圧制
御発振器２の発振周波数調整機構であるトリミングエリ
ア２ｃを切削するなどして電圧制御発振器２の発振周波
数を調整する。この２つの手順によって、ＰＬＬ回路１
０においては、電圧制御発振器２の発振周波数を調整す
ることができる。
【００２７】このとき、分周器４および５や位相比較器
６、チャージポンプ７が動作していない、すなわちＰＬ
Ｌ回路１０が全体として動作していないため、コンピュ
ータなどの制御のための設備が不必要になる。また、電
圧印加手段に既知の直流電圧を印加するため、コントロ
ール電圧端子２ｄに印加される直流電圧を測定するため
の設備も必要としない。また、位相のロックが不要にな
るため、調整時間が速くなるというメリットもある。
６、チャージポンプ７が動作していない、すなわちＰＬ
Ｌ回路１０が全体として動作していないため、コンピュ
ータなどの制御のための設備が不必要になる。また、電
圧印加手段に既知の直流電圧を印加するため、コントロ
ール電圧端子２ｄに印加される直流電圧を測定するため
の設備も必要としない。また、位相のロックが不要にな
るため、調整時間が速くなるというメリットもある。
【００２８】また、電圧印加手段１１ａを使用する場合
には、印加した直流電圧はループフィルタ８を通って電
圧制御発振器２のコントロール電圧端子２ｄに印加され
るため、ループフィルタ８がノイズフィルタとして働
く。そのため、例えば電圧印加手段１１ａに印加する直
流電圧に電源ノイズが少々乗っていても、ループフィル
タ８を通ることによって取り除かれるため、安定な直流
電圧をコントロール電圧端子２ｄに印加することがで
き、発振周波数の調整を安定に行うことができる。な
お、このフィルタ効果は電圧印加手段１１ａを用いたと
きのみのものではなく、電圧印加手段１１ｂ、１１ｃ、
１１ｄのようにループフィルタ８の内部に設けられたも
のであれば、程度の差はあるものの同様の効果が得られ
る。
には、印加した直流電圧はループフィルタ８を通って電
圧制御発振器２のコントロール電圧端子２ｄに印加され
るため、ループフィルタ８がノイズフィルタとして働
く。そのため、例えば電圧印加手段１１ａに印加する直
流電圧に電源ノイズが少々乗っていても、ループフィル
タ８を通ることによって取り除かれるため、安定な直流
電圧をコントロール電圧端子２ｄに印加することがで
き、発振周波数の調整を安定に行うことができる。な
お、このフィルタ効果は電圧印加手段１１ａを用いたと
きのみのものではなく、電圧印加手段１１ｂ、１１ｃ、
１１ｄのようにループフィルタ８の内部に設けられたも
のであれば、程度の差はあるものの同様の効果が得られ
る。
【００２９】なお、電圧印加手段１１ｄを使用する場合
のみは、電圧印加手段１１ｄに印加される直流電圧から
コントロール電圧端子２ｄに印加される直流電圧の値を
知るためには、チャージポンプ７の出力端からチャージ
ポンプ７自身を見たときの直流的なインピーダンスが無
限大（ハイインピーダンス）か安定した既知の値にな
る、あるいは設定できることが条件となる。
のみは、電圧印加手段１１ｄに印加される直流電圧から
コントロール電圧端子２ｄに印加される直流電圧の値を
知るためには、チャージポンプ７の出力端からチャージ
ポンプ７自身を見たときの直流的なインピーダンスが無
限大（ハイインピーダンス）か安定した既知の値にな
る、あるいは設定できることが条件となる。
【００３０】次に、電圧印加手段の具体的な構成につい
て以下に示す。
て以下に示す。
【００３１】図２に、本発明のＰＬＬ回路の別の実施例
を示す。図２は、パッケージ用の基板上に構成されたＰ
ＬＬ回路の一部の平面図を示している。図２において、
図１と同一もしくは同等の部分には同じ記号を付し、そ
の説明を省略する。
を示す。図２は、パッケージ用の基板上に構成されたＰ
ＬＬ回路の一部の平面図を示している。図２において、
図１と同一もしくは同等の部分には同じ記号を付し、そ
の説明を省略する。
【００３２】図２において、ＰＬＬ回路２０は、パッケ
ージ用の基板２１の上に、電圧制御発振器２とチャージ
ポンプ７とループフィルタ８を実装して構成している。
ここで、基板２１の側面には複数の端子電極２２が形成
されている。また、チャージポンプ７はＰＬＬ−ＩＣ２
３の内部に構成されている。また、ＰＬＬ−ＩＣ２３か
ら端子電極２２の１つへ配線電極が形成されている。こ
の配線電極が接続された端子電極は、ＰＬＬ回路２０の
動作時にＰＬＬ−ＩＣ２３と外部との信号のやりとりな
どを行うために必要なものである。なお、ＰＬＬ−ＩＣ
２３には分周器や位相比較器も含まれているが、ここで
は省略している。また、ループフィルタ８はチップ抵抗
ＲとチップコンデンサＣを配線電極を介して接続して構
成されている。そして、チャージポンプ７とループフィ
ルタ８の間には、電圧印加手段２４が接続されている。
ここで、電圧印加手段２４は、電圧印加電極２４ａと、
チャージポンプ７とループフィルタ８の間と電圧印加電
極２４ａとを接続する配線電極２４ｂから構成されてい
る。
ージ用の基板２１の上に、電圧制御発振器２とチャージ
ポンプ７とループフィルタ８を実装して構成している。
ここで、基板２１の側面には複数の端子電極２２が形成
されている。また、チャージポンプ７はＰＬＬ−ＩＣ２
３の内部に構成されている。また、ＰＬＬ−ＩＣ２３か
ら端子電極２２の１つへ配線電極が形成されている。こ
の配線電極が接続された端子電極は、ＰＬＬ回路２０の
動作時にＰＬＬ−ＩＣ２３と外部との信号のやりとりな
どを行うために必要なものである。なお、ＰＬＬ−ＩＣ
２３には分周器や位相比較器も含まれているが、ここで
は省略している。また、ループフィルタ８はチップ抵抗
ＲとチップコンデンサＣを配線電極を介して接続して構
成されている。そして、チャージポンプ７とループフィ
ルタ８の間には、電圧印加手段２４が接続されている。
ここで、電圧印加手段２４は、電圧印加電極２４ａと、
チャージポンプ７とループフィルタ８の間と電圧印加電
極２４ａとを接続する配線電極２４ｂから構成されてい
る。
【００３３】このように構成されたＰＬＬ回路２０にお
いて、電圧制御発振器２の発振周波数を調整する方法を
以下に示す。まず、ＰＬＬ回路２０に電源電圧を印加す
るとともに、電圧印加電極２４ａにもプローブなどを介
して外部から所定の直流電圧を印加する。電圧印加電極
２４ａに印加された直流電圧は、配線電極２４ｂとルー
プフィルタ８を介して電圧制御発振器２のコントロール
電圧端子２ｄに印加される。次に、この状態において、
電圧制御発振器２のトリミングエリア２ｃを切削するな
どして発振周波数を調整する。この２つの手順によっ
て、ＰＬＬ回路２０においては、電圧制御発振器２の発
振周波数を調整することができ、ＰＬＬ回路１０と同様
の作用効果を得ることができる。
いて、電圧制御発振器２の発振周波数を調整する方法を
以下に示す。まず、ＰＬＬ回路２０に電源電圧を印加す
るとともに、電圧印加電極２４ａにもプローブなどを介
して外部から所定の直流電圧を印加する。電圧印加電極
２４ａに印加された直流電圧は、配線電極２４ｂとルー
プフィルタ８を介して電圧制御発振器２のコントロール
電圧端子２ｄに印加される。次に、この状態において、
電圧制御発振器２のトリミングエリア２ｃを切削するな
どして発振周波数を調整する。この２つの手順によっ
て、ＰＬＬ回路２０においては、電圧制御発振器２の発
振周波数を調整することができ、ＰＬＬ回路１０と同様
の作用効果を得ることができる。
【００３４】図３に、本発明のＰＬＬ回路のさらに別の
実施例を示す。図３において、図２と同一もしくは同等
の部分には同じ記号を付し、その説明を省略する。
実施例を示す。図３において、図２と同一もしくは同等
の部分には同じ記号を付し、その説明を省略する。
【００３５】図３において、ＰＬＬ回路２５のチャージ
ポンプ７とループフィルタ８の間には、電圧印加手段２
６が接続されている。ここで、電圧印加手段２６は、電
圧印加電極２６ａと、チャージポンプ７とループフィル
タ８の間と電圧印加電極２６ａとを接続する配線電極２
６ｂから構成されている。さらに、電圧印加電極２６ａ
は、基板２１に形成された端子電極２２の１つとして構
成されている。なお、ＰＬＬ回路２５において、電圧印
加電極２６ａとして形成された端子電極２２は、電圧制
御発振器２の発振周波数の調整時以外には使用されな
い。
ポンプ７とループフィルタ８の間には、電圧印加手段２
６が接続されている。ここで、電圧印加手段２６は、電
圧印加電極２６ａと、チャージポンプ７とループフィル
タ８の間と電圧印加電極２６ａとを接続する配線電極２
６ｂから構成されている。さらに、電圧印加電極２６ａ
は、基板２１に形成された端子電極２２の１つとして構
成されている。なお、ＰＬＬ回路２５において、電圧印
加電極２６ａとして形成された端子電極２２は、電圧制
御発振器２の発振周波数の調整時以外には使用されな
い。
【００３６】このように構成されたＰＬＬ回路２５にお
いて、電圧制御発振器２の発振周波数を調整する方法を
以下に示す。まず、ＰＬＬ回路２５に電源電圧を印加す
るとともに、電圧印加電極２６ａにも外部から所定の直
流電圧を印加する。電圧印加電極２６ａに印加された直
流電圧は配線電極２６ｂと、ループフィルタ８を介して
電圧制御発振器２のコントロール電圧端子２ｄに印加さ
れる。次に、この状態において、電圧制御発振器２のト
リミングエリア２ｃを切削するなどして発振周波数を調
整する。この２つの手順によって、ＰＬＬ回路２５にお
いては、電圧制御発振器２の発振周波数を調整すること
ができ、ＰＬＬ回路２０と同様の作用効果を得ることが
できる。
いて、電圧制御発振器２の発振周波数を調整する方法を
以下に示す。まず、ＰＬＬ回路２５に電源電圧を印加す
るとともに、電圧印加電極２６ａにも外部から所定の直
流電圧を印加する。電圧印加電極２６ａに印加された直
流電圧は配線電極２６ｂと、ループフィルタ８を介して
電圧制御発振器２のコントロール電圧端子２ｄに印加さ
れる。次に、この状態において、電圧制御発振器２のト
リミングエリア２ｃを切削するなどして発振周波数を調
整する。この２つの手順によって、ＰＬＬ回路２５にお
いては、電圧制御発振器２の発振周波数を調整すること
ができ、ＰＬＬ回路２０と同様の作用効果を得ることが
できる。
【００３７】また、このようにＰＬＬ回路２５を構成し
た場合、端子電極２２の１つを電圧印加電極２６ａとし
て使用しているため、電圧印加電極２６ａへの直流電圧
の印加には、ＰＬＬ回路２５の通常の測定に用いる測定
治具をほぼそのまま利用することができ、特別なプロー
ブなどは必要としない。そのため、電圧制御発振器２の
発振周波数を調整するときに特別な設備は必要なく、Ｐ
ＬＬ回路２０に比べて、さらに設備費用を低減すること
ができる。
た場合、端子電極２２の１つを電圧印加電極２６ａとし
て使用しているため、電圧印加電極２６ａへの直流電圧
の印加には、ＰＬＬ回路２５の通常の測定に用いる測定
治具をほぼそのまま利用することができ、特別なプロー
ブなどは必要としない。そのため、電圧制御発振器２の
発振周波数を調整するときに特別な設備は必要なく、Ｐ
ＬＬ回路２０に比べて、さらに設備費用を低減すること
ができる。
【００３８】図４に、本発明のＰＬＬ回路のさらに別の
実施例を示す。図４において、図３と同一もしくは同等
の部分には同じ記号を付し、その説明を省略する。
実施例を示す。図４において、図３と同一もしくは同等
の部分には同じ記号を付し、その説明を省略する。
【００３９】図４において、ＰＬＬ回路３０のチャージ
ポンプ７とループフィルタ８の間には、電圧印加手段３
１が接続されている。ここで、電圧印加手段３１は、電
圧印加電極３１ａと、チャージポンプ７とループフィル
タ８の間と電圧印加電極３１ａとを接続する配線電極３
１ｂから構成されている。そして、基板２１に形成され
た端子電極２２のうち、ＰＬＬ−ＩＣ２３に接続されて
いる端子電極が電圧印加電極３１ａを兼ねている。ここ
で、電圧印加電極３１ａを兼ねている端子電極２２は、
ＰＬＬ回路３０の動作時にはＰＬＬ−ＩＣ２３と外部と
の信号のやりとりなどを行うために必要だが、ＰＬＬ−
ＩＣ２３を働かせる必要のない時にはＰＬＬ−ＩＣ２３
にとっては不必要な端子となる。
ポンプ７とループフィルタ８の間には、電圧印加手段３
１が接続されている。ここで、電圧印加手段３１は、電
圧印加電極３１ａと、チャージポンプ７とループフィル
タ８の間と電圧印加電極３１ａとを接続する配線電極３
１ｂから構成されている。そして、基板２１に形成され
た端子電極２２のうち、ＰＬＬ−ＩＣ２３に接続されて
いる端子電極が電圧印加電極３１ａを兼ねている。ここ
で、電圧印加電極３１ａを兼ねている端子電極２２は、
ＰＬＬ回路３０の動作時にはＰＬＬ−ＩＣ２３と外部と
の信号のやりとりなどを行うために必要だが、ＰＬＬ−
ＩＣ２３を働かせる必要のない時にはＰＬＬ−ＩＣ２３
にとっては不必要な端子となる。
【００４０】このように構成されたＰＬＬ回路３０にお
いて、電圧制御発振器２の発振周波数を調整する方法を
以下に示す。まず、発振周波数の調整のはじめの２つの
手順は、図３に示したＰＬＬ回路２５における２つの手
順と同じである。そして、発振周波数の調整後に、ＰＬ
Ｌ回路３０の動作の妨げになるため、配線電極３１ｂ
を、例えば切断線Ｘで示す位置において切断する。この
３つの手順によって、ＰＬＬ回路３０においては、電圧
制御発振器２の発振周波数の調整を行うことができ、Ｐ
ＬＬ回路２５と同様の作用効果を得ることができる。
いて、電圧制御発振器２の発振周波数を調整する方法を
以下に示す。まず、発振周波数の調整のはじめの２つの
手順は、図３に示したＰＬＬ回路２５における２つの手
順と同じである。そして、発振周波数の調整後に、ＰＬ
Ｌ回路３０の動作の妨げになるため、配線電極３１ｂ
を、例えば切断線Ｘで示す位置において切断する。この
３つの手順によって、ＰＬＬ回路３０においては、電圧
制御発振器２の発振周波数の調整を行うことができ、Ｐ
ＬＬ回路２５と同様の作用効果を得ることができる。
【００４１】また、このようにＰＬＬ回路３０を構成し
た場合、基板２１に電圧印加電極専用の端子電極を設け
る必要がないため、ＰＬＬ回路２５に比べて基板２１の
小型化、さらにはＰＬＬ回路３０の小型化を図ることが
できる。
た場合、基板２１に電圧印加電極専用の端子電極を設け
る必要がないため、ＰＬＬ回路２５に比べて基板２１の
小型化、さらにはＰＬＬ回路３０の小型化を図ることが
できる。
【００４２】図５に、本発明のＰＬＬ回路のさらに別の
実施例を示す。図５において、図２と同一もしくは同等
の部分には同じ記号を付し、その説明を省略する。
実施例を示す。図５において、図２と同一もしくは同等
の部分には同じ記号を付し、その説明を省略する。
【００４３】図５において、チャージポンプ７とループ
フィルタ８の間には、電圧印加手段３６が接続されてい
る。ここで、電圧印加手段３６は、既知の直流電圧を発
生する電圧発生点３６ａと、チャージポンプ７とループ
フィルタ８の間と電圧発生点３６ａとを接続する配線電
極３６ｂから構成されている。ここで、電圧発生点３６
ａとは、例えば、ＰＬＬ回路３５に電源電圧を印加した
状態において、ＰＬＬ回路３５内の一部の部品に特定の
異なる直流電圧を供給するための内部電源などを意味し
ている。
フィルタ８の間には、電圧印加手段３６が接続されてい
る。ここで、電圧印加手段３６は、既知の直流電圧を発
生する電圧発生点３６ａと、チャージポンプ７とループ
フィルタ８の間と電圧発生点３６ａとを接続する配線電
極３６ｂから構成されている。ここで、電圧発生点３６
ａとは、例えば、ＰＬＬ回路３５に電源電圧を印加した
状態において、ＰＬＬ回路３５内の一部の部品に特定の
異なる直流電圧を供給するための内部電源などを意味し
ている。
【００４４】このように構成されたＰＬＬ回路３５にお
いて、電圧制御発振器２の発振周波数を調整する方法を
以下に示す。まず、ＰＬＬ回路３５に電源電圧を印加す
る。これによって、電圧発生点３６ａには別の安定した
直流電圧が発生し、配線電極３６ｂとループフィルタ８
を介して、電圧制御発振器２のコントロール電圧端子２
ｄに印加される。次に、この状態において、電圧制御発
振器２のトリミングエリア２ｃを切削するなどして発振
周波数を調整する。そして、電圧制御発振器２の発振周
波数の調整後には、電圧発生点３６ａから印加される電
圧はＰＬＬ回路３５の動作の妨げになるため、配線電極
３６を、例えば切断線Ｙで示す位置において切断する。
この３つの手順によって、ＰＬＬ回路３５においては、
電圧制御発振器２の発振周波数の調整を行うことができ
る。
いて、電圧制御発振器２の発振周波数を調整する方法を
以下に示す。まず、ＰＬＬ回路３５に電源電圧を印加す
る。これによって、電圧発生点３６ａには別の安定した
直流電圧が発生し、配線電極３６ｂとループフィルタ８
を介して、電圧制御発振器２のコントロール電圧端子２
ｄに印加される。次に、この状態において、電圧制御発
振器２のトリミングエリア２ｃを切削するなどして発振
周波数を調整する。そして、電圧制御発振器２の発振周
波数の調整後には、電圧発生点３６ａから印加される電
圧はＰＬＬ回路３５の動作の妨げになるため、配線電極
３６を、例えば切断線Ｙで示す位置において切断する。
この３つの手順によって、ＰＬＬ回路３５においては、
電圧制御発振器２の発振周波数の調整を行うことができ
る。
【００４５】また、このようにＰＬＬ回路３５を構成し
た場合、コントロール電圧端子２ｄに印加する直流電圧
を発生させるための外部電源が不要になるため、設備費
用をさらに低減することができる。また、電圧印加手段
が配線電極３６ｂのみであるため、電圧印加電極を設け
るためのスペースや端子電極が不要になり、ＰＬＬ回路
の小型化を図ることができる。
た場合、コントロール電圧端子２ｄに印加する直流電圧
を発生させるための外部電源が不要になるため、設備費
用をさらに低減することができる。また、電圧印加手段
が配線電極３６ｂのみであるため、電圧印加電極を設け
るためのスペースや端子電極が不要になり、ＰＬＬ回路
の小型化を図ることができる。
【００４６】また、ＰＬＬ回路３０および３５におい
て、電極の切削および削除手段として例えばレーザーで
焼き切る方法を用いる場合には、電圧制御発振器２のト
リミングエリア２ｃと配線電極３１ｂまたは３６ｂが別
の材料で形成されていると、レーザーの条件設定を変更
する必要がある。しかし、電圧制御発振器２のトリミン
グエリア２ｃと配線電極３１ｂまたは３６ｂを同じ材料
で形成することによって、発振周波数の調整と配線電極
３１ｂまたは３６ｂの切断を同じ設備で実施することが
でき、設備費用をさらに低減することができる。なお、
この場合の発振周波数の調整や配線電極の切断に用いる
設備はレーザーに限るものではなく、電極を機械的に切
削するタイプの設備であっても同様の作用効果を奏する
ものである。
て、電極の切削および削除手段として例えばレーザーで
焼き切る方法を用いる場合には、電圧制御発振器２のト
リミングエリア２ｃと配線電極３１ｂまたは３６ｂが別
の材料で形成されていると、レーザーの条件設定を変更
する必要がある。しかし、電圧制御発振器２のトリミン
グエリア２ｃと配線電極３１ｂまたは３６ｂを同じ材料
で形成することによって、発振周波数の調整と配線電極
３１ｂまたは３６ｂの切断を同じ設備で実施することが
でき、設備費用をさらに低減することができる。なお、
この場合の発振周波数の調整や配線電極の切断に用いる
設備はレーザーに限るものではなく、電極を機械的に切
削するタイプの設備であっても同様の作用効果を奏する
ものである。
【００４７】図６に、本発明の通信装置の一実施例とし
て、図１に示した本発明のＰＬＬ回路１０を用いた通信
装置の受信回路部のブロック図を示す。図６において、
通信装置４０はアンテナ４１、フィルタ４２、アンプ４
３、ＰＬＬ回路１０、ミキサ４４、フィルタ４５、アン
プ４６、信号処理回路４７で構成されている。ここで、
アンテナ４１はフィルタ４２とアンプ４３を介してミキ
サ４４に接続されている。ＰＬＬ回路１０もミキサ４４
に接続されている。ミキサ４４の出力はフィルタ４５と
アンプ４６を介して信号処理回路４７に接続されてい
る。
て、図１に示した本発明のＰＬＬ回路１０を用いた通信
装置の受信回路部のブロック図を示す。図６において、
通信装置４０はアンテナ４１、フィルタ４２、アンプ４
３、ＰＬＬ回路１０、ミキサ４４、フィルタ４５、アン
プ４６、信号処理回路４７で構成されている。ここで、
アンテナ４１はフィルタ４２とアンプ４３を介してミキ
サ４４に接続されている。ＰＬＬ回路１０もミキサ４４
に接続されている。ミキサ４４の出力はフィルタ４５と
アンプ４６を介して信号処理回路４７に接続されてい
る。
【００４８】このように構成された通信装置４０におい
て、アンテナ４１で受信した高周波のＲＦ信号は、フィ
ルタ４２で不要な信号が除去されて、アンプ４３で増幅
されてミキサ４４に入力される。一方、ＰＬＬ回路１０
で発生したローカル信号もミキサ４４に入力される。ミ
キサ４４においては、入力された２つの信号をミキシン
グしてその差の周波数のＩＦ信号を出力する。ミキサ４
４から出力されたＩＦ信号はフィルタ４５で不要な信号
が除去され、アンプ４６で増幅されて信号処理回路４７
に入力される。信号処理回路４７においては、入力され
た信号に含まれている情報を復調して取り出す。
て、アンテナ４１で受信した高周波のＲＦ信号は、フィ
ルタ４２で不要な信号が除去されて、アンプ４３で増幅
されてミキサ４４に入力される。一方、ＰＬＬ回路１０
で発生したローカル信号もミキサ４４に入力される。ミ
キサ４４においては、入力された２つの信号をミキシン
グしてその差の周波数のＩＦ信号を出力する。ミキサ４
４から出力されたＩＦ信号はフィルタ４５で不要な信号
が除去され、アンプ４６で増幅されて信号処理回路４７
に入力される。信号処理回路４７においては、入力され
た信号に含まれている情報を復調して取り出す。
【００４９】この時、ＰＬＬ回路１０から正確な周波数
の信号が出力されているため、ミキサ４４から出力され
るＩＦ信号の周波数も正確なものになる。そのため、信
号処理回路４７における信号復調時のエラーなども小さ
くなり、エラー補正などのために付加される回路を簡略
化、低価格化することができる。
の信号が出力されているため、ミキサ４４から出力され
るＩＦ信号の周波数も正確なものになる。そのため、信
号処理回路４７における信号復調時のエラーなども小さ
くなり、エラー補正などのために付加される回路を簡略
化、低価格化することができる。
【００５０】このように、本発明のＰＬＬ回路１０を用
いることにより、通信装置４０の低価格化を図ることが
できる。
いることにより、通信装置４０の低価格化を図ることが
できる。
【００５１】なお、通信装置４０においては、図１に示
したＰＬＬ回路１０を用いたが、図２ないし図５に示し
たＰＬＬ回路２０、２５、３０、３５を用いても構わ
ず、同様の作用効果を奏するものである。
したＰＬＬ回路１０を用いたが、図２ないし図５に示し
たＰＬＬ回路２０、２５、３０、３５を用いても構わ
ず、同様の作用効果を奏するものである。
【００５２】
【発明の効果】本発明のＰＬＬ回路およびＰＬＬ回路の
周波数調整方法によれば、チャージポンプの出力端から
ループフィルタの内部を含んで電圧制御発振器のコント
ロール電圧端子までの経路に、コントロール電圧端子に
直流電圧を印加する電圧印加手段を設けてＰＬＬ回路を
構成し、まず、電圧印加手段からコントロール電圧端子
に所定の直流電圧を印加し、次に、コントロール電圧端
子に所定の直流電圧が印加されている状態において、発
振周波数調整機構で電圧制御発振器の発振周波数を調整
ことによって、電圧制御発振器の発振周波数を少ない設
備で速く調整することができる。
周波数調整方法によれば、チャージポンプの出力端から
ループフィルタの内部を含んで電圧制御発振器のコント
ロール電圧端子までの経路に、コントロール電圧端子に
直流電圧を印加する電圧印加手段を設けてＰＬＬ回路を
構成し、まず、電圧印加手段からコントロール電圧端子
に所定の直流電圧を印加し、次に、コントロール電圧端
子に所定の直流電圧が印加されている状態において、発
振周波数調整機構で電圧制御発振器の発振周波数を調整
ことによって、電圧制御発振器の発振周波数を少ない設
備で速く調整することができる。
【００５３】また、ＰＬＬ回路が複数の端子電極を備え
るパッケージを有し、端子電極の１つを電圧印加電極と
することによって、設備費用を低減することができる。
るパッケージを有し、端子電極の１つを電圧印加電極と
することによって、設備費用を低減することができる。
【００５４】また、ＰＬＬ回路が複数の端子電極を備え
るパッケージを有し、端子電極のうちの動作時にのみ必
要となる１つを電圧印加電極とするとともに、配線電極
を切断可能な形状に形成し、発振周波数の調整後に配線
電極を切断することによって、ＰＬＬ回路の小型化を図
ることができる。
るパッケージを有し、端子電極のうちの動作時にのみ必
要となる１つを電圧印加電極とするとともに、配線電極
を切断可能な形状に形成し、発振周波数の調整後に配線
電極を切断することによって、ＰＬＬ回路の小型化を図
ることができる。
【００５５】また、電圧印加手段が直流電圧を発生する
電圧発生点と、チャージポンプの出力端からコントロー
ル電圧端子までの経路のいずれかの点と電圧発生点とを
接続する配線電極からなるとともに、配線電極を切断可
能な形状に形成し、発振周波数の調整後に配線電極を切
断することによって、設備費用をさらに低減するととも
にＰＬＬ回路の小型化を図ることができる。
電圧発生点と、チャージポンプの出力端からコントロー
ル電圧端子までの経路のいずれかの点と電圧発生点とを
接続する配線電極からなるとともに、配線電極を切断可
能な形状に形成し、発振周波数の調整後に配線電極を切
断することによって、設備費用をさらに低減するととも
にＰＬＬ回路の小型化を図ることができる。
【００５６】また、本発明の通信装置によれば、ＰＬＬ
回路以外の回路の簡略化によって低価格化を図ることが
できる。
回路以外の回路の簡略化によって低価格化を図ることが
できる。
【図１】本発明のＰＬＬ回路の一実施例を示すブロック
図である。
図である。
【図２】本発明のＰＬＬ回路の別の実施例を示す平面図
である。
である。
【図３】本発明のＰＬＬ回路のさらに別の実施例を示す
平面図である。
平面図である。
【図４】本発明のＰＬＬ回路のさらに別の実施例を示す
平面図である。
平面図である。
【図５】本発明のＰＬＬ回路のさらに別の実施例を示す
平面図である。
平面図である。
【図６】本発明の通信装置の一実施例を示すブロック図
である。
である。
【図７】従来のＰＬＬ回路を示すブロック図である。
２…電圧制御発振器
２ａ…増幅回路部
２ｂ…共振回路部
２ｃ…トリミングエリア
２ｄ…コントロール電圧端子
３…ＴＣＸＯ
４、５…分周器
６…位相比較器
７…チャージポンプ
８…ループフィルタ
１０、２０、２５、３０、３５…ＰＬＬ回路
１１ａ、１１ｂ、１１ｃ、１１ｄ、１１ｅ、２４、２
６、３１、３６…電圧印加手段 ２１…基板 ２２…端子電極 ２３…ＰＬＬ−ＩＣ ２４ａ、２６ａ、３１ａ…電圧印加電極 ２４ｂ、２６ｂ、３１ｂ、３６ｂ…配線電極 ３６ａ…電圧発生点 ４０…通信装置 ＶＤ…バラクタダイオード Ｘ、Ｙ…切断線
６、３１、３６…電圧印加手段 ２１…基板 ２２…端子電極 ２３…ＰＬＬ−ＩＣ ２４ａ、２６ａ、３１ａ…電圧印加電極 ２４ｂ、２６ｂ、３１ｂ、３６ｂ…配線電極 ３６ａ…電圧発生点 ４０…通信装置 ＶＤ…バラクタダイオード Ｘ、Ｙ…切断線
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03L 1/00 - 7/23
H03B 1/00 - 29/00
Claims (13)
- 【請求項１】 発振周波数調整機構およびコントロール
電圧端子を備えた電圧制御発振器と、チャージポンプ
と、ループフィルタとを有し、前記チャージポンプの出
力を前記ループフィルタを介して前記コントロール電圧
端子に接続するとともに、ＰＬＬ閉ループを維持したま
まで前記電圧制御発振器のみを動作させ得るようにして
構成されたＰＬＬ回路であって、 前記チャージポンプの出力端から前記ループフィルタの
内部を含んで前記コントロール電圧端子までの経路に、
前記コントロール電圧端子に直流電圧を印加する電圧印
加手段を設けたことを特徴とするＰＬＬ回路。 - 【請求項２】 前記電圧印加手段が、電圧印加電極と、
前記チャージポンプの出力端から前記ループフィルタの
内部を含んで前記コントロール電圧端子までの経路のい
ずれかの点と前記電圧印加電極とを接続する配線電極と
からなることを特徴とする、請求項１に記載のＰＬＬ回
路。 - 【請求項３】 複数の端子電極を備えるパッケージを有
し、前記端子電極の１つを前記電圧印加電極としたこと
を特徴とする、請求項２に記載のＰＬＬ回路。 - 【請求項４】 複数の端子電極を備えるパッケージを有
し、前記端子電極のうちの動作時にのみ必要となる１つ
を前記電圧印加電極とするとともに、前記配線電極を切
断可能な形状に形成してなることを特徴とする、請求項
２に記載のＰＬＬ回路。 - 【請求項５】 前記電圧印加手段が、直流電圧を発生す
る電圧発生点と、前記チャージポンプの出力端から前記
ループフィルタの内部を含んで前記コントロール電圧端
子までの経路のいずれかの点と前記電圧発生点とを接続
する配線電極からなるとともに、該配線電極を切断可能
な形状に形成してなることを特徴とする、請求項１に記
載のＰＬＬ回路。 - 【請求項６】 前記電圧制御発振器の前記発振周波数調
整機構が切削可能な電極からなるとともに、前記配線電
極が前記発振周波数調整機構の電極と同じ材質で形成さ
れていることを特徴とする、請求項４または５に記載の
ＰＬＬ回路。 - 【請求項７】 請求項１ないし６のいずれか一項に記載
のＰＬＬ回路を用いたことを特徴とする通信装置。 - 【請求項８】 発振周波数調整機構およびコントロール
電圧端子を備えた電圧制御発振器と、チャージポンプ
と、ループフィルタとを有し、前記チャージポンプの出
力を前記ループフィルタを介して前記コントロール電圧
端子に接続するとともに、前記チャージポンプの出力端
から前記ループフィルタの内部を含んで前記コントロー
ル電圧端子までの経路に、前記コントロール電圧端子に
直流電圧を印加する電圧印加手段を設けてなるＰＬＬ回
路において、ＰＬＬ閉ループを維持したまま 前記電圧制御発振器のみ
を動作させた状態で前記電圧印加手段から前記コントロ
ール電圧端子に所定の直流電圧を印加する手順と、 前記コントロール電圧端子に所定の直流電圧が印加され
ている状態において、前記発振周波数調整機構で前記電
圧制御発振器の発振周波数を調整する手順と、を有する
ことを特徴とするＰＬＬ回路の周波数調整方法。 - 【請求項９】 前記電圧印加手段が、電圧印加電極と、
前記チャージポンプの出力端から前記ループフィルタの
内部を含んで前記コントロール電圧端子までの経路のい
ずれかの点と前記電圧印加電極とを接続する配線電極か
らなることを特徴とする、請求項８に記載のＰＬＬ回路
の周波数調整方法。 - 【請求項１０】 前記ＰＬＬ回路が複数の端子電極を備
えるパッケージを有し、前記端子電極の１つを前記電圧
印加電極としたことを特徴とする、請求項９に記載のＰ
ＬＬ回路の周波数調整方法。 - 【請求項１１】 前記ＰＬＬ回路が複数の端子電極を備
えるパッケージを有し、前記端子電極のうちの動作時に
のみ必要となる１つを前記電圧印加電極とするととも
に、前記配線電極を切断可能な形状に形成してなり、 前記電圧制御発振器の発振周波数の調整後に、前記配線
電極を切断する手順を有することを特徴とする、請求項
９に記載のＰＬＬ回路の周波数調整方法。 - 【請求項１２】 前記電圧印加手段が、直流電圧を発生
する電圧発生点と、前記チャージポンプの出力端から前
記ループフィルタの内部を含んで前記コントロール電圧
端子までの経路のいずれかの点と前記電圧発生点とを接
続する配線電極からなり、 前記電圧制御発振器の発振周波数の調整後に、前記配線
電極を切断する手順を有することを特徴とする、請求項
８に記載のＰＬＬ回路の周波数調整方法。 - 【請求項１３】 前記電圧制御発振器の前記発振周波数
調整機構が切削可能な電極からなるとともに、前記配線
電極が前記発振周波数調整機構の電極と同じ材質で形成
されていることを特徴とする、請求項１１または１２に
記載のＰＬＬ回路の周波数調整方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36253798A JP3498608B2 (ja) | 1998-12-21 | 1998-12-21 | Ｐｌｌ回路およびそれを用いた通信装置およびｐｌｌ回路の周波数調整方法 |
| KR1019990059189A KR100333478B1 (ko) | 1998-12-21 | 1999-12-20 | Ｐｌｌ 회로, 그를 이용한 통신 장치 및 ｐｌｌ 회로의주파수 조정 방법 |
| US09/467,907 US6317004B1 (en) | 1998-12-21 | 1999-12-21 | PLL circuit which quickly adjusts VCO bias voltages |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36253798A JP3498608B2 (ja) | 1998-12-21 | 1998-12-21 | Ｐｌｌ回路およびそれを用いた通信装置およびｐｌｌ回路の周波数調整方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000183733A JP2000183733A (ja) | 2000-06-30 |
| JP3498608B2 true JP3498608B2 (ja) | 2004-02-16 |
Family
ID=18477111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36253798A Expired - Lifetime JP3498608B2 (ja) | 1998-12-21 | 1998-12-21 | Ｐｌｌ回路およびそれを用いた通信装置およびｐｌｌ回路の周波数調整方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6317004B1 (ja) |
| JP (1) | JP3498608B2 (ja) |
| KR (1) | KR100333478B1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3415574B2 (ja) * | 2000-08-10 | 2003-06-09 | Ｎｅｃエレクトロニクス株式会社 | Ｐｌｌ回路 |
| KR100385587B1 (ko) * | 2000-08-25 | 2003-05-27 | 삼성전기주식회사 | 위상고정루프를 이용한 온도보상 발진회로 |
| JP2004356670A (ja) | 2003-05-26 | 2004-12-16 | Fujitsu Media Device Kk | Ｐｌｌ回路、通信装置及びｐｌｌ回路の周波数調整方法 |
| KR20040108510A (ko) * | 2003-06-17 | 2004-12-24 | 주식회사 이시티 | 기울임/방위각 센서를 이용한 무인운행체의무선원격조종시스템 |
| US6900675B2 (en) * | 2003-09-02 | 2005-05-31 | Standard Microsystems Corporation | All digital PLL trimming circuit |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4484153A (en) * | 1981-04-06 | 1984-11-20 | Motorola, Inc. | Voltage converter for a frequency synthesizer |
| US4562411A (en) * | 1983-12-29 | 1985-12-31 | Rca Corporation | Prepositioning circuit for phase lock loop |
| WO1993005578A1 (en) * | 1991-08-30 | 1993-03-18 | Fujitsu Limited | Frequency synthesizer |
| US5736904A (en) * | 1996-12-02 | 1998-04-07 | Motorola, Inc. | Automatic trimming of a controlled oscillator in a phase locked loop |
-
1998
- 1998-12-21 JP JP36253798A patent/JP3498608B2/ja not_active Expired - Lifetime
-
1999
- 1999-12-20 KR KR1019990059189A patent/KR100333478B1/ko active IP Right Grant
- 1999-12-21 US US09/467,907 patent/US6317004B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000183733A (ja) | 2000-06-30 |
| KR100333478B1 (ko) | 2002-04-25 |
| KR20000048252A (ko) | 2000-07-25 |
| US6317004B1 (en) | 2001-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5130675A (en) | Voltage-controlled oscillator | |
| JPH08293758A (ja) | モノリシックｈｂｔ式能動同調可能帯域フィルタ | |
| US6437652B1 (en) | Apparatus and method for reducing phase noise in oscillator circuits | |
| JP2003078348A (ja) | 電圧制御発振器及びそれを用いた通信装置 | |
| US7139548B2 (en) | Semiconductor integrated circuit device and wireless communication system | |
| JP3498608B2 (ja) | Ｐｌｌ回路およびそれを用いた通信装置およびｐｌｌ回路の周波数調整方法 | |
| US6788158B2 (en) | Piezoelectric oscillator, method of producing the same, and electronic device using the piezoelectric oscillator | |
| JP2004297166A (ja) | 温度補償型圧電発振器およびそれを用いた電子装置 | |
| US7095286B2 (en) | PLL circuit, communication apparatus equipped with PLL circuit, and frequency adjustment method | |
| US7292108B2 (en) | Voltage controlled oscillator for frequency synthesizer | |
| JP3426045B2 (ja) | シンセサイザ発振器の温度補償方法 | |
| JPH0851336A (ja) | 自動校正可能低域通過フィルタ装置 | |
| JPS63128816A (ja) | Ｐｌｌ回路 | |
| US20040027205A1 (en) | Local oscillator apparatus for low-noise generation of arbitrary frequencies | |
| US6750708B2 (en) | Miniaturized buffer amplifier and electronic circuit unit using same | |
| JPH11330953A (ja) | Ｐｌｌモジュールおよびそれを用いた通信機 | |
| JP3024190B2 (ja) | 位相同期発振装置 | |
| JPH0246130Y2 (ja) | ||
| JP2001320237A (ja) | 圧電発振回路 | |
| JP2001237643A (ja) | 電圧制御発振器および通信装置 | |
| JPS62172811A (ja) | リアクタンス調整器 | |
| JP2002171134A (ja) | Ｉｃ回路及びこれを用いた圧電発振器 | |
| WO2004042914A1 (ja) | 水晶発振器および半導体装置 | |
| JPS62166619A (ja) | Ｐｌｌ回路 | |
| JP2000295033A (ja) | 電圧制御発振器とこれを用いたｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071205 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131205 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |