JPH0246130Y2 - - Google Patents

Description

【考案の詳細な説明】 （産業上の利用分野） 本考案は、テレビジヨン受像機や磁気録画再生
装置等で用いられる、周波数シンセサイザー方式
で構成されるチユーナ部のプリスケラーの入力回
路に関するものである。

（従来の技術） 従来より、テレビジヨン受像機や磁気録画再生
装置等で使用されているチユーナ部は、周波数シ
ンセサイザー方式で構成されたものが多い。この
周波数シンセサイザー方式は、公知のごとく、チ
ユーナ部の局部発振器から発振させる局部発振周
波数をPLL回路により正確に制御するように構
成されたものである。そして、局部発振周波数は
PLL回路で処理できる周波数より高い周波数で
あるために、局部発振器周波数をプリスケーラと
称される分周器により適宜な周波数にまで分周
し、この分周出力をPLL回路の入力とするよう
に構成されている。

ここで、第２図に、従来のプリスケーラの入力
回路を示す。第２図において、アンテナ入力端子
１に与えられた信号は、同調増幅器２で所定の帯
域の信号が選択されるとともに増幅され、ミクサ
ー３に与えられる。また、このミクサー３には、
局部発振器４から選択すべき信号に応じた局部発
振周波数が与えられている。そして、ミクサー３
で信号と局部発振周波数が混合されて、中間周波
信号出力端子５に中間周波信号が出力される。一
方、局部発振器４で発振された局部発振周波数の
一部は、増幅器６を構成するトランジスタ７のベ
ース端子に与えられている。そして、増幅器６で
増幅された局部発振周波数が、トランジスタ７の
コレクタ端子から、直流阻止用のコンデンサ８を
介して、プリスケーラ９の入力端子１０に与えら
れている。そこで、プリスケーラ９により局部発
振周波数の適宜に分周されれた分周出力が、図示
しないPLL回路に与えられて、周波数シンセサ
イザー方式により局部発振器４が制御され、正確
な局部発振周波数が発振されるように構成されて
いる。なお、増幅器６において、１１は電圧端子
であり、この電圧端子１１に直流電圧を印加し、
抵抗１２と１３でトランジスタ７のベース端子に
適宜なバイアス電圧が与えられている。また、ト
ランジスタ７のコレクタ端子と電圧端子１１の間
には、負荷抵抗１４とコイル１５が直列接続され
て介装されている。さらに、トランジスタ７のエ
ミツタ端子とアースの間には、エミツタ抵抗１６
とエミツタ端子を高周波的に接地するための接地
コンデンサ１７が並列接続されて介装されてい
る。

（考案が解決しようとする問題点） ところで、局部発振器４の局部発振周波数は、
100〜900MHzの範囲で制御されている。そして、
局部発振器４の出力レベルは、900MHz付近の高
い周波数域では、100MHz付近の低い周波数域に
比較して大きく低下する。また、増幅器６のトラ
ンジスタ７の増幅度も、高い周波数域ほど低い周
波数域に比較して低下する。さらに、増幅器６の
出力インピーダンスは、数百Ωであるのに対し
て、プリスケーラ９の入力インピーダンスは、入
力周波数により変化し、数百ＫHz〜数ＭHzの周波
数域では数百Ωであるが、900MHz付近の高い周
波数域では数拾Ωにまで低下する。このために、
高い周波数域において、増幅器６からプリスケー
ラ９に対してインピーダンスミスマツチングを生
ずる。したがつて、高い周波数域では、局部発振
器４と増幅器６の出力レベルの低下およびインピ
ーダンスミスマツチングのために、プリスケーラ
９に所定レベルの入力が与えられなくなり、プリ
スケーラ９の動作が高い周波数域で不安定になり
易いという問題点がある。ここで、増幅器６から
プリスケーラ９に対してインピーダンスマツチン
グを得るために、別途にマツチング回路を設ける
こともできるが、装置の小型化に適したものでな
い。

また、プリスケーラ９の分周出力は、数百ＫHz
〜数ＭHzであり、このプリスケーラ９の分周出力
およびその高周波が、直流阻止用のコンデンサ８
を逆流して増幅器６に漏れ、さらに、ミクサー３
に逆流し易い。そこで、ミクサー３は増幅器とし
ても動作するために、このプリスケーラ９の分周
出力等が増幅されて中間周波信号出力端子５に出
力されることとなる。そして、このプリスケーラ
９の分周出力が、中間周波信号に近い周波数であ
るならば、プリスケーラ９の分周出力により、テ
レビジヨン受像機の正常な受信が妨害されるとい
う問題点がある。ここで、プリスケーラ８の分周
出力が増幅器６に逆流するのを阻止すべく、プリ
スケーラ８と増幅器６の間にバイパスフイルタを
介装することもできるが、このバイパスフイルタ
を構成するためにコイル等の大きな部品を使用す
ることとなり、装置の小型化に適したものではな
い。

本考案の目的は、上記した従来のプリスケーラ
の入力回路の問題点を解消すべくなされたもの
で、プリスケーラの動作が安定し、また、プリス
ケーラの分周出力がミクサーに漏れないようにし
たプリスケーラの入力回路を提供することにあ
る。

（問題点を解決するための手段） かかる目的を達成するために、本考案のプリス
ケーラの入力回路は、局部発振器の発振出力を増
幅器で増幅してプリスケーラに与えるプリスケー
ラの入力回路において、前記増幅器の出力端子を
直列接続された２個のコンデンサを介して接地
し、この２個のコンデンサの接続点を前記プリス
ケーラの入力端子に接続して構成されている。

（作用） 増幅器の出力端子を、２個のコンデンサを直列
に接続して接地し、この２個のコンデンサの接続
点をプリスケーラの入力端子に接続したので、増
幅器の出力インピーダンスを、高い周波数域で低
下させて、プリスケーラの入力インピーダンスと
インピーダンスマツチングをとることができる。
このために、高い周波数域で増幅器の出力を効率
よくプリスケーラに入力させることができ、プリ
スケーラの動作を安定にできる。また、プリスケ
ーラから見た増幅器の入力インピーダンスを増加
させて、プリスケーラの出力インピーダンスとイ
ンピーダンスミスマツチングが得られ、プリスケ
ーラの分周出力およびその高調波が増幅器に入力
されにくくなり、テレビジヨン受像機の受信を妨
害するようなことがない。

（実施例の説明） 以下、本考案の実施例を第１図を参照して説明
する。第１図は、本考案のプリスケーラの入力回
路の一実施例の回路図ある。第１図において、第
２図に示す回路と同一な回路素子には、同一の符
号を付して、重複する説明を省略する。

第１図において、第２図と相違するところは、
増幅器６の出力端子であるトランジスタ７のコレ
クタ端子を、直列接続させた直流阻止用のコンデ
ンサ８と、コンデンサ１８とを介装させて接地
し、さらにこの直流阻止用のコンデンサ８とコン
デンサ１８の接続点をプリスケーラ９の入力端子
１０に接続したことにある。

かかる構成において、コンデンサ１８の接続に
より、増幅器６の出力インピーダンスは、直流阻
止用のコンデンサ８とコンデンサ１８でタツプダ
ウンされて低下し、特に、高い周波数域で低下す
る。この結果、高い周波数域で増幅器６の出力イ
ンピーダンスをプリスケーラ９の入力インピーダ
ンスに近づけることができ、インピーダンスマツ
チングを得ることができる。したがつて、高い周
波数域で増幅器６の出力を効率よくプリスケーラ
９に入力させることができて、高い周波数域でも
プリスケーラ９を安定に動作させることができ
る。

また、プリスケーラ９から見た増幅器６の入力
インピーダンスは、直流阻止用のコンデンサ８と
コンデンサ１８のタツプアツプにより増大し、増
幅器６の入力インピーダンスに対して、プリスケ
ーラ９の出力インピーダンスはインピーダンスミ
スマツチングが得られる。このために、プリスケ
ーラ９の分周出力およびその高調波は、増幅器６
に入力されにくく、プリスケーラ９の分周出力お
よびその高調波がミクサー３に漏れて、テレビジ
ヨン受像機の受信を妨害するようなことがない。

したがつて、コンデンサ１８を付加するという
簡単な構成で、プリスケーラ９の動作を安定にで
きるとともに、プリスケーラ９の分周出力および
その高調波によるテレビジヨン受像機の受信の妨
害を排除することができる。

（考案の効果） 以上説明したように、本考案に係わるプリスケ
ーラの入力回路は、増幅器の出力端子を２個のコ
ンデンサを直列に接続して接地し、この２個のコ
ンデンサの接続点をプリスケーラの入力端子に接
続したので、直流阻止用のコンデンサに１個のコ
ンデンサを付加するという簡単な構成により、格
別に大型化することもなしに、プリスケーラの動
作を安定にできるとともに、プリスケーラの分周
出力およびその高調波によるテレビジヨン受像機
の受信の妨害を排除することができる等の優れた
効果を奏する。

【図面の簡単な説明】

第１図は、本考案のプリスケーラの入力回路の
一実施例の回路図であり、第２図は、従来のプリ
スケーラの入力回路の回路図である。 ４：局部発振器、６：増幅器、７：トランジス
タ、８？直流阻止用のコンデンサ、９：プリスケ
ーラ、１０：プリスケーラの入力端子、１８：コ
ンデンサ。

Claims (1)

【実用新案登録請求の範囲】
1. 局部発振器の発振出力を増幅器で増幅してプリ
   スケーラに与えるプリスケーラの入力回路におい
   て、前記増幅器の出力端子を直列接続された２個
   のコンデンサを介して接地し、この２個のコンデ
   ンサの接続点を前記プリスケーラの入力端子に接
   続して構成したことを特徴とするプリスケーラの
   入力回路。