CN111181550B - 锁相环及频率调试方法 - Google Patents

锁相环及频率调试方法 Download PDF

Info

Publication number
CN111181550B
CN111181550B CN202010076433.0A CN202010076433A CN111181550B CN 111181550 B CN111181550 B CN 111181550B CN 202010076433 A CN202010076433 A CN 202010076433A CN 111181550 B CN111181550 B CN 111181550B
Authority
CN
China
Prior art keywords
varactor
electrically connected
phase
locked loop
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010076433.0A
Other languages
English (en)
Other versions
CN111181550A (zh
Inventor
李升根
许绍锋
刘汉章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fibocom Wireless Inc
Original Assignee
Fibocom Wireless Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fibocom Wireless Inc filed Critical Fibocom Wireless Inc
Priority to CN202010076433.0A priority Critical patent/CN111181550B/zh
Publication of CN111181550A publication Critical patent/CN111181550A/zh
Application granted granted Critical
Publication of CN111181550B publication Critical patent/CN111181550B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/0805Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本申请涉及一种锁相环及频率调试方法,所述锁相环设置有鉴相器、低通滤波器,主振电感、第一变容二极管、第二变容二极管、三极管、同相放大器和控制器。本申请实施例通过设置有所述控制器和所述同相放大器,当所述第一变容二极管上的控制电压超出中心范围时,所述控制器输出所述第二控制信号通过所述第二控制信号调整所述第二变容二极管上的加载电压,从而改变所述第一变容二极管上的控制电压,使得所述第一变容二极管上的控制电压回到可调中心范围,从而防止了所述锁相环失锁的发生。解决了传统锁相环的工作稳定性较差的技术问题,提高了所述锁相环的工作稳定性。

Description

锁相环及频率调试方法
技术领域
本申请涉及电子电路技术领域,特别是涉及一种锁相环及频率调试方法。
背景技术
锁相环是一种反馈控制电路,简称锁相环(PLL,Phase-Locked Loop),作用是使得电路上的时钟和某一外部时钟的相位同步。锁相环的特点是可以利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪,所以锁相环通常用于闭环跟踪电路。锁相环工作温度范围一般是-25℃到+60℃之间,当温度范围进一步扩大,如-30℃或+70℃,锁相环能调整的电压已超出极限,从而容易出现锁相环失锁,无法输出稳定的频率的情况。因此,传统锁相环的工作稳定性较差。
发明内容
基于此,有必要针对传统锁相环的工作稳定性较差的问题,提供一种锁相环及频率调试方法。
一种锁相环,包括:
鉴相器;
低通滤波器,所述低通滤波器的输入端与所述鉴相器的输出端电连接;
第一变容二极管,所述第一变容二极管的负极与所述低通滤波器的输出端电连接,所述第一变容二极管的正极接地;
第二变容二极管,所述第二变容二极管的负极与所述第一变容二极管的负极电连接,所述第二变容二极管的正极接地;
主振电感,所述主振电感的第一端与所述第二变容二极管的负极电连接,所述主振电感的第二端接地;
三极管,所述三极管的基极与所述主振电感的第一端电连接,所述三极管的集电极与所述鉴相器的反馈端电连接,所述三极管的发射极接地;
同相放大器,所述同相放大器的输出端与所述第二变容二极管的负极电连接;
控制器,所述控制器的第一输出端与所述鉴相器的控制端电连接,用于输出第一控制信号,以控制所述鉴相器工作;
所述控制器的第二输出端与所述同相放大器的输入端电连接,用于输出第二控制信号,以控制所述第二变容二极管工作。
在其中一个实施例中,还包括:
模数转换器,所述模数转换器的输入端与所述第一变容二极管的负极电连接,所述模数转换器的输出端与所述控制器的输入端电连接。
在其中一个实施例中,还包括:
隔离缓冲器,所述隔离缓冲器的输入端与所述第一变容二极管负极电连接,所述隔离缓冲器的输出端与所述模数转换器的输入端电连接。
在其中一个实施例中,还包括:
升压器,所述升压器的输入端用于连接外电源,所述升压器的输出端与所述同相放大器的电源端电连接。
在其中一个实施例中,所述升压器为开关式DCDC升压器。
在其中一个实施例中,还包括:
数模转换器,所述数模转换器的输入端与所述控制器的第二输出端电连接,所述数模转换器的输出端与所述同相放大器的输入端电连接。
在其中一个实施例中,还包括:
晶体振荡器,与所述鉴相器的输入端电连接。
在其中一个实施例中,还包括:
电荷泵,所述电荷泵的输入端与所述鉴相器的输出端电连接,所述电荷泵的输出端与所述低通滤波器的输入端电连接。
在其中一个实施例中,还包括:
电容器,一端与所述第一变容二极管的负极电连接,另一端与所述第二变容二极管的负极电连接。
一种调试如上所述的锁相环频率的方法,所述方法包括如下步骤:
禁用所述鉴相器;
获取预设电压,并将所述预设电压加载于所述第一变容二极管;其中,所述预设电压为所述第一变容二极管的预设工作电压范围的中心值;
调整所述主振电感的电感值,以使加载于所述第二变容二极管上的电压为所述预设工作电压范围的中心值,且所述三极管的输出频率为预设工作频段的中心值;
获取所述三极管的多个预设输出频率;
调整加载于所述第二变容二极管上的电压,以使所述三极管输出频率为所述多个预设输出频率;
分别检测在不同所述预设输出频率下加载于所述第二变容二极管上的电压,以得到多个实际工作电压;
建立每个所述预设输出频率和所述实际工作电压的对应关系,以得到参考对应关系;
获取所述三极管的实际工作频率;
根据所述参考对应关系,获取所述实际工作频率对应的所述实际工作电压,并将所述实际工作电压加载于所述第二变容二极管。
本申请实施例所述锁相环设置有鉴相器、低通滤波器、主振电感、第一变容二极管、第二变容二极管、同相放大器和控制器。本申请实施例通过设置有所述控制器和所述同相放大器,当所述第一变容二极管上的控制电压超出工作电压的中心范围时,所述控制器输出所述第二控制信号,所述同相放大器放大所述第二控制信号,并将放大后的所述第二控制器信号加载于所述第二变容二极管。所述第二变容二极管上的加载电压是通过所述同相放大器放大的电压信号,因此,所述第二变容二极管上的加载电压的可调谐工作电压范围更宽。通过所述控制信号调整所述第二变容二极管上的加载电压,所述鉴相器自动调整加载于改变所述第一变容二极管上的控制电压,使得所述第一变容二极管上的控制电压回到可调中心范围,从而防止了所述锁相环失锁的发生。本申请实施例通过设置有所述控制器、所述同相放大器、所述主振电感、所述第一变容二极管、所述第二变容二极管和所述三极管,解决了传统锁相环的工作稳定性较差的技术问题,提高了所述锁相环的工作稳定性。
附图说明
图1为本申请一个实施例提供的锁相环电路示意图;
图2为本申请一个实施例提供的锁相环压控振荡器电路示意图;
图3为本申请一个实施例提供的锁相环电路示意图;
图4为本申请一个实施例提供的频率调试方法的流程图;
图5为本申请一个实施例提供的频率调试方法中参考对应关系图。
附图标记说明:
锁相环:10;鉴相器:100;低通滤波器:200;压控振荡器:300;主振电感:310;第一变容二极管:320;第二变容二极管:330;三极管:340;同相放大器:400;控制器:500;升压器:600;数模转换器:700;模数转换器:800;隔离缓冲器:910;晶体振荡器:920;电荷泵:930;电容器:940。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白,以下通过实施例,并结合附图,对本申请的锁相环及频率调试方法进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本申请,并不用于限定本申请。
本文中为部件所编序号本身,例如“第一”、“第二”等,仅用于区分所描述的对象,不具有任何顺序或技术含义。而本申请所说“连接”、“联接”,如无特别说明,均包括直接和间接连接(联接)。在本申请的描述中,需要理解的是,术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
在本申请中,除非另有明确的规定和限定,第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触,或第一和第二特征通过中间媒介间接接触。而且,第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方,或仅仅表示第一特征水平高度小于第二特征。
请参见图1,本申请一个实施例提供了一种锁相环10,包括:鉴相器100、低通滤波器200、压控振荡器300、同相放大器400和控制器500。
所述鉴相器100是指能够鉴别出两路输入信号相位差的器件,用于鉴别输入信号的相位差。所述鉴相器100对所述输入信号进行处理输出电压,使得所述输出电压和输入信号之间的相位差产生一定的确定关系,即所述输出电压中包含了所述输入信号的相差信息。在本实施例中,所述鉴相器100可以采用模拟鉴相器,例如二极管平衡鉴相器,将两个输入的正弦信号的和与差分别加载于检波二极管,检波后的电位差即为所述鉴相器100的所述输出电压。所述鉴相器100也可以采用数字鉴相器,例如鉴频鉴相器,输入信号是两个脉冲序列,其前沿(或后沿)分别代表各自的相位。比较这两个脉冲序列的频率和相位即可得到与相位差有关的输出。本实施例对于所述鉴相器100不作任何限定,只需要满足可以实现对于输入信号相差的鉴别和输出确定电压的功能即可。
所述低通滤波器200的输入端与所述鉴相器100的输出端电连接。所述低通滤波器200是指可以通过低于截止频率的信号,但同时阻截高于截止频率的信号的电子滤波装置。在本实施例中,所述低通滤波器200可以采用巴特沃斯滤波器,在通频带内外都有平稳的幅频特性,且内部的幅频特性较为稳定。所述低通滤波器200也可以采用切比雪夫滤波器,过渡带窄,不容易发生失真现象。本实施例对于所述低通滤波器200不作任何限定,只需要可以实现对于所述低通滤波器200的输入信号的过滤功能即可。
请一并参见图2,压控振荡器300包括:主振电感310、第一变容二极管320、第二变容二极管330和三极管340。
所述主振电感310的第一端与所述第二变容二极管330的负极电连接,所述主振电感310的第二端接地,所述主振电感310用于调谐所述三极管340的输出振荡频率,也就是本实施例中所述锁相环10的输出频率。本实施例对于所述主振电感310的类型、电感值等均不作任何限定,可根据实际需要具体选择。
所述第一变容二极管320的负极与所述低通滤波器200的输出端电连接,所述第一变容二极管320的正极接地。所述第二变容二极管330的负极与所述第一变容二极管320的负极电连接,所述第二变容二极管330的正极接地。所述第一变容二极管320和所述第二变容二极管330用于根据所提供的电压变化而改变结电容,从而改变其等效电容值。
所述三极管340的基极与所述主振电感310的第一端电连接,所述三极管340的集电极与所述鉴相器100的反馈端电连接,所述三极管340的发射极接地。所述三极管340用于输出所述振荡频率。本实施例对于所述三极管340不作任何限定,只需要满足可以实现输出所述振荡频率的功能即可。
所述同相放大器400的输出端与所述第二变容二极管330的负极电连接。所述同相放大器400为一种基本运放电路,采用负反馈稳定总电压增益,例如增加输入阻抗,或者减小输出阻抗等。在本实施例中,所述同相放大器400用于放大所述控制器500的输出信号,以控制所述第二变容二极管330的工作。
所述控制器500的第一输出端与所述鉴相器100的控制端电连接,用于输出第一控制信号,以控制所述鉴相器100工作。所述控制器500的第二输出端与所述同相放大器400的输入端电连接,用于输出第二控制信号,以控制所述第二变容二极管330工作。所述同相放大器400放大所述第二控制信号后加载于所述第二变容二极管330,以调节所述第二变容二极管330上的电容值,从而通过所述第二变容二极管330调节所述主振电感,以调节所述三极管340的所述输出振荡频率。所述控制器500可以采用控制芯片、服务器、处理器等均可,本实施例对于所述控制器500不作任何限定,只需要可以满足实现输出所述第一控制信号,以控制所述鉴相器100工作和输出第二控制信号,以调节所述第二变容二极管330的电容值的功能即可。
本实施例提供的所述锁相环10的工作原理如下:
本实施例提供的所述锁相环10包括所述鉴相器100、所述低通滤波器200、所述同相放大器400、所述主振电感310、所述第一变容二极管320、所述第二变容二极管330、所述三极管340和所述控制器500。启动电路,所述三极管340输出振荡波,所述振荡波中一部分波反馈至所述鉴相器100,在所述鉴相器100中和参考基准频率进行相位比较。所述鉴相器100根据所述振荡波和所述参考基准频率的正负值及数值大小,确定输出信号。所述输出信号经所述低通滤波器200平滑后输送至所述第一变容二极管320,给所述第一变容二极管320施加一控制电压,通过控制电压调整所述第一变容二极管320的电容值,最终使得所述三极管340产生符合预设条件的振荡频率。所述三极管340的振荡频率反馈至所述鉴相器100。当加载于所述第一变容二极管320上的控制电压超过所述第一变容二极管320电容值的可调谐工作电压范围时,所述控制器500输出所述第二控制信号。所述同相放大器400放大所述第二控制信号,并将放大后的所述第二控制器500信号加载于所述第二变容二极管330。通过调整所述第二变容二极管330上的加载电压,所述鉴相器100自动调整加载于所述第一变容二极管320上的控制电压,使得所述第一变容二极管320上的控制电压回到可调谐工作电压范围的中心,便可使得所述三极管340输出符合预先设定的振荡频率,防止所述锁相环10发生失锁情况。
本实施例所述锁相环10设置有所述鉴相器100、所述低通滤波器200,所述主振电感310、所述第一变容二极管320、所述第二变容二极管330、所述同相放大器400和所述控制器500。本实施例通过设置有所述控制器500和所述同相放大器400,当所述第一变容二极管320上的控制电压超出工作电压的中心范围时,所述控制器500输出所述第二控制信号,所述同相放大器400放大所述第二控制信号,并将放大后的所述第二控制器500信号加载于所述第二变容二极管330。所述第二变容二极管330上的加载电压是通过所述同相放大器400放大的电压信号,因此,所述第二变容二极管330上的加载电压的可调谐工作电压范围更宽。通过所述控制信号调整所述第二变容二极管330上的加载电压,所述鉴相器100自动调整加载于所述第一变容二极管320上的控制电压,使得所述第一变容二极管320上的控制电压回到可调中心范围,从而防止了所述锁相环10失锁的发生,提高了所述锁相环10的工作稳定性。本实施例通过设置有所述控制器500、所述同相放大器400、所述主振电感310、所述第一变容二极管320、所述第二变容二极管330和所述三极管340,解决了传统锁相环10的工作稳定性较差的技术问题,提高了所述锁相环10的工作稳定性。
请参见图3,在一个实施例中,所述锁相环10还包括:升压器600、数模转换器700、模数转换器800、隔离缓冲器910、晶体振荡器920、电荷泵930和电容器940。
所述升压器600的输入端用于连接外电源,所述升压器600的输出端与所述同相放大器400的电源端电连接。所述升压器600一般采用开关式DCDC升压器,将较低电压转化为较高电压,例如可以将3.3V的外电源电压转化为10V较高的电压,以供所述同相放大器400工作使用。本实施例所述升压器600还可以采用油浸式高压试验变压器,也可以采用充气式高压试验变压器或者干式试验变压器等其他类型的升压器均可。本实施例对于所述升压器600不作任何限定,只需要满足可以实现升压,以给所述同相放大器400提供工作电压的功能即可。
所述数模转换器700的输入端与所述控制器500的第二输出端电连接,所述数模转换器700的输出端与所述同相放大器400的输入端电连接。所述数模转换器700用于将所述控制器500的二进制数字量转换为直流电压或者直流电流,从而实现对于所述同相放大器400的自动化控制。所述数模转换器700可以采用单独的数模转换器或者数模转换电路等实现,也可以在所述控制器500上加载数模转换通道来实现,例如所述控制器500内部具有数模转换的相应模块和功能,外部设有数模转换端口或引脚。本实施例对于所述数模转换器700的类型、设置方式等均不作任何限定,只需要满足可以实现将所述控制器500输出的数字信号转换为模拟信号的功能即可。
所述模数转换器800的输入端与所述第一变容二极管320的负极电连接,所述模数转换器800的输出端与所述控制器500的输入端电连接。所述模数转换器800是指把经过与标准量或者参考量比较处理后的模拟信号转换为以二进制数值表示的离散信号,即数字信号。本实施例所述模数转换器800可以采用单独的模数转换器或者模数转换电路等实现,也可以在所述控制器500上加载模数转换通道来实现,例如所述控制器500具有模数转换的相应模块和功能,外部设有模数转换端口或者引脚。本实施例对于所述模数转换器800的类型、设置方式等均不作任何限定,只需要满足可以将所述第一变容二极管320的电压值转换为所述控制器500可以识别和处理的数字信号的功能即可。
所述隔离缓冲器910的输入端与所述第一变容二极管320负极电连接,所述隔离缓冲器910的输出端与所述模数转换器800的输入端电连接。所述模数转换器800用于检测加载于所述第一变容二极管320的控制电压,但所述模数转换器800在输入控制电压时,可能会产生些许阻抗,所述隔离缓冲器910可以有效防止因产生的阻抗而拉低所检测的控制电压情况的发生。所述隔离缓冲器910可以采用普通运算放大器实现,也可以采用其他独立的隔离缓冲器件来实现,本实施例对于所述隔离缓冲器910不作具体限定,只需要可以满足实现对于所述模数转换器800阻抗的缓冲消除功能即可。
所述晶体振荡器920与所述鉴相器100的输入端电连接,所述晶体振荡器920用于产生参考振荡频率,与所述三极管340反馈回来的振荡频率作比较。所述参考振荡频率可以由所述晶体振荡器920产生,也可以由所述鉴相器100自产生。本实施例对于所述晶体振荡器920不作任何限定,只需要满足可以产生参考振荡频率的功能即可。
所述电荷泵930的输入端与所述鉴相器100的输出端电连接,所述电荷泵930的输出端与所述低通滤波器200的输入端电连接。所述电荷泵930利用电容的充电、放电实现电荷转移,用于倍压或反压型DC-DC转换。在本实施例中,所述电荷泵930受所述鉴相器100控制,通过所述鉴相器100的输出信号控制所述电荷泵930的电荷释放。本实施例对于所述电荷泵930不作具体限定,只需要可以满足实现电荷释放的功能即可。
所述电容器940一端与所述第一变容二极管320的负极电连接,另一端与所述第二变容二极管330的负极电连接,所述电容器940用于隔离所述第一变容二极管320和所述第二变容二极管330之间的直流电压。所述电容器940可以包括一个或者多个电容元器件,本实施例对所述电容器940不作任何限定,只需要可以满足隔离所述第一变容二极管320和所述第二变容二极管330的功能即可。
本申请实施例提供的频率调试方法可以应用于控制器500,所述控制器500可以为MCU、控制芯片、服务器、处理器等均可。以下实施例以所述控制器500为执行主体进行具体阐述。
请参见图4,本申请一个实施例提供了一种基于所述锁相环10的频率调试方法,所述方法包括如下步骤:
S100、禁用所述鉴相器100。
所述鉴相器100用于捕获所述三极管340的振荡频率,所述控制器500禁用所述鉴相器100是指控制所述鉴相器100对所述三极管340的振荡频率不进行捕获,停止所述鉴相器100的工作,以方便对所述锁相环10中的其他参数进行调试。
S200、获取预设电压,并将所述预设电压加载于所述第一变容二极管320;其中,所述预设电压为所述第一变容二极管320的预设工作电压范围的中心值。
在本实施例中,所述预设电压可以为直流电压,所述预设电压是指给所述第一变容二极管320上加载的固定电压,所述固定电压为所述第一变容二极管320的预设工作电压的中心值。例如,当所述第一变容二极管320的所述预设工作电压范围为0-3.3V,则所述预设电压为1.3V;当所述第一变容二极管320的所述预设工作电压范围为0-5V,则所述预设电压为2.5V。
S300、调整加载于所述第二变容二极管330上的电压,以使所述三极管340的输出频率为所述多个预设输出频率。
S400、获取所述三极管340的多个预设输出频率。
所述预设输出频率为人为设定,可根据不同环境和不同条件具体设定,本实施不作任何限定。
S500、调整加载于所述第二变容二极管330上的电压,以使所述三极管340的输出频率为所述多个预设输出频率。
S600、分别检测在不同所述预设输出频率下加载于所述第二变容二极管330上的电压,以得到多个实际工作电压。
所述预设输出频率是指所述三极管340的预设振荡频率,也就是上述的所述符合预设条件的振荡频率。所述输出频率根据实际情况具体设定,本实施例不作任何限定。例如,所述预设输出频率可以为435MHz,可以在所述预设输出频率±n MHz以内(n=1,2,3……小于5),也就是400-470MHz的工作频段内,每隔5MHz取一个值,然后测量所述第二变容二极管330在对应的所述预设输出频率下的所述检测电压。重复多次,便可得到在不同的所述预设输出频率下的多个所述检测电压。
S700、建立每个所述预设输出频率和所述实际工作电压的对应关系,以得到参考对应关系。
根据步骤S300获得不同的所述预设输出频率,及在不同的所述预设输出频率下所述第二变容二极管330的多个所述实际工作电压,然后建立所述预设振荡频率与所述实际工作电压之间的对应关系。所述对应关系可以是对应表,或者数据曲线图等均可,本实施例不作具体限定。
S800、获取所述三极管340的实际工作频率。
所述实际工作频率是指所述压控振荡器300所要输出的振荡频率,可以根据实际需要具体设定,本实施例不作具体限定。
S900、根据所述参考对应关系,获取所述实际工作频率对应的所述实际工作电压,并将所述实际工作电压加载于所述第二变容二极管330。
根据步骤S600所建立的所述参考对应关系,在所述参考对应关系中直接读取所述三极管340的工作频率所对应的所述变容二极管330的所述实际工作电压,然后在所述第二变容二极管330上加载与所述检测电压数值相同的电压,使得所述三极管340输出的振荡频率在初始就位于所述预设输出频率的附近,例如最大误差不超过9MHZ,最小误差可以达到2MHZ,甚至更小。传统锁相环的锁定时间一般为10-20ms或者更长,而利用本实施例所述频率调试方法的频率锁定时间约为5ms左右,甚至更短。
本实施例通过预先测试,检测出所述三极管340的所述输出频率和在不同的所述预设输出频率下的多个所述检测电压,建立对应关系。在开机第一次产生频率或者换信道切换频率时,也就是在锁相环10跟踪调整捕获频率之前,提前给所述第二变容二极管330加载与所述检测电压数值相同的电压,使得所述三极管340的振荡频率在初始就处于在所述预设输出频率的附近。因此,后续所述三极管340只需要通过极小幅度的调整,就可以产生预设输出频率的振荡波。本实施例所述频率调试方法有效避免了传统方案中需要从0或者最低频率逐渐升高值所述预设输出频率,大大缩短了所述锁相环10的频率锁定时间,达到了快速锁定所述输出频率的技术效果。
应该理解的是,虽然流程图中的各个步骤按照箭头的指示依次显示,但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明,这些步骤的执行并没有严格的顺序限制,这些步骤可以以其它的顺序执行。而且,图中的至少一部分步骤可以包括多个子步骤或者多个阶段,这些子步骤或者阶段并不必然是在同一时刻执行完成,而是可以在不同的时刻执行,这些子步骤或者阶段的执行顺序也不必然是依次进行,而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对申请专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种锁相环,其特征在于,包括:
鉴相器(100);
低通滤波器(200),所述低通滤波器(200)的输入端与所述鉴相器(100)的输出端电连接;
第一变容二极管(320),所述第一变容二极管(320)的负极与所述低通滤波器(200)的输出端电连接,所述第一变容二极管(320)的正极接地;
第二变容二极管(330),所述第二变容二极管(330)的负极与所述第一变容二极管(320)的负极电连接,所述第二变容二极管(330)的正极接地;
主振电感(310),所述主振电感(310)的第一端与所述第二变容二极管(330)的负极电连接,所述主振电感(310)的第二端接地;
三极管(340),所述三极管(340)的基极与所述主振电感(310)的第一端电连接,所述三极管(340)的集电极与所述鉴相器(100)的反馈端电连接,所述三极管(340)的发射极接地;
同相放大器(400),所述同相放大器(400)的输出端与所述第二变容二极管(330)的负极电连接;
控制器(500),所述控制器(500)的第一输出端与所述鉴相器(100)的控制端电连接,用于输出第一控制信号,以控制所述鉴相器(100)工作;
所述控制器(500)的第二输出端与所述同相放大器(400)的输入端电连接,用于输出第二控制信号,以控制所述第二变容二极管(330)工作。
2.根据权利要求1所述的锁相环,其特征在于,还包括:
模数转换器(800),所述模数转换器(800)的输入端与所述第一变容二极管(320)的负极电连接,所述模数转换器(800)的输出端与所述控制器(500)的输入端电连接。
3.根据权利要求2所述的锁相环,其特征在于,还包括:
隔离缓冲器(910),所述隔离缓冲器(910)的输入端与所述第一变容二极管(320)负极电连接,所述隔离缓冲器(910)的输出端与所述模数转换器(800)的输入端电连接。
4.根据权利要求1所述的锁相环,其特征在于,还包括:
升压器(600),所述升压器(600)的输入端用于连接外电源,所述升压器(600)的输出端与所述同相放大器(400)的电源端电连接。
5.根据权利要求4所述的锁相环,其特征在于,所述升压器(600)为开关式DCDC升压器。
6.根据权利要求1所述的锁相环,其特征在于,还包括:
数模转换器(700),所述数模转换器(700)的输入端与所述控制器(500)的第二输出端电连接,所述数模转换器(700)的输出端与所述同相放大器(400)的输入端电连接。
7.根据权利要求1所述的锁相环,其特征在于,还包括:
晶体振荡器(920),与所述鉴相器(100)的输入端电连接。
8.根据权利要求1所述的锁相环,其特征在于,还包括:
电荷泵(930),所述电荷泵(930)的输入端与所述鉴相器(100)的输出端电连接,所述电荷泵(930)的输出端与所述低通滤波器(200)的输入端电连接。
9.根据权利要求1所述的锁相环,其特征在于,还包括:
电容器(940),一端与所述第一变容二极管(320)的负极电连接,另一端与所述第二变容二极管(330)的负极电连接。
10.一种调试如权利要求1-9任一项所述的锁相环频率的方法,其特征在于,所述方法包括如下步骤:
禁用所述鉴相器(100);
获取预设电压,并将所述预设电压加载于所述第一变容二极管(320);其中,所述预设电压为所述第一变容二极管(320)的预设工作电压范围的中心值;
调整所述主振电感(310)的电感值,以使加载于所述第二变容二极管(330)上的电压为所述预设工作电压范围的中心值,且所述三极管(340)的输出频率为预设工作频段的中心值;
获取所述三极管(340)的多个预设输出频率;
调整加载于所述第二变容二极管(330)上的电压,以使所述三极管(340)的输出频率为所述多个预设输出频率;
分别检测在不同所述预设输出频率下加载于所述第二变容二极管(330)上的电压,以得到多个实际工作电压;
建立每个所述预设输出频率和所述实际工作电压的对应关系,以得到参考对应关系;
获取所述三极管(340)的实际工作频率;
根据所述参考对应关系,获取所述实际工作频率对应的所述实际工作电压,并将所述实际工作电压加载于所述第二变容二极管(330)。
CN202010076433.0A 2020-01-23 2020-01-23 锁相环及频率调试方法 Active CN111181550B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010076433.0A CN111181550B (zh) 2020-01-23 2020-01-23 锁相环及频率调试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010076433.0A CN111181550B (zh) 2020-01-23 2020-01-23 锁相环及频率调试方法

Publications (2)

Publication Number Publication Date
CN111181550A CN111181550A (zh) 2020-05-19
CN111181550B true CN111181550B (zh) 2023-11-24

Family

ID=70648207

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010076433.0A Active CN111181550B (zh) 2020-01-23 2020-01-23 锁相环及频率调试方法

Country Status (1)

Country Link
CN (1) CN111181550B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112148052B (zh) * 2020-09-28 2022-10-11 刘承鑫 一种便携式可调的稳定交流高压产生系统
CN113075152A (zh) * 2021-03-26 2021-07-06 云南电网有限责任公司电力科学研究院 一种检测变压器油中溶解气体含量的红外光增强系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001078227A2 (en) * 2000-04-07 2001-10-18 Motorola Israel Limited Frequency modulator using a pll
CN103297042A (zh) * 2013-06-24 2013-09-11 中国科学院微电子研究所 一种可快速锁定的电荷泵锁相环电路
US9413341B1 (en) * 2013-12-23 2016-08-09 Microsemi Storage Solutions (U.S.), Inc. Electro-mechanical voltage-controlled oscillator and a method for generating tunable balanced oscillations

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10134640B4 (de) * 2001-07-17 2005-07-14 Texas Instruments Deutschland Gmbh PLL-Schaltung und Verfahren zur automatischen Einstellung ihrer Ausgangsfrequenz

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001078227A2 (en) * 2000-04-07 2001-10-18 Motorola Israel Limited Frequency modulator using a pll
CN103297042A (zh) * 2013-06-24 2013-09-11 中国科学院微电子研究所 一种可快速锁定的电荷泵锁相环电路
US9413341B1 (en) * 2013-12-23 2016-08-09 Microsemi Storage Solutions (U.S.), Inc. Electro-mechanical voltage-controlled oscillator and a method for generating tunable balanced oscillations

Also Published As

Publication number Publication date
CN111181550A (zh) 2020-05-19

Similar Documents

Publication Publication Date Title
US6512801B1 (en) Receiver capable of selecting optimal voltage controlled oscillator
CN111181550B (zh) 锁相环及频率调试方法
US9413366B2 (en) Apparatus and methods for phase-locked loops with temperature compensated calibration voltage
US20030025563A1 (en) Tunable filter and method of tuning a filter
US8378721B2 (en) Phase-locked loop circuit
KR100976375B1 (ko) 2점 위상변조기의 트리밍
US8854094B2 (en) Phase locked loop
US20080238495A1 (en) Frequency synthesizer and wireless communication device utilizing the same
US9484935B2 (en) Apparatus and methods for frequency lock enhancement of phase-locked loops
KR20170120514A (ko) 신호 생성회로 및 신호 생성방법
EP2797235B1 (en) Phase-locked loop device with managed transition to random noise operation mode
US7940130B2 (en) Frequency generator and method of frequency generation with multiple sampling phase detectors
US20060267644A1 (en) Method and apparatus for loop filter size reduction
US20090237036A1 (en) Frequency synthesizer and loop filter used therein
US7023249B1 (en) Phase locked loop with low phase noise and fast tune time
US20030052744A1 (en) Modulator
CN107508596B (zh) 一种带有辅助捕获装置的多环锁相电路及频率预置方法
US7751504B2 (en) Frequency modulation-frequency shift keying demodulator
US6590459B2 (en) Phase lock circuit
US6734748B2 (en) Phase-locked loop oscillator with counter bypass
KR100233965B1 (ko) 수신기
JP2644890B2 (ja) 位相同期回路
CN111030683A (zh) 低通滤波器、锁相环以及雷达系统
WO2013027314A1 (ja) 周波数掃引信号生成器、周波数成分分析装置、無線装置及び周波数掃引信号生成方法
JP2013058904A (ja) 位相同期回路及びテレビジョン信号受信回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant