DE69824114T2 - Phasenregelkreis und Verfahren zum Steuern des Phasenregelkreises - Google Patents

Phasenregelkreis und Verfahren zum Steuern des Phasenregelkreises Download PDF

Info

Publication number
DE69824114T2
DE69824114T2 DE69824114T DE69824114T DE69824114T2 DE 69824114 T2 DE69824114 T2 DE 69824114T2 DE 69824114 T DE69824114 T DE 69824114T DE 69824114 T DE69824114 T DE 69824114T DE 69824114 T2 DE69824114 T2 DE 69824114T2
Authority
DE
Germany
Prior art keywords
signal
oscillator
characteristic
circuit
hysteresis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69824114T
Other languages
English (en)
Other versions
DE69824114D1 (de
Inventor
Marco Burzio
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telecom Italia SpA
Original Assignee
Telecom Italia SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telecom Italia SpA filed Critical Telecom Italia SpA
Publication of DE69824114D1 publication Critical patent/DE69824114D1/de
Application granted granted Critical
Publication of DE69824114T2 publication Critical patent/DE69824114T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H03L7/102Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Description

  • Die Erfindung bezieht sich auf die Schaltung einer Phasenregelungsschleife (Phase Locked Loop, PLL) gemäß dem Oberbegriff des Anspruchs 1, wobei eine solche Schaltung beispielsweise aus der US-A 5331292 bekannt ist, und auf ein Verfahren zum Steuern der erfindungsgemäßen Phasenregelungsschleife.
  • PLLs wurden ursprünglich dazu entworfen, das Problem der Verriegelung der Phase des Trägers in einem Empfänger zu lösen, und fanden dann anschließend Verwendung in den verschiedensten Sektoren wie bei der Frequenzsynthese in ihren verschiedenen Anwendungen oder bei automatischen Steuerungen.
  • Die vorliegende Erfindung wurde entwickelt, indem spezielle Aufmerksamkeit dem Bedürfnis gewidmet wurde, eine PLL zu erhalten, die sich durch einen niedrigen Zitterwert ("jitter") auszeichnet und für eine Anwendung bei der schnellen Taktverteilung in integrierten Schaltkreisen oder auf Karten mit gedruckten Schaltungen anwendbar ist, oder, noch allgemeiner, geeignet ist für Anwendungen, die eine Frequenzsynthese erfordern.
  • Speziell entstand die Erfindung aus Aktivitäten, die auf den Erhalt einer PLL zielten, die gemäß ihrem Aufbau eine Phasenverriegelung und/oder eine Frequenzverriegelung und -multiplikation an einem Taktsignal erzielt, beispielsweise für SDH-Anwendungen (Synchronous Digital Hierarchy, synchrone digitale Hierarchie), und die die folgenden Charakteristiken hat:
    • – Ausgangsfrequenz: 19 bis 622 MHz,
    • – Eingangsfrequenz: 19 bis 155 MHz,
    • – niedriger Zitterwert (beispielsweise entsprechend der ITU-T-Richtlinie G.783, die für SDH-Anwendungen einen Zitterwert unter 0,01 rms Informationseinheiten vorschreibt, was einem Wert von 16 ps bei einer Frequenz von 622 MHz entspricht).
  • Es ist klar ersichtlich, daß die oben angegebenen Werte nur den Zweck haben, dem Fachmann eine genauere Idee von den im betrachteten Zusammenhang vorkommenden Größen zu geben: Sie dürfen also keinesfalls dazu herangezogen werden, den Umfang der Erfindung zu begrenzen.
  • Üblicherweise umfassen PLLs eine Komparatorstufe für eine Eingangsphase (und möglicherweise eine Eingangsfrequenz), gefolgt von einem sogenannten Schleifenfilter (üblicherweise einem Tiefpaßfilter) und dann von einem Oszillator (üblicherweise einem spannungsgesteuertem Oszilator, "Voltage Controlled Oscillator" oder VCO). Das vom Ausgang des Oszillators abgeleitete oder abgegriffene Ausgangssignal wird über eine Rückkoppelungsschleife zum Eingang der Eingangskomparatorstufe zurückgeführt. Wenn beispielsweise Frequenzteilerschaltungen in der Rückkoppelungsschleife enthalten sind, ermöglicht dies, daß die Schaltung als Frequenzmultiplizierschaltung arbeitet. Das Vorhandensein von Teilerschaltungen nachrichtenstromoberhalb des Komparators ermöglicht es, die Frequenzmultiplikationsfunktion auch auf Ausgangsfrequenz/Eingangsfrequenz Verhältnisse auszudehnen, die keine ganze Zahl sind. Diese Konzepte sind dem Fachmann gut bekannt und brauchen hier nicht im einzelnen dargestellt zu werden.
  • Es ist auch bekannt, daß dann, wenn eine PLL in der Form eines integrierten Schaltkreises oder eines zur Integration geeigneten Schaltkreises erhalten werden soll, verschiedene begrenzende Faktoren berücksichtigt werden müssen. Für den Oszillator muß üblicherweise eine Schleifenstruktur verwendet werden, da es aufgrund der bekannten Begrenzungen, die bei der Herstellung von Induktoren in der Ebene integrierter Schaltkreise naturgemäß vorhanden sind, praktisch unmöglich ist, einen LC-Oszillator zu verwenden, insbesondere für die CMOS-Technologie, die üblicherweise für die für die Erfindung in Betracht gezogenen Anwendungen angewandt wird. Für Schleifenfilter als Teil eines integrierten Schaltkreises müssen auch aus konstruktiven Gründen kleine Kapazitätswerte im Vergleich zu den Werten, die für seine Herstellung als Schaltung mit diskreten Komponenten geeignet sind, zugrunde gelegt werden. Eine weitere Schwierigkeit besteht darin, daß der Integrationsprozesses Variationen im Verhalten der Komponenten und somit der Schaltungen hervorruft, und zwar in Bezug zu den erwarteten Idealparametern, und diese Variationen addieren sich zu den Variabilitätsfaktoren, die in Änderungen der Speisespannung und der Betriebstemperatur unvermeidlich sind. Diese Faktoren sind besonders bedeutsam im Fall der CMOS-Technologie. Ein weiterer möglicherweise kritischer Faktor ergibt sich aus dem Bedürfnis, eine vernünftige Wahl der Grenzfrequenz in der Zittertransferfunktion durchzuführen, die idealerweise so niedrig als möglich gewählt werden soll, um den Zitterreduktionseffekt durch das Filter zu fördern. Das letztere Bedürfnis steht tatsächlich im Kontrast mit der Unmöglichkeit, hohe Kapazitätswerte des Filter zu erhalten.
  • Die in der US-A-5389898 gezeigte PLL verwendet einen Oszillator von wählbarer Charakteristik und bietet die Möglichkeit, automatisch zwischen den Betriebscharakteristiken des Oszillators umzuschalten. Das Umschalten von einer Charakteristik zur nächsten findet statt, wenn zweimal ein Korrektursignal in der selben Richtung empfangen wird, was als von de Permanenz, d. h. von der Zeit des Abweichungssignals abhängig angesehen wird. Eine solche Schaltsteuerung kann zu einem sehr unstetigen Betrieb führen, außer wenn die Wahl der Charakteristik in eher grober Weise gesteuert wird.
  • Das Dokument US 5331292 zeigt eine den Bereich automatisch umschalten de Phasenregelungsschleifen-Schaltung, die mit einem Bezugssignal einen Oszillatorsignalausgang von einem bereichsprogrammierbaren spannungsgesteuerten Oszillator vergleicht, der die Oszillatorfrequenz in einem aus einer Mehrzahl von Betriebsbereichen erzeugt, und die dem spannungsgesteuerten Oszillator befiehlt, zu einem nächsten Betriebsbereich fortzuschreiten, wenn sich der spannungsgesteuerte Oszillator nicht innerhalb einer gegebenen Zeit mit dem Bezugssignal synchronisieren kann.
  • Das durch die Erfindung aufgegriffene Problem besteht darin, eine PLL zu erhalten, die die oben beschriebenen Betriebserfordernisse erfüllen kann, während trotzdem die innewohnenden Beschränkungen, die genannt wurden, berücksichtigt werden. Speziell soll die Erfindung zu dem Ziel führen, daß soweit als möglich unerwünschte Übergänge von einer Betriebscharakteristik zu einer anderen vermieden werden, die beispielsweise einen Sprung von einer Periode des Taktsignals zur Folge haben können.
  • Gemäß der Erfindung wird dieses Ziel erreicht durch eine Phasenregelungsschleife und ein Verfahren zu deren Steuerung, die die spezifisch in den Ansprüchen angegebenen Merkmale aufweisen.
  • Dies macht es möglich, den Sensitivitätswert (Ko) des Oszillators zu erniedrigen und diese Sensitivität im wesentlichen mit Variationen in Größen wie beispielsweise der Temperatur, der Speisespannung und den Parametern des Integrationsprozessen im wesentlichen konstant zu halten. Das Ergebnis ist die Möglichkeit, die charakteristische Frequenz der Schleife auf einem reduzierten Wert zu halten, ohne die Sensitivität (Kd) des Eingangskomparators übermäßig zu beeinträchtigen, selbst bei vorhandenen Kapazitätswerten des Schleifenfilters, die als Effekt des Integrationsprozesses notwendigerweise begrenzt bleiben.
  • Wenngleich der einleitende Teil der vorliegenden Beschreibung und die nachfolgende detaillierte Beschreibung einer Ausführungsform der Erfindung sich auf eine PLL beziehen, die für eine Realisierung in Form eines integrierten Schaltkreises bestimmt ist, ist der Umfang der Erfindung in keiner Weise als auf diesen speziellen Zusammenhang beschränkt anzusehen. In der Praxis findet die Erfindung Anwendung in allen Situationen, in denen die oben dargestellten Probleme auftreten, und zwar einzeln oder in Kombination. Dies gilt speziell in bezug auf die Herstellung des Oszillators.
  • Die Erfindung wird nun, ausschließlich in nichtbegrenzender beispielhafter Weise, unter Bezugnahme auf die anliegenden Zeichnungen beschrieben. Es zeigen:
  • 1 in Form eines allgemeinen Blockschaltplans den Aufbau einer erfindungsgemäßen Schaltung;
  • 2 den möglichen Aufbau eines ersten Elements der in 1 gezeigten Schaltung,
  • 3A bis 3C Diagramme, die die Betriebscharakteristiken des in 2 dargestellten Elements zeigen;
  • 4 mehr im einzelnen ein zweites Element der in 1 gezeigten Schaltung;
  • 5A und 5B den Betrieb eines im in 4 dargestellten Element erscheinenden Hysteresemoduls;
  • 6 ebenfalls in Form eines Blockschaltplans den inneren Aufbau eines der in 4 gezeigten Teile;
  • 7 in Form eines Zustandsdiagramms den Betrieb des in 6 gezeigten Teils; und
  • 8 im einzelnen den Betrieb des Teils der Schaltung, auf den sich die 4 bis 7 beziehen.
  • Im Blockschaltplan von 1 bezeichnet das Bezugszeichen 1 insgesamt eine Phasenregelungsschleifenschaltung, die gemäß einer an sich bekannten Konfiguration die folgenden Elemente oder Module umfaßt:
    • – einen Phasen-/Frequenzkomparator 2, dem als Ausgangsschaltung eine Schaltung 3 der üblicherweise als "Strompumpe" bezeichneten Art zugeordnet ist,
    • – ein Schleifenfilter 4, das das Ausgangssignal der Strompumpe 3 empfängt, einen Oszillator 5, der als VCO (spannungsgesteuerter Oszillator) konfiguriert und durch das Ausgangssignal des Schleifenfilters 4 gesteuert ist;
    • – einen ersten Frequenzteiler 6, der auf das Ausgangssignal des Oszillator 5 einwirkt,
    • – einen zweiten Frequenzteiler 7, der in einer Weise, die später genauer beschrieben wird, in die Rückkoppelungsschleife der Schaltung eingesetzt ist, und
    • – ein allgemeines Steuermodul 8, das dazu bestimmt ist, die Rekonfiguration der Schaltung in der später genauer beschriebenen Weise zu ermöglichen.
  • Im speziellen ist das Steuermodul 8 hier dargestellt als idealerweise in zwei Teile unterteilt, die mit 80 bzw 81 bezeichnet sind. Im folgenden wird zwecks Einfachheit der Ausdruck "Steuermodul" auch dazu verwendet, jeden dieser beiden Teile zu bezeichnen. Von diesen beiden Teilen führt der Teil 80 die normale Funktion aus, den Betrieb der PLL zu steuern, insbesondere durch Einwirken auf den Oszillator 5 sowie auf die Teiler 6 und 7 entsprechend einem Konfigurationssignal C1, das über eine Leitung 13 von außen eintrifft. Die Bezugszeichen 20, 21, 22, zeigen drei Leitungen, über die das Steuermodul 80 auf den Oszillator 5, den ersten Teiler 6 bzw den zweiten Teiler 7 wirkt. Hingegen ist der Teil 81 spezifisch für die Steuerung des Betriebs des Oszillator 5 über eine Leitung 200 bestimmt.
  • Das Taktsignal, für das die Phasenregelung und/oder die Frequenzregelung und die Multiplikationsfunktionen gemäß der hier beschriebenen Ausführungsformen durchzuführen sind, ist mit CLKIN bezeichnet. Dieses Signal wird über eine Leitung 10 zum Eingang des Komparators 2 und über eine Leitung 11 zu einem der Eingänge des Steuermoduls 81 geführt. Das letztere empfängt über eine zweite Leitung 12 ein Treibersignal, das auf den Ausgang des Komparators 2 bezogen ist, nämlich speziell das Ausgangssignal des Schleifenfilters 4. Diese Wahl ist keineswegs als zwingend anzusehen: Eine im wesentlichen gleiche Funktion könnte beispielsweise durch den Ausgang der Strompumpe 3 durchgeführt werden. Jedenfalls wird aber die Steuerung des Steuermoduls 81 ausgehend vom Ausgang des Schleifenfilters 4 als vorteilhaft angesehen, da dies die Ausnützung der Filterungsaktion und des Filters 4 ermöglicht.
  • Das Ausgangssignal CLKOUT des Oszillators 5 stellt das Ausgangssignal der Schaltung dar, das auf einer Leitung 14 auftritt. Dieses Signal wird auch über eine Leitung 15 zum Teiler 6 gegeben, der hieraus ein frequenzgeteiltes Ausgangssignal DCLKOUT herstellt, das auf einer Leitung 16 auftritt.
  • Ein Rückkopplungssignal FBCLK, das auf einer Leitung 17 vorliegt, wird über eine direkte Leitung 18 und über eine sekundäre Leitung 19, die durch den zweiten Teiler 7 hindurch verläuft, zum Komparator 2 rückgekoppelt. Wie dem Fachmann leicht verständlich ist, dient die Zugänglichkeit der Leitung 17 von außerhalb der Schaltung 1 der Ermöglichung einer größeren Flexibilität beim Schließen der Rückkopplungsschleife.
  • Die Aktion der Rückkopplung zum Komparator 2 kann deshalb sowohl ausgehend vom Ausgangssignal CLKOUT, das auf der Leitung 14 vorliegt, als auch ausgehend vom frequenzgeteilten Signal DCLKOUT, das auf der Leitung 16 vorliegt, durchgeführt werden, und ebenso von irgendwelchen anderen Elementen, die nachrichtenstromunterhalb der Leitungen 14 und 16 positioniert sind. Diese Variante kann als vorteilhaft empfunden werden, um beispielsweise zusätzliche Phasenverschiebungen zu berücksichtigen, die durch diese nachrichtenstromunterhalb gelegenen Elemente eingeführt werden. Jedenfalls handelt es sich hier um eine bevorzugte und nicht unbedingt notwendige Maßnahme und im Rest der vorliegenden Beschreibung kann man sich idealerweise vorstellen, daß die Rückkopplungsleitung 17 einfach an die Ausgangsleitung 14 angeschlossen ist, wie es in 1 schematisch gestrichelt eingezeichnet ist.
  • In gleicher Weise optional ist das Vorhandensein der beiden Teiler 6 und 7, deren Funktion es ist, das frequenzgeteilte Ausgangssignal DCLICOUT zu erzeugen beziehungsweise die Frequenzmultiplikation zu ermöglichen.
  • Das Aufspalten des Rückkopplungspfads in die beiden Leitungen 18, 19 soll die Tatsache berücksichtigen, daß im wesentlichen in Analogie dazu, was oben in Bezug auf den Ausgang der Schaltung 1 angegeben wurde, der Teiler 7 in die Rückkopplungsschleife Verzögerungen einführen kann, die nicht exakt bestimmt werden können. Man kann also gemäß bekannten Kriterien für die Schaltung 1 vorsehen, daß sie am Anfang aktiviert wird, indem man bewirkt, daß der Komparator 2 als Rückkopplungsleitung die "direkte" Leitung 18 auswertet, wodurch man in der Schaltung die gewünschten Verriegelungsbedingungen erreichen kann. Ist dieser Zustand erreicht, so kann der Komparator dann das auf der Leitung 19 vorliegende Signal in Betracht ziehen, in die der Teiler 7 eingesetzt ist. Dies erlaubt es dem letzteren, seine Funktion (in der Praxis in Form einer "Dezimierung" der Ordnung N der ihr Eingangssignal umfassenden Impulse) durchzuführen, ohne die durch Verwendung der direkten Leitung 18 gesetzten Verriegelungsbedingungen zu modifizieren.
  • Eine bevorzugte Charakteristik der Schaltung 1 (eine Charakteristik, die zwecks Einfachheit im allgemeinen Schaltplan von 1 nicht dargestellt ist, jedoch beispielsweise in den 2 und 4, die sich auf die einzelnen Elemente beziehen, ersichtlich ist) stellt die Verwendung einer differentiellen Struktur zumindest für die Strompumpe 3, des Schleifenfilter 4 und den Oszillator 5 dar. Der Ausdruck "differentielle Struktur" soll allgemein eine Struktur angeben, bei der das von einem Element zu einem anderen übertragene Signal tatsächlich die Differenz zwischen den Signalwerten (typischerweise Spannungswert) umfaßt, die an zwei komplementären Leitungen vorliegen, nämlich eines positiven bzw eines negativen (oder invertierend). Diese Ausgestaltung bietet unter anderen Faktoren den Vorteil, eine geringere Empfindlichkeit gegen Rauschen zu bieten, insbesondere gegen Rauschen in der Stromversorgung, wobei außerdem eine geringere Erzeugung von Störungen die Folge ist (da man mit niedrigeren und komplementären Signalen arbeiten kann, mit Schaltungen, die im linearen Bereich arbeiten).
  • Der Schaltplan von 2 zeigt mehr im einzelnen den Aufbau des Oszillators 5, der wie oben dargelegt gemäß der typischen Konfiguration eines spannungsgesteuerten Oszillators VCO aufgebaut ist. Der Aufbau ist für sich bekannt, er wird jedoch hier gezeigt, um das Verständnis der Erfindung zu erleichtern.
  • Bei der dargestellten Ausführungsform umfaßt der Oszillator 5 drei Verzögerungselemente oder Verzögerungsstufen 23, die in Kaskade geschaltet sind: Die Zeichnung zeigt in klarer Weise den komplementären Aufbau von jeweiligen Verbindungsleitungen 24 sowie der Rückkopplungsleitung 25, die (in invertierender Weise, nämlich durch Erzeugen einer negativen Rückkopplung) den Ausgang des am weitesten nachrichtenstromunten liegenden Verzögerungselements 23 mit dem Eingang des am weitesten nachrichtenstromoben gelegenen Elements verbindet.
  • Das Bezugszeichen 26 bezeichnet eine Ausgangspufferschaltung, die auf das Ausgangssignal des am weitesten nachrichtenstromunten gelegenen Elements 23 arbeitet, wodurch es dazu geeignet gemacht wird, das es auf der Leitung 14 (und, falls vorhanden, der Leitung 15) gesendet wird.
  • Das Bezugszeichen 27 bezeichnet eine Steuerschaltung, die eingangsseitig (vorzugsweise in komplementärer Konfiguration über zwei mit 40 beziehungsweise 41 bezeichnete Leitungen) das Ausgangssignal des Schleifenfilters 4 empfängt. Die Schaltung 27 erfordert weiterhin als Konfigurationssteuersignale die auf den Leitungen 20 und 200 eingehenden Signale.
  • Die in 2 gezeigte Oszillatorschaltung bewirkt, daß eine Frequenzregelung durch Verändern der Ausgangsimpedanz der einzelnen Stufe (oder des Elements) 23 bewirkt wird, wobei auch darauf gezielt wird, am Ausgang der einzelnen Stufen einen konstanten Spannungsbereich zu erzielen. Die hierauf bezogenen Steuerungsvorgänge entsprechen, ausgehend von Modul 27, im wesentlichen denen, die beispielsweise in dem Buch "Fully Integrated CMOS Phase-Locked Loop with 15 to 240 MHz Locking Range and ±50 ps jitter" von Ilya Novof u. a. in ISSCC Dig. Tech. Papers, Februar 1995, Seiten 112 bis 113, beschrieben sind.
  • Das Steuermodul 80 wirkt auf das Modul 27 über den Eingang 20 in der in der beschriebenen Arbeit von Novof u. a. beschriebenen Weise, insbesondere unter Bezugnahme auf 7, wodurch man das Filter 4 als eine im wesentlichen kapazitive Komponente verwirklichen kann und die Dämpfung der Schaltung gemäß den Divisionsfaktoren der Teiler 6 und 7 steuern kann.
  • Das Steuermodul 81 wirkt auf das Modul 27 über den Eingang 200 so, daß der VCO gemäß einer von verschiedenen Frequenz/Spannungs-Charakteristiken arbeitet, wie sie schematisch in den Diagrammen von der 3A bis 3C dargestellt sind.
  • Diese Figuren entsprechen dem Verhalten der Frequenz/Spannungs-Charakteristik des Oszillators 5, wie es unter drei verschiedenen Bedingungen gemessen wurde, und zwar speziell unter drei verschiedenen Temperaturpegeln und drei verschiedenen Ergebnissen des technologischen Prozesses, nämlich:
    • – sehr hohe Umgebungstemperatur (z. B. 80°C) und langsame Prozeßparameter (3A),
    • – normale Umgebungsbedingungen (25°C) und typische Prozeßparameter (3B),
    • – eher kühle Umgebungsbedingungen, beispielsweise solche, die als Effekt auftreten können, wenn man die Schaltung der Wirkung einer Gefriervorrichtung aussetzt, und schnelle Prozeßparameter (3C).
  • Die Begriffe "schnelle Parameter" und "langsame Parameter" wurden verwendet, da die Variabilität der Ergebnisse des technologischen Prozesses sich in der Praxis zu einer höheren oder niedrigeren Arbeitsgeschwindigkeit der Komponente umsetzt.
  • Für jede Bedingung gibt es eine Familie von charakteristischen Linien (bei der dargestellten Ausführungsform acht). Die verschiedenen Charakteristiken oder Kennlinien in jeder Familie entsprechen einer unterschiedlichen Konfiguration, wobei der Oszillator 5 von der Schaltung 27 gesteuert wird, nämlich zu einer Anzahl von verschiedenem Verhalten der Ausgangsfrequenz in Abhängigkeit von der Eingangsspannung für unterschiedliche Werte der angelegten logischen Kombination auf der Leitung 200.
  • Beispielsweise kann man sich vorstellen, daß die unterste Kennlinie in den 3A bis 3C einer logischen Eingangskombination "000" auf der Leitung 200 entspricht, während die oberste Kennlinie einer anderen Kombination entspricht, beispielsweise "111". Natürlich kann bei unverändert gehaltenem Prinzip die beschriebenen Ausführungsform auch unter Verwendung einer größeren oder kleineren Zahl von Kennlinien implementiert werden, oder auch, zumindest theoretisch, mit der Möglichkeit der Wahl individueller Charakteristiken, die innerhalb eines Bereichs angenommen werden, der nicht mehr (wie im Fall der dargestellten Ausführungsform) diskret ist, sondern stetig oder im wesentlichen stetig.
  • Es ist weiterhin zu beachten, daß, während sich die vorliegende detaillierte Beschreibung spezifisch auf die Temperatur als den Parameter bezieht, der die Variation der Charakteristiken bestimmt, ein Verhalten der gleichen Art – mutatis mutandis – als Funktion anderer Parameter wie der Speisespannung oder anderer Variabler des Integrierungsprozesses beobachtet werden kann.
  • Die durch die oben hervorgehobenen Charakteristiken wiedergegebenen Parameter können für den korrekten Betrieb des Bauteils kritisch sein.
  • Beispielsweise kann man demonstrieren, daß die Kreisfrequenz (Winkelfrequenz), die der Grenzfrequenz der Transferfunktion der Phase der PLL entspricht, durch die folgende Beziehung ausgedrückt werden kann
    Figure 00110001
    wobei ωn die hier interessierende Kreisfrequenz ist, N der Divisionsfaktor des Teilers 7 ist (falls vorhanden; sollte der Teiler nicht vorhanden sein, gilt: N = 1), C der dem Verhalten des Filters 4 entsprechenden Kapazitätswert ist und Kd und Ko die Empfindlichkeiten des Komparators 2 bzw des Oszillators 5 sind.
  • Speziell kann das (Strom-)Signal id, das durch die Gruppe des Komparators 2 und der Strompumpe 3 erzeugt wird, ausgedrückt werden als id = Kdθe (II)wobei θe die am Eingang des Komparators 2 vorliegende Phasenabweichung ist.
  • Die Kreisfrequenz ωo am Ausgang des Oszillators 5 kann indessen ausgedrückt werden durch die Beziehung ωo = KoVc (III)wobei Vc das Signal (als Spannungswert, üblicherweise als Differenz) am Eingang des Oszillators darstellt.
  • Aufgrund der Formel (I) ist es verständlich, daß, da man hohe Werte der Kapazität C nicht implementieren kann, der Wert des Produkts Kd·Ko niedrig gehalten werden muß, um auch den Wert der Kreisfrequenz ωn begrenzt zu halten. In der Praxis wird es für die im einleitenden Teil der Beschreibung angegebenen Frequenzwerte bevorzugt, daß die Kreisfrequenz bei Werten bleibt, die Frequenzen in der Größenordnung von 1 bis 2 MHz entsprechen. Der Wert Kd, der die Empfindlichkeit des Komparators 2 angibt, kann nicht unter einen gegebene Wert absinken, weil verhindert werden muß, daß das Signal selbst durch das Rauschen exzessiv beeinträchtigt wird. Man muß also versuchen, den Wert Ko, der die Frequenz/Spannungs Verstärkung des Oszillators angibt, so weit als möglich zu begrenzen; dies verhindert auch, daß der Oszillator selbst das am Ausgang des Filters 4 vorhandene Rauschen übermäßig verstärkt.
  • Somit könnte beispielsweise eine PLL, die im wesentlichen der hier beschriebenen Schaltung 1 gleicht, in der jedoch der Oszillator VCO 5 nur eine einzige Betriebscharakteristik aufweist, beispielsweise die oberste Charakteristik der drei Diagrammverläufe der 3A bis 3C, im Fall eines Betriebs bei 80°C (3A) insgesamt akzeptabel sein. Im Fall eines Betriebs bei 0°C (man sehe auf die oberste Kurve im Diagramm von 3C) wäre sie jedoch vollkommen unakzeptabel (da sie einem übermäßig hohen Wert der Verstärkung entsprechen würde).
  • Das Vorsehen eines Oszillators 5 mit veränderlicher Charakteristik und speziell mit der Möglichkeit, daß er gemäß einer Frequenz/Spannungs-Charakteristik arbeiten kann, die selektiv innerhalb eines Bereichs verfügbarer Charakteristiken identifiziert wird, ermöglicht die Optimierung des Betriebs der Schaltung durch Anpassen des Verhaltens des Oszillators 5 an die spezifischen Bedingungen (Temperatur, Speisespannung, Prozeßparameter).
  • Beispielsweise ist es beim Arbeiten mit einer Temperatur in der Größenordnung von 25°C und unter typischen Prozeßbedingungen möglich, zu bewirken, daß das Steuermodul 81 beim Oszillator 5 so eingreift, daß dieser mit der Charakteristik arbeitet, die der dritten Kurve von unten im Diagramm von 3B entspricht. Wenn die Schaltung 1 bei beispielsweise etwa 80°C arbeitet, kann das selbe Modul 81 beim Oszillator 5 so intervenieren, daß dieser nach einer Charakteristik arbeitet, die der sechsten Kurve von unten im Diagramm von 3A entspricht. Schließlich kann bei einem Betrieb bei beispielsweise 0°C das selbe Modul 81 beim Oszillator 5 bewirken, daß dieser nach einer Charakteristik 1, nämlich der untersten im Diagramm der 3C arbeitet.
  • Durch Vergleich der verschiedenen Diagramme in den 3A bis 3C kann man sehen, daß der praktische Effekt der hier beschriebenen Adaptionsfunktion der ist, daß man die Empfindlichkeit des Oszillators 5 bei sich ändernden Parametern begrenzt und praktisch konstant hält.
  • Die Adaptation des Betriebs des Oszillators 5 als Funktion der Arbeitsfrequenz kann als echte Eichaktion an der Schaltung durchgeführt werden. Ist die Schaltung einmal (beispielsweise in Form eines integrierten Schaltkreises) hergestellt worden, so kann ihr Betrieb gemäß den Gebrauchsbedingungen so justiert werden, daß ihr Verhalten optimiert wird, beispielsweise als Funktion der Prozeßparameter (die allgemein nicht a priori steuerbar sind).
  • Die 4 und 7 beziehen sich darauf, daß diese Justierung eine automatische Anpaßfunktion wird. Die Schaltung kann hierbei so konfiguriert sein, daß sie bei Aktivierung sich selbst automatisch auf diejenige Betriebscharakteristik des Oszillators 5 setzen kann, die den gewünschten optimalen Bedingungen entspricht, mit der Möglichkeit, anschließend eine weitere Charakteristik zu wählen, wenn die zuvor angenommene Charakteristik nicht mehr als optimal anzusehen ist.
  • In diesem Zusammenhang sollte jedoch in Betracht gezogen werden, daß insbesondere bei Anwendungen für die Synchronisation komplexer Schaltungen der Übergang des Oszillators 5 von einer Betriebscharakteristik zur nächsten ein unerwünschtes Phänomen darstellen kann, da er beispielsweise einen "Sprung" von einer Periode im Taktsignal bewirken kann. Bei solchen Anwendungen scheint es deshalb bevorzugenswert, daß, sobald nach der Aktivierung der Schaltung eine gegebene Charakteristik in Funktion gesetzt worden ist, der Oszillator 5 bei dieser Betriebscharakteristik bleibt, selbst wenn sie unteroptimal geworden ist, außer bei Vorliegen wichtiger Erscheinungen (beispielsweise einer starken Veränderung der Eingangsfrequenz der Vorrichtung), die so sind, daß sie die angenommene Charakteristik so unzufriedenstellend machen, daß das Auftreten eines negativen Phänomens wie eines Sprungs von einer Synchronisationsperiode immer noch gegenüber dem andauernden Betrieb mit einer Charakteristik, die unteroptimal geworden ist, zu bevorzugen ist.
  • Die Schaltpläne der 4 und 6 zeigen zusammen mit 8 die mögliche Ausführung dieser Funktion des automatischen Nachführens der optimalen Charakteristik, gefolgt von einer Funktion des Verweilens bei diesen Charakteristiken so, daß weitere Änderungen der Charakteristik verhindert werden oder jedenfalls sehr unwahrscheinlich werden (außer im Fall einer radikalen Änderung der Betriebs bedingungen der Vorrichtung). Wie vorher in 1 gezeigt wurde, wird die genannte Funktion eingesteuert durch das Ausgangssignal des Schleifenfilters 4 (Leitung 12 von 1, im Schaltplan von 4 in seiner differentiellen Konfiguration gezeigt).
  • In 4 bezeichnet das Bezugszeichen 30 eine Konfigurationssteuerschaltung, deren Ausgang im wesentlichen der Leitung 200 entspricht. Dies bedeutet, daß die Schaltung 30 es ermöglicht, das man den Oszillator VCO 5 gemäß einer Charakteristik arbeiten läßt, die selektiv bestimmt wird.
  • Die Schaltung 30 arbeitet dann, wenn sie vom Eingangstakt CLKIN angesteuert wird, der auf der Leitung 11 vorliegt, sowie unter der Steuerung zweier Signale, die definiert sind als ansteigendes Signal (UP) bzw als abfallendes Signal (DOWN): die Orientierung von "up" und "down" wird hier als diejenige genommen, die der Reihenfolge entspricht, gemäß der die Charakteristiken in den verschiedenen Diagrammen in den 3A bis 3C präsentiert werden. In der Praxis bestimmt das Signal UP eine solche Intervention der Konfigurationssteuerschaltung 30, daß der Oszillator 5 dazu gebracht wird, mit einer höheren Charakteristik zu arbeiten als derjenigen, auf der er gegenwärtig positioniert ist. Das Signal DOWN bestimmt eine Intervention in der entgegengesetzten Richtung.
  • Die Signale DOWN und UP werden von einer Komparatorschaltung 31 erzeugt, die im wesentlichen aus einem Doppelkomparator mit Hysterese besteht, der die in den 5A und 5B gezeigten Charakteristiken aufweist. In diesen Figuren sind die Werte des differentiellen Eingangssignals Vc, das auf den Leitungen 12 liegt, auf den x-Achsen aufgetragen. Die y-Achsen entsprechen indessen dem Signal UP (in 5A) und dem Signal DOWN (5B). Zur Klarheit sei dargelegt, daß der "hohe" Wert in beiden Figuren dem aktiven Zustand des betreffenden Signals entspricht, mit entsprechender Änderung der Betriebscharakteristik des Oszillators 5. Der "niedrige" Wert entspricht andererseits dem Fehlen eines Ausgangssignals. In der Praxis bedeutet dies, daß dann, wenn beide Ausgangssignale sich auf dem "niedrigen" Wert befinden, die Betriebscharakteristik des Oszillators 5 unverändert beibehalten wird.
  • Wenn einmal die gewünschten Betriebscharakteristiken bekannt sind, stellt die Realisierung einer Schaltung dieser Art für den Fachmann eine normale Konstruktionsaufgabe dar. Deshalb wird, um die Vorstellung der Erfindung nicht zu überladen, keine ins Einzelne gehende Beschreibung des Aufbaus der Schaltung 31 gegeben.
  • Die Schaltung 30 besteht, wie deutlicher in 6 gezeigt ist, aus einer Zustandsmaschine 301, die die Signale UP und DOWN zu den Zeitpunkten liest, die von einem intern erzeugten Taktsignal identifiziert werden, und zwar mit Hilfe eines Teilers 302, der vom auf der Leitung 11 vorliegenden Signal CLKIN ausgeht, und weiterhin aus einem Dekoder 303, der die Zustände der Maschine 301 in für die Ansteuerung des Blocks 27 geeignete logische Signale umwandelt. Das Zustandsdiagramm der Zustandsmaschine 301 und die darauf bezogenen Übergänge sind in 7 gezeigt.
  • 8 bezieht sich zum Zweck der Einfachheit und Klarheit der Darstellung auf die in 3B gezeigte Kennlinienfamilie und zeigt die beiden Paare von Schwellenwerten von V1, V2 und –V1', –V2' des Komparators 31.
  • Noch bezugnehmend auf 8, sei nun angenommen, daß die Schaltung 1 bei ihrer Aktivierung in dem mit t0 bezeichneten Punkt (Eintritts-Zustand) arbeitet. In diesem Zustand arbeitet der Oszillator 5 mit einer minimalen Frequenz, unabhängig von der Steuerspannung Vc. Diese Frequenz ist viel niedriger als die gewünschte Frequenz, die hier beispielhaft so gewählt wird, daß sie 622 MHz entspricht, und die in der Figur durch eine horizontale gestrichelte Linie angegeben ist.
  • Die allgemeine Rückkopplungsfunktion der Schaltung führt dann zu einem Spannungsanstieg am Eingang des Oszillators 5. Dieser Anstieg der Eingangsspannung macht sich aber nicht unmittelbar als Erhöhung der Betriebsfrequenz des Oszillators 5 bemerkbar, der vielmehr fortfährt, mit der dem Punkt t0 entsprechenden Frequenz zu arbeiten, bis die Eingangsspannung des Oszillators 5 die Schwelle V2 der Schaltung 31 erreicht.
  • Wenn diese Schwelle erreicht ist, emittiert die Schaltung 31 das Signal UP und die Zustandsmaschine tritt in Übereinstimmung mit der nachfolgenden ansteigenden Front von CLKIN zum Zustand 1 über, wodurch die erste Charakteristik gewählt wird. unter diesen Bedingungen erhöht sich die Arbeitsfrequenz des Oszillators 5 sehr schnell, wie schematisch durch einen Pfeil t1 veranschaulicht ist.
  • Bei Erreichen des Schnittpunkts zwischen dem Spannungswert V2 und der ersten Charakteristik ist die Betriebsfrequenz des Oszillators immer noch niedriger als der gewünschte Wert von 622 MHz und folglich ist das Signal UP weiterhin aktiv Obwohl der Komparator 31 seine Funktion des Verfolgens der gewünschten Frequenz auf der ersten Charakteristik erfüllt hat, interveniert er (Signal UP) als Ergebnis der obigen Situation beim Konfigurationssteuerelement 30 und bewirkt hierdurch, daß der Oszillator auf der zweiten Charakteristik arbeitet, wie bei t2 auf der rechten Seite in 8 gezeigt ist (Übergang zum Zustand 2).
  • All dies setzt sich in Abhängigkeit vom Spannungswert, der zu diesem Zeitpunkt am Oszillatoreingang anliegt, in die Erkennung der Tatsache um, daß die vom Oszillator VCO 5 erzeugte Frequenz die gewünschte Frequenz übersteigt. Der Oszillator 5 beginnt also, die genannte Frequenz zu verfolgen, indem er entlang der zweiten Charakteristik rückwärts absteigt, wodurch er an diesem Punkt innerhalb des oberen Bands V1, V2 des Komparator 31 mit der Hysterese zurückkehrt und auf der Arbeitsfrequenz stabilisiert wird. Obwohl die Schaltung korrekt arbeitet, ist dieser Arbeitspunkt aber nicht zufriedenstellend, da er an den Grenzen der Charakteristik liegt und wenig Spielraum für Nachfolgevariationen in den Betriebsbedingungen ist. Als Ergebnis liefert der Komparator auch weiterhin den Befehl UP der dann in t3 bewirkt, daß die Schaltung 30 den Zustand ändert, wodurch der Oszillator 5 zum Arbeiten mit der dritten Charakteristik (Status 3) geführt wird.
  • An diesem Punkt bewegt sich der Oszillator 5 unter Durchführung der Rückwärtsfolgefunktion auf der dritten Charakteristik zum gewünschten Betriebspunkt (Pfeil t4), der, wie dargestellt, einer Eingangsspannung unter V1 und einer Ausgangsfrequenz gleich de gewünschten Frequenz von 622 MHz entspricht. Das Signal UP befindet sich nun auf dem niedrigen Wert und die Schaltung wird in dem vorgenannten Betriebszustand stabilisiert, wo sie auch bei Auftreten von eher markanten Änderungen im Verhalten des VCO 5 verbleibt, die beispielsweise auf Temperaturänderungen beruhen, jedoch nur solange, als diese Änderungen nicht bewirken, daß der Oszillator 5 vom zentralen Band abweicht, das zwischen den extremen Schaltpegeln (V2, –V2') des hysteresebehafteten Komparators 31 liegt. Beim Auftreten einer sehr markanten Änderung des Betriebszustands, beispielsweise der Eingangsfrequenz, übersteigt die Steuerspannung den Wert V2 oder fällt unter –V2' und in der beschriebenen Weise wird eine neue Kennlinie ausgewählt. Das Ergebnis ist, daß durch die Schaltung 31 das Signal UP oder DOWN so erzeugt wird, daß über das Konfigurationssteuermodul 30 der Oszillator 5 dazu gebracht wird, sich zur gewünschten Charakteristik zu bewegen.
  • Solange das Prinzip der Erfindung unverändert bleibt, können natürlich die Konstruktionseinzelheiten und Ausführungsformen in weitem Umfang im Vergleich zum hier Beschriebenen und Dargestellten verändert werden, ohne hierdurch den Umfang der Erfindung zu verlassen. Beispielsweise könnte daran gedacht werden, die Stufe 23 des Oszillators 5 direkt mit dem Signal 200 zu steuern.

Claims (8)

  1. Phasenregelungsschleifenschaltung (1) mit: – einem Komparator (2), der ausgehend von einem Eingangssignal (CLKIN) und einem Rückkopplungssignal (FBCLK) ein Abweichungssignal erzeugen kann, – einem Schleifenfilter (4), der mit dem Abweichungssignal gespeist ist, – einem spannungsgesteuerten Oszillator (5), der zum Erzeugen eines starr an das Eingangssignal geketteten Ausgangssignals (CLKOUT), ausgehend von wenigstens einem Treibersignal, das aus dem durch das Schleifenfilter gefilterten Abweichungssignal erhalten wird, und zur Betriebsdurchführung gemäß einer Mehrzahl von Frequenz/Spannungs-Charakteristiken, die das Ausgangssignal auf das Treibersignal beziehen, ausgebildet ist, – eine Rückkopplungsschleife, die das Ausgangssignal empfängt und das Rückkopplungssignal liefert, und – Steuereinrichtungen (27, 81), die wenigstens ein Steuerelement (30, 31) enthalten, das auf das Abweichungssignal reagiert und das automatisch und selektiv den Betrieb des Oszillators gemäß einer Charakteristik steuert, die aus der Mehrzahl der Charakteristiken als eine Funktion des Abweichungssignals selektiv bestimmt ist, dadurch gekennzeichnet, daß das Steuerelement wenigstens ein Hysteresemodul (31) umfaßt, das als Doppelkomparator mit Hysterese konfiguriert ist, die einen Variationsbereich (V2, –V2') begrenzt, der zumindest an einem Ende durch ein Hystereseband (V1, V2; –V1', –V2') begrenzt ist, und eine Konfigurationssteuerschaltung (30) umfaßt, die auf das Ausgangssignal des Hysteresemoduls reagiert und eine neue Charakteristik wählt, wenn das Abweichungssignal einen äußeren Schwellenwert (V2; –V2') des Variations bereichs überschreitet, wobei der Selektionsprozeß endet, wenn das Abweichungssignal unter einen internen Wert (V1, –V1') des Variationsbereichs zurückkehrt.
  2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Variationsbereich an einem Ende durch ein oberes Hystereseband (V1, V2) und am anderen Ende durch ein unteres Hystereseband (–V1', –V2') des Hysteresemoduls (31) begrenzt ist.
  3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß jedes Hystereseband begrenzt ist durch ein Paar von Schwellenwerten (V1, V2; –V1', –V2'), und das Steuerelement (30, 31) dazu ausgebildet ist, eine höhere Charakteristik zu wählen, wenn das Abweichungssignal einen höheren externen Schwellenwert (V2) eines oberen Hysteresebands erreicht, und eine niedrigere Charakteristik zu wählen, wenn das Abweichungssignal einen niedrigeren externen Schwellenwert (–V2') eines unteren Hysteresebands erreicht.
  4. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Konfigurationssteuerschaltung (30) dazu ausgebildet ist, unter der Steuerung eines ansteigenden Signals (UP) und eines abfallenden Signals (DOWN) zu arbeiten, die sie bei Aktivierung durch das Eingangssignal (CLKIN) vom hysteresebehafteten Komparator (31) empfängt.
  5. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß die Konfigurationssteuerschaltung (30) dazu ausgebildet ist, an den Oszillator (5) ein Steuersignal (200) anzulegen, das die Betriebscharakteristik des Oszillators ausgehend von der Vielzahl von Charakteristiken bestimmt.
  6. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß der hysteresebehaftete Komparator (31) auf das Treibersignal des Oszillators (5) reagiert. TEXT FEHLT zeichnet, daß der Oszillator (5) ein Schleifenoszillator ist.
  7. Verfahren zum Steuern des Betriebs einer Phasenregelungsschleifenschaltung (1), umfassend die folgenden Verfahrensschritte: – Vergleichen eines Eingangssignals (CLKIN) und eines Rückkopplungssignals (SPCLK) in einem Komparator (2) zum Erzeugen eines Abweichungssignals, – Filtern des Abweichungssignals mit Hilfe eines Schleifenfilters (4), – mit Hilfe eines spannungsgesteuerten Oszillators (5) und ausgehend von wenigstens einem Steuersignal, das man aus dem durch das Schleifenfilter gefilterte Abweichungssignal erhält, Erzeugen eines Ausgangssignals (CLKOUT), das an das Eingangssignal gekettet ist, wobei der spannungsgesteuerte Oszillator dazu ausgebildet ist, gemäß einer Mehrzahl von Frequenz/Spannungs-Charakteristiken zu arbeiten, die das Ausgangssignal auf das Treibersignal beziehen, – Ableiten des Rückkopplungssignals aus dem Ausgangssignal über eine Rückkopplungsschleife, und – Steuern des Betriebs des Oszillators gemäß einer Charakteristik, die selektiv aus einer Mehrzahl von Charakteristiken als eine Funktion des Abweichungssignals bestimmt wird, dadurch gekennzeichnet, daß das Verfahren weiterhin die folgenden Verfahrensschritte umfaßt: – Vergleichen des Abweichungssignals mit einem Variationsbereich (V2; –V2'), der zumindest an einem Ende durch ein Hystereseband (V1, V2; –V1', –V2') begrenzt ist, – Auswählen einer unterschiedlichen Charakteristik, wenn das Abweichungssignal einen externen Schwellenwert (V2; –V2') des Variationsbereichs überschreitet, – Beenden des Wählprozesses, wenn das Abweichungssignal unter einen internen Schwellenwert (V1, –V1') des Variationsbereichs zurückkehrt, und internen Schwellenwert (V1, –V1') des Variationsbereichs zurückkehrt, und – Betreiben des Oszillators mit der selektiv bestimmten Charakteristik, bis das Abweichungssignal einen externen Schwellenwert dieses Variationsbereichs (V2, –V2') überschreitet, wobei dann eine andere Charakteristik gewählt wird.
  8. Verfahren nach Anspruch 8, bei dem eine höhere Charakteristik gewählt wird, wenn das Abweichungssignal einen oberen externen Schwellenwert (V2) eines oberen Hysteresebands erreicht, und eine niedrigere Charakteristik gewählt wird, wenn das Abweichungssignal einen unteren externen Schwellenwert (–V2') eines unteren Hysteresebands erreicht.
DE69824114T 1997-11-06 1998-11-03 Phasenregelkreis und Verfahren zum Steuern des Phasenregelkreises Expired - Lifetime DE69824114T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT97TO000970A IT1295950B1 (it) 1997-11-06 1997-11-06 Circuito ad aggancio di fase.
ITTO970970 1997-11-06

Publications (2)

Publication Number Publication Date
DE69824114D1 DE69824114D1 (de) 2004-07-01
DE69824114T2 true DE69824114T2 (de) 2005-07-07

Family

ID=11416118

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69824114T Expired - Lifetime DE69824114T2 (de) 1997-11-06 1998-11-03 Phasenregelkreis und Verfahren zum Steuern des Phasenregelkreises

Country Status (6)

Country Link
US (1) US6127896A (de)
EP (1) EP0915568B1 (de)
JP (1) JPH11225070A (de)
CA (1) CA2253583C (de)
DE (1) DE69824114T2 (de)
IT (1) IT1295950B1 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3573975B2 (ja) * 1998-10-23 2004-10-06 日本オプネクスト株式会社 光受信器、位相同期ループ回路、電圧制御発振器および周波数応答可変増幅器
IT1303599B1 (it) * 1998-12-11 2000-11-14 Cselt Ct Studi E Lab T Circuito ad aggancio di fase.
US6674331B2 (en) 2001-11-09 2004-01-06 Agere Systems, Inc. Method and apparatus for simplified tuning of a two-point modulated PLL
US7187220B1 (en) * 2003-12-18 2007-03-06 Nvidia Corporation Memory clock slowdown
US7315957B1 (en) 2003-12-18 2008-01-01 Nvidia Corporation Method of providing a second clock while changing a first supplied clock frequency then supplying the changed first clock
JP4651298B2 (ja) * 2004-04-08 2011-03-16 三菱電機株式会社 周波数自動補正pll回路
DE102004063935A1 (de) * 2004-07-01 2006-03-30 Krohne Meßtechnik GmbH & Co KG Frequenzsynthesizer und Verfahren zum Betrieb eines Frequenzsynthesizers
TWI296464B (en) * 2005-06-20 2008-05-01 Airoha Tech Corp Phase lock loop and operating method thereof
US9262837B2 (en) 2005-10-17 2016-02-16 Nvidia Corporation PCIE clock rate stepping for graphics and platform processors
US7336110B1 (en) 2007-01-17 2008-02-26 Atmel Corporation Differential amplitude controlled sawtooth generator
US7671642B2 (en) * 2006-12-13 2010-03-02 Atmel Corporation Amplitude controlled sawtooth generator
US20090153252A1 (en) * 2007-12-13 2009-06-18 Mei-Show Chen Multi-band voltage controlled oscillator controlling module, phase locked loop utilizing which and related method thereof
US7834708B1 (en) * 2008-04-30 2010-11-16 Integrated Device Technology, Inc. Method and apparatus for analog smooth switch in VCO loading control

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799807B2 (ja) * 1990-03-09 1995-10-25 株式会社東芝 位相同期回路
DE4031939A1 (de) * 1990-10-09 1992-05-07 Rohde & Schwarz Verfahren zum voreinstellen eines phasengeregelten oszillators auf einen vorgegebenen frequenzwert
US5257294A (en) * 1990-11-13 1993-10-26 National Semiconductor Corporation Phase-locked loop circuit and method
KR940005459A (ko) * 1992-06-22 1994-03-21 모리시타 요이찌 Pll회로
US5331292A (en) * 1992-07-16 1994-07-19 National Semiconductor Corporation Autoranging phase-lock-loop circuit
US5422603A (en) * 1994-06-02 1995-06-06 International Business Machines Corporation CMOS frequency synthesizer

Also Published As

Publication number Publication date
EP0915568A3 (de) 2000-07-19
IT1295950B1 (it) 1999-05-28
JPH11225070A (ja) 1999-08-17
DE69824114D1 (de) 2004-07-01
US6127896A (en) 2000-10-03
ITTO970970A0 (it) 1997-11-06
EP0915568B1 (de) 2004-05-26
EP0915568A2 (de) 1999-05-12
CA2253583C (en) 2001-05-15
CA2253583A1 (en) 1999-05-06
ITTO970970A1 (it) 1999-05-06

Similar Documents

Publication Publication Date Title
DE69932583T2 (de) Phasenregelkreis
EP0012899B1 (de) Digitale Phasenregelschaltung mit einer Hilfsschaltung
DE3232155C2 (de) Schaltungsanordnung zur Regelung der Phasendifferenz zwischen einem Eingangssignal und einem Ausgangssignal
DE69106159T2 (de) Phasenregelschaltung und dadurch entstandener Frequenzvervielfacher.
DE3888927T2 (de) Taktwiedergewinnungsanordnung.
DE60008688T2 (de) Frequenzdetektor und Phasenregelkreisschaltung mit einem solchen Detektor
DE69229087T2 (de) Integrierte Halbleiterschaltung mit Taktsignalgenerator
DE69824114T2 (de) Phasenregelkreis und Verfahren zum Steuern des Phasenregelkreises
DE69533913T2 (de) Frequenzsynthesizer
DE60212012T2 (de) Taktschaltung, die während einer Umschaltung von Aktivtakt auf Bereitschafstakt die Phasenverschiebung unterdrücken kann
DE69501752T2 (de) PLL-Frequenzsynthetisierer
DE69300291T2 (de) Frequenzregelschleife.
DE102007001148A1 (de) Phasenregelschleife zum schnellen Einregeln und darauf bezogenes Verfahren
DE69411511T2 (de) Schaltung zur Taktrückgewinnung mit angepassten Oszillatoren
EP0262481A2 (de) Schaltungsanordnung zur Erzeugung eines zu einer zugeführten Referenzfrequenz frequenzsynchronen Taktsignals
DE3321601A1 (de) Steuerschaltung fuer eine phasenstarre schleife
DE1959162C3 (de) Stufenweise nach einem Frequenzraster einstellbarer Frequenzgenerator
DE69829576T2 (de) Automatische abstimmung eines integrierten oszillators
DE69710165T2 (de) Phasenregelschleife
DE60125764T2 (de) Lineare digitale phasendetektion ohne toten bereich
DE10143051B4 (de) Verzögerungsregelkreis zum Reduzieren der Last einer variablen Verzögerungseinheit beim Hochfrequenzbetrieb und zum stabilen Verriegeln eines externen Taktsignals
EP0460274B1 (de) Verfahren und Schaltungsanordnung für einen Phasenkomparator
WO2005078935A1 (de) Digitaler phasenregelkreis mit schnellem einschwingverhalten
DE69431936T2 (de) Verfahren und Gerät zur Taktsteuerung
DE2648103A1 (de) Schwingkreis mit freischwingendem und durchstimmbarem oszillator

Legal Events

Date Code Title Description
8364 No opposition during term of opposition