DE69229087T2 - Integrierte Halbleiterschaltung mit Taktsignalgenerator - Google Patents

Integrierte Halbleiterschaltung mit Taktsignalgenerator

Info

Publication number
DE69229087T2
DE69229087T2 DE69229087T DE69229087T DE69229087T2 DE 69229087 T2 DE69229087 T2 DE 69229087T2 DE 69229087 T DE69229087 T DE 69229087T DE 69229087 T DE69229087 T DE 69229087T DE 69229087 T2 DE69229087 T2 DE 69229087T2
Authority
DE
Germany
Prior art keywords
clock signal
frequency
ring oscillator
circuit
sfe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69229087T
Other languages
English (en)
Other versions
DE69229087D1 (de
Inventor
Takano Chiaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Application granted granted Critical
Publication of DE69229087D1 publication Critical patent/DE69229087D1/de
Publication of DE69229087T2 publication Critical patent/DE69229087T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0997—Controlling the number of delay elements connected in series in the ring oscillator
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Dram (AREA)

Description

    Gebiet der Erfindung
  • Die Erfindung betrifft eine integrierte Halbleiterschaltung gemäß dem Oberbegriff von Anspruch 1. Eine derartige integrierte Halbleiterschaltung ist aus Patent Abstracts of Japan, Vol. 14, No. 312 (E-948), 5. Juli 1990 und aus JP-A-2 100 514 (RICOH CO LTD), 12. April 1990, bekannt.
    • Beschreibung des Stands der Technik
  • Wie bereits bekannt, kamen in diesen Tagen Halbleiter in Gebrauch, die so aufgebaut sind, dass Verbindungen verwendet sind, die aus zwei oder mehr Elementen bestehen, wie GaAs, InP, AlGaAs und InGaAs. Im Vergleich mit den in weitem Umfang verwendeten Si-Halbleitern sorgen diese Verbindungshalbleiter für Hochgeschwindigkeitsvorgänge, und sie finden spezielle, nützliche Verwendung bei Bauteilen mit ultrahoher Geschwindigkeit und ultrahoher Frequenz. Während jedoch Hochgeschwindigkeitsbetrieb realisiert wird, zeigen Verbindungshalbleiter Mängel wie viele Kristalldefekte, die durch elektronische Instabilität an Kristalloberflächen verursacht sind, geringe mechanische Festigkeit und hohe Herstellkosten.
  • Diese Mängel erschweren es, nur unter Verwendung von Verbindungshalbleitern alle Schaltungselemente bereitzustellen, die dazu erforderlich sind, eine Schaltung aufzubauen. Daher werden Verbindungshalbleiter häufig dazu verwendet, Si-Halbleiter zu ergänzen, wenn es darum geht, Eigenschaften zu liefern, die alleine durch Si-Halbleiter nicht erzielbar sind. Aus diesen Gründen wird manchmal eine Kombination aus Verbindungshalbleitern und Si- Halbleitern auf demselben, eine Schaltung bildenden Substrat verwendet.
  • Um eine aus sowohl Verbindungshalbleitern als auch Si-Halbleitern bestehende Gesamtschaltung durch ein einzelnes Taktsignal zu betreiben, muss das Taktsignal eine Frequenz aufweisen, die zum Ansteuern der Si-Halbleiter geeignet ist, die langsamer als die Verbindungshalbleiter mit derselben Schaltung arbeiten, was es unmöglich macht, die hervorragenden Eigenschaften der Verbindungshalbleiter, nämlich ihren Hochgeschwindigkeitsbetrieb, am besten zu nutzen.
  • Eine mögliche Maßnahme zum Überwinden dieses Problems, um den Vorteil der Verbindungshalbleiter vollständig herbeizuführen, besteht darin, die Verbindungshalbleiter und die Si-Halbleiter mit derselben Schaltung mit gesonderten Taktsignalen zu betreiben.
  • Um ein Taktsignal zum Ansteuern von Verbindungshalbleitern zu erzeugen, muss für eine solche Steuerung gesorgt werden, dass dieses Taktsignal in eine bestimmte Beziehung mit dem Taktsignal zum Ansteuern der Si-Halbleiter gesetzt wird.
  • Eine Schaltung zum Erzeugen eines Taktsignals mit einer bestimmten Beziehung zu einem anderen Taktsignal besteht allgemein aus einer PLL-Schaltung aus einem Phasenkomparator 1, einem Schleifenfilter 2, einem spannungsgesteuerten Oszillator 3 und einem 1/N-Dividierer 44, wie es in Fig. 1 dargestellt ist. Jedoch ist die in Fig. 1 dargestellte PLL-Schaltung eine Analogschaltung, was es unmöglich macht, die gesamte Taktsignal-Generatorschaltung alleine durch digitale, integrierte Schaltungstechnik aufzubauen. Demgemäß erforderte das Integrieren einer Schaltung mit einem Taktsignalgenerator bisher einen komplizierten Prozess.
  • Die oben genannte Veröffentlichung Patent Abstracts of Japan, Vol. 14, No. 312 (E-948), 5. Juli 1990, und JP-A-2 100 514 (RICOH CO LTD), 12. April 1990, offenbart eine Steuerungseinrichtung zum Steuern einer hochgenauen integrierten Verzögerungsleitung. Dieses Dokument kommt dem oben im Hinblick auf Fig. 1 dieser Anmeldung beschriebenen Stand der Technik ziemlich nahe, obwohl es auf einen anderen Zweck ausgerichtet ist. Dieses Dokument offenbart eine PLL-Schaltung, bei der die durch einen Ringoszillator erhaltene Schwingungsfrequenz durch eine programmierbare Zahl geteilt wird, mit einer Bezugsfrequenz phasenverglichen wird und in einer Schleife auf einen den Ringoszillator steuernden Spannungsregler rückgeführt wird. Der Spannungsregler und der Ringoszillator entsprechen so dem spannungsgesteuerten Oszillator 3 in der oben genannten Fig. 1. Es bestehen jedoch dieselben Mängel, da es sich ebenfalls um eine analoge Schaltung handelt.
  • Patent Abstracts of Japan, Vol. 7, No. 103 (E-173), 6. Mai 1983 und JP-A- 58 025 710 (FUJITSU K. K.), 16. Februar 1983, offenbaren einen variablen Frequenzoszillator, bei dem eine gewünschte Schwingungsfrequenz dadurch eingestellt wird, dass in einer integrierten Schaltung die Anzahl digitaler Verzögerungselemente selektiv variiert wird, die in der Verzögerungsschleife eines Ringoszillators in Reihe geschaltet sind. Die digitalen Verzögerungselemente sind in Form mehrerer Reihen mit jeweils einer verschiedenen Anzahl von Gattern angeordnet. Eine der mehreren Reihen wird auf ein Auswählsignal hin ausgewählt, das durch einen Wert gesteuert wird, der durch einen Zähler zum Teilen der Ausgangsfrequenz des Ringoszillators erhalten wird, um dadurch eine Rückkopplungsschleife zu bilden. Jedoch ist die Funktion des Auswählsignalgenerators in der Zusammenfassung nicht detailliert angegeben. Ferner zeigt dieses Dokument keinen Phasenvergleich einer Ausgangsfrequenz mit einer extern zugeführten Taktfrequenz sowie keine Steuerung der Ausgangsfrequenz in bestimmter Beziehung zu einem externen Taktsignal. Gemäß diesem Dokument erhöht die Anordnung der mehreren Reihen auszuwählender Gatter die Integrationsfläche dieses bekannten variablen Frequenzoszillators.
  • Patent Abstracts of Japan, Vol. 10, No. 117 (E-400), 2. Mai 1986, und JP-A- 60 250 712 (Toshiba K. K.), 11. Dezember 1985, zeigen ein anderes Beispiel zum Einstellen der Frequenz eines Ringoszillators durch Ändern der Anzahl seiner digitalen Stufen, insbesondere einer ungeraden Zahl von Invertern durch Schaltelemente, die auf Frequenzsteuerungssignale ansprechen. Bei dieser bekannten Schaltungen können durch die Frequenzsteuerungssignale vier Arten von Frequenzniveaus erzeugt und ausgewählt werden, jedoch nicht in einer bestimmten Beziehung zu einem von außen zugeführten Taktsignal eingestellt werden.
  • Das Dokument EP-A-0 357 527 beschreibt einen insgesamt digital ausgeführten Zeitsignalgenerator mit zählwert-synchronisierter Schleife (CLL = countlocked-loop), der seine Ausgangsimpulsintervalle automatisch so anpasst, dass eine Anpassung innerhalb der Dauer periodischer Eingangsimpulse existiert, was unter Verwendung einer unmittelbaren digitalen Rückkopplungsschleife erfolgt. Die Intervalle sind immer synchron zu den Vorderflanken der Eingangsimpulse, und ihre Anzahl innerhalb der Dauer der periodischen Eingangsimpulse ist mit Inkrementen von 1 auswählbar. Auch die Breite eines Eingangsimpulses hin lässt eine Synchronisierlogik eine Folge von durch einen Oszillator erzeugten Taktimpulsen an einen ersten durch N teilenden Zähler durch, der auch ein Signal für den Wert N von einem zweiten Zähler erhält. Die digitale Rückkopplungsschleife wird durch einen dritten N-Zähler und einen Größenkomparator geschlossen, der an seinem zweiten Eingang eine Bezugsintervallzahl erhält. Der zweite N-Zähler wird abhängig vom Vergleichsergebnis inkrementiert, dekrementiert oder unverändert belassen.
  • Auf diese Weise wird der durch N teilende Zähler automatisch über die digitale Rückkopplungsschleife aktualisiert, die aus dem dritten Zähler, dem Größenkomparator und dem zweiten (N)-Zähler besteht, um sein endgültiges durch Zählen gewonnenes Zeitsignal an die Eingangsimpulsdauer anzupassen. Dadurch verfügt ein Zeitsignalgenerator über einen vergrößerten Dynamikbereich, der erhöht werden kann, um an verschiedene Eingangsimpulsbreiten angepasst zu sein. Jedoch sind die Impulsintervalle der Ausgangsimpulse innerhalb einer Eingangsimpulsbreite des bekannten digitalen Zeitsignalgenerators mit zählwert-synchronisierter Schleife konstant und durch die Anzahl (B) von Intervallen (programmierten Eingangssignalen) bestimmt, so dass ihre Frequenz vorbestimmt und fixiert ist und nicht entsprechend einem von außen zugeführten Taktsignal eingestellt werden kann.
    • AUFGABE UND ZUSAMMENFASSUNG DER ERFINDUNG
  • Daher ist es eine Aufgabe der Erfindung, alleine durch die Technologie für digitale integrierte Schaltungen einen Taktsignalgenerator zu schaffen, der ein hochfrequentes Taktsignal erzeugt, das in bestimmter Beziehung zu einem von außen gelieferten Taktsignal eingestellt wird.
  • Gemäß einer wesentlichen Erscheinungsform ist durch die Erfindung eine integrierte Halbleiterschaltung mit einem Taktsignalgenerator mit folgendem geschaffen:
  • - einem Ringoszillator, der an seinem Ausgangsanschluss Schwingungsfrequenzen liefert, die durch die Summe der Verzögerungszeiten bestimmt sind, die durch Schaltungselemente geliefert werden, die im Ringoszillator in Reihe geschaltet sind;
  • - einem Frequenzdividierer, der mit dem Ausgangsanschluss des Ringoszillators verbunden ist und die am Ausgangsanschluss des Ringoszillators gelieferte Schwingungsfrequenz durch eine spezifizierte Zahl teilt;
  • - einem Phasenkomparator, der das Ausgangssignal des Dividierers erhält und die Frequenz dieses Ausgangssignals des Dividierers mit der Frequenz eines Taktsignals vergleicht;
  • dadurch gekennzeichnet, dass
  • - ein Auf-Ab-Zähler vorhanden ist, der ein Schaltsignal zum Auswählen einer Anzahl der Schaltungselemente des Ringoszillators und damit der Summe der von diesen Schaltungselementen gelieferten Verzögerungszeiten erzeugt, um dadurch die Schwingungsfrequenz des Ringoszillators auf Grundlage des Vergleichsergebnisses im Phasenkomparator einzustellen; und
  • - der Ringoszillator Auswähleinrichtungen aufweist, die in Reihe mit den Schaltungselementen geschaltet sind und durch das Schaltsignal des Auf-Ab- Zählers so geschaltet werden, dass die Schwingungsperiode des Ringoszillators so eingestellt wird, dass sie entsprechend der spezifizierten Zahl niedriger als die Schwingungsperiode des extern eingegebenen Taktsignals ist; wobei
  • - der Taktsignalgenerator durch das extern eingegebene Taktsignal so gesteuert wird, dass er sein internes Taktsignal erzeugt, dessen Frequenz entsprechend der spezifizierten Zahl höher als die Frequenz des extern eingegebenen Taktsignals ist (Anspruch 1).
  • Gemäß einer vorteilhaften Entwicklung umfasst der Taktsignalgenerator einen Taktsignalregler, der sowohl das extern eingegebene Taktsignal als auch das interne Taktsignal höherer Frequenz ausgibt.
  • Eine weitere vorteilhafte Entwicklung ergibt die integrierte Halbleiterschaltung, die aus sowohl Verbindungshalbleitern als auch Si-Halbleitern besteht.
  • Sowohl der Ringoszillator, der die Schwingungsfrequenz vom Ringoszillator durch eine spezifizierte Zahl teilende Dividierer, der Phasenkomparator zum Vergleichen der Frequenz des vom Dividierer gelieferten Ausgangssignals mit der Frequenz des von außen gelieferten externen Taktsignals sowie der Auf- Ab-Zähler zum Einstellen der Schwingungsfrequenz des Ringoszillators auf Grundlage des Vergleichsergebnisses vom Phasenkomparator können dadurch aufgebaut werden, dass alleine die Technologie digitaler integrierter Schaltungen verwendet wird. Daher ermöglicht es das Vorhandensein eines Taktsignalgenerators mit diesen Schaltungselementen, alleine durch die Technologie digitaler integrierter Schaltungen eine Schaltung zu erzeugen, die ein hochfrequentes internes Taktsignal erzeugt, das durch ein externes Taktsignal mit niedrigerer Frequenz gesteuert wird.
    • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Fig. 1 ist ein Blockdiagramm, das ein Beispiel einer bekannten Taktsignal- Generatorschaltung veranschaulicht;
  • Fig. 2 ist ein Blockdiagramm, das eine integrierte Halbleiterschaltung zeigt, die gemäß einem ersten Ausführungsbeispiel der Erfindung realisiert ist;
  • Fig. 3 ist ein Blockdiagramm, das ein Beispiel des Phasenkomparators der integrierten Halbleiterschaltung zeigt, die als in Fig. 2 dargestelltes erstes Ausführungsbeispiel der Erfindung realisiert ist;
  • Fig. 4 ist ein zeitbezogenes Diagramm, das den Phasenvoreilungsbetrieb des in Fig. 3 dargestellten Phasenkomparators bei der Erfindung zeigt;
  • Fig. 5 ist ein zeitbezogenes Diagramm, das den Phasennacheilungsbetrieb des in Fig. 3 dargestellten Phasenkomparators bei der Erfindung zeigt; und
  • Fig. 6 veranschaulicht eine Taktsignal-Generatorschaltung, die als zweites Ausführungsbeispiel der Erfindung in Anwendung auf einen Schaltungsaufbau realisiert ist, bei dem integrierte Schaltungen mit sowohl niedriger Geschwindigkeit als auch hoher Geschwindigkeit gleichzeitig existieren.
    • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
  • Fig. 2 ist ein Blockdiagramm einer integrierten Halbleiterschaltung, die als bevorzugtes Ausführungsbeispiel der Erfindung realisiert ist.
  • Gemäß Fig. 2 besteht die integrierte Halbleiterschaltung des vorliegenden Ausführungsbeispiels aus einem Ringoszillator 20, einem Dividierer 14, einem Phasenkomparator 15, und einem Auf-Ab-Zähler 16.
  • Der Ringoszillator 20, der aus einer ersten, einer zweiten und einer dritten Auswähleinrichtung 11, 12 und 13, einer ersten, einer zweiten und einer dritten Verzögerungsschaltung 21, 22 und 23 sowie Invertern 17, 18 und 19 besteht, schwingt mit einer Frequenz, die durch die Summe von Verzögerungszeiten bestimmt ist, die durch diese Verzögerungsschaltungen angegeben werden, wobei die Frequenz durch ein 3-Bit-Schaltsignal variiert wird, das an die Auswähleinrichtungen 11, 12 und 13 gelegt wird.
  • Beim Ausführungsbeispiel sind die durch die Verzögerungsschaltungen 21, 22 und 23 erzeugten Verzögerungszeiten auf τ, 2τ und 4τ eingestellt, wodurch es möglich ist, die Schwingungsperiode des Ringoszillators 20 mit einem Intervall von τ durch das Schaltsignal von t bis auf (t + 7τ) zu variieren. Das heißt, dass die Schwingungsfrequenz von 1/t bis auf 1/(t + 7τ) variiert werden kann. Es ist zu beachten, dass das Intervall t die Periode ist, die dadurch gebildet wird, dass dafür gesorgt wird, dass der Ringoszillator 20 in einem Modus arbeitet, in dem das Taktsignal nicht alle Verzögerungs schaltungen 21, 22 und 23 durchläuft.
  • Die Verzögerungsschaltungen 21, 22 und 23 zum Variieren der Schwingungsfrequenz können jeweils durch eine gerade Anzahl von Invertern gebildet sein. Der Auf-Ab-Zähler 16 inkrementiert den Ausgangswert um 1, wenn das Auswärtszählsignal SU an den Aufwärtszählsignal-Eingangsanschluss auf angelegt wird, und er dekrementiert den Ausgangswert um 1, wenn das Abwärtszählsignal SD an den Abwärtszählsignal-Anschluss ab angelegt wird.
  • Ein Dividierer 14 teilt die Frequenz des ihm zugeführten Signals durch (N + 1). Als Beispiel sei angenommen, dass ein 16-Bit-Multiplizierer in einer integrierten Schaltung installiert ist, die den Taktsignalgenerator des Ausführungsbeispiels enthält; um das Taktsignal zum Betreiben des 16-Bit- Multiplizierers zu erzeugen, wird der Dividierer 14 mit dem Teilungsfaktor 1/17 verwendet, da bei diesem Beispiel N den Wert 16 hat.
  • Ein Phasenkomparator 15 vergleicht das Dividierer-Ausgangssignal Sfi mit dem externen Taktsignal Sfe. Wenn sich zeigt, dass das Dividiererausgangssignal Sfi dem externen Taktsignal Sfe phasenmäßig voreilt, wird das Abwärtszählsignal SD auf den logisch hohen Pegel gesetzt. Umgekehrt wird das Aufwärtszählsignal % auf den logisch hohen Pegel gesetzt, wenn sich zeigt, dass das Dividierer-Ausgangssignal Sfi dem externen Taktsignal Sfe phasenmäßig nacheilt. Der so arbeitende Phasenkomparator 15 kann dadurch aufgebaut werden, dass mehrere NOR-Schaltungen 30 verwendet werden, wie es in Fig. 3 dargestellt ist.
  • Fig. 4 und Fig. 5 zeigen zeitbezogene Diagramme, die repräsentieren, wie sich Ausgangssignale des Phasenkomparators 15 abhängig von Eingangssignalen in den Phasenkomparator 16 ändern. Insbesondere zeigt Fig. 4 den Zustand, in dem das Dividierer-Ausgangssignal Sfi dem externen Taktsignal Sfe phasenmäßig voreilt, und Fig. 5 zeigt den Zustand, in dem das Dividierer-Ausgangssignal Sfi dem externen Taktsignal Sfe phasenmäßig nacheilt.
  • Wie es aus Fig. 4 deutlich erkennbar ist, wird, wenn das Dividierer-Ausgangssignal Sfi dem externen Taktsignal Sfe phasenmäßig vorteilt, das Abwärtszählsignal SD auf den logisch hohen Pegel gesetzt; wenn das Dividierer-Ausgangssignal Sfi dem externen Taktsignal Sfe phasenmäßig nacheilt, wird das Aufwärtszählsignal SU auf den logisch hohen Pegel gesetzt.
  • Auf Grundlage der oben beschriebenen Schaltungsfunktionen ist davon auszu gehen, dass das Beispiel in seiner Gesamtheit auf die folgende Weise arbeitet. Wenn nämlich die Frequenz des intern erzeugten Taktsignals Sfc höher als das (n+1)-oder 17-fache der Frequenz des externen Taktsignals Sfe ist, wird das durch Teilen des intern erzeugten Taktsignals Sfc durch 17 erhaltene Dividierer-Ausgangssignal Sfi vom Dividierer 4 durch den Komparator 5 mit dem externen Taktsignal Sfe verglichen, um dadurch das Abwärtszählsignal SD zu erzeugen. Dieses Signal wird auf den Abwärtszählsignal-Eingangsanschluss ab des Auf-Ab-Zählers 6 gegeben, um den Wert des 3-Bit-Ausgangssignals um 1 zu dekrementieren.
  • Das 3-Bit-Signal wird an die Auswähleinrichtungen 11, 12 und 13 des Ringoszillators 20 gegeben, um die Summe der durch die Verzögerungsschaltungen 21, 22 und 23 gelieferten Verzögerungszeiten um τ zu inkrementieren, um dadurch die Schwingungsfrequenz des Ringoszillators 20 abzusenken. Die sich ergebende Frequenz wird erneut durch den Phasenkomparator 15 verglichen. Dieser Vorgang wird wiederholt, bis die Schwingungsfrequenz des interen Taktsignals niedriger als das (n+1)-fache der Frequenz des externen Taktsignals wird.
  • Wenn andererseits die Schwingungsfrequenz des intern erzeugten Taktsignals Sfc kleiner als das (n+1)-fache der Frequenz des externen Taktsignals Sfe wird, gibt der Phasenkomparator 15 das Aufwärtszählsignal SU aus, um dadurch die Schwingungsfrequenz des Ringoszillators zu erhöhen.
  • So wird das vom Ringoszillator 20 gelieferte intern erzeugte Taktsignal Sfc so eingestellt, dass die Periode des Signals, wie durch Teilen des intern erzeugten Taktsignals durch (n+1) erhalten, in dem Bereich von 2-r um die Periode des externen Taktsignals Sfe herum gelangt. Das heißt, dass die Frequenz des intern erzeugten Taktsignals Sfc immer auf ein Niveau nahe dem (n+1)-fachen der Frequenz des externen Taktsignals Sfe eingestellt wird.
  • Es sei angenommen, dass dafür gesorgt ist, dass das interne Taktsignal einer bestimmten integrierten Halbleiterschaltung mit einer Frequenz arbeitet, die höher als die des am Eingangsanschluss der Schaltung zugeführten externen Taktsignals Sfe ist, um dadurch einen 16-Bit-Zeitmultiplex-Multiplizierer vom Additionstyp zu erzeugen. In diesem Fall kann ein 16-Bit- Multiplikationsvorgang durch 16 Teilprodukt-Additionsvorgänge ersetzt werden. Das heißt, dass der 16-Bit-Zeitmultiplex-Multiplizierer vom Additionstyp als Addierer angesehen werden kann, der einen Multipliziervorgang dadurch ausführt, dass er 16 Additionsvorgänge mit einem Addierer innerhalb einer externen Taktperiode ausführt. Demgemäß muss, um die 16 Addiervorgänge innerhalb einer Periode des externen Taktsignals auszuführen, die Frequenz des intern erzeugten Taktsignals Sfc dem 16-fachen der Frequenz des Taktsignals Sfe entsprechen oder höher sein.
  • Wenn die Frequenz des intern erzeugten Taktsignals Sfc mehr als erforderlich erhöht wird, wird die Schaltung betriebsunfähig. Daher ist es erwünscht, dass die Frequenz des intern erzeugten Taktsignals Sfc auf ein Niveau eingestellt wird, dass das 16-fache des externen Taktsignals Sfe nicht wesentlich überschreitet, oder auf ein Niveau nahe dem 16-fachen der Frequenz des externen Taktsignals. Wie es aus der obigen Beschreibung deutlich erkennbar ist, ermöglicht es das Erzeugen eines internen Taktsignals, dessen Frequenz auf ein Niveau nahe dem 17-fachen der Frequenz des externen Taktsignals eingestellt wird, das der 16-Bit-Zeitmultiplex-Multiplizierer vom Additionstyp immer 16 Additionsoperationen innerhalb einer Periode des externen Taktsignals ausführt, damit die Schaltung korrekt arbeitet.
  • Wie oben beschrieben, kann das Ausbilden des Taktsignalgenerators gemäß dem Ausführungsbeispiel auf einer integrierten Halbleiterschaltung für hohe Geschwindigkeit automatisch ein internes Taktsignal Sfc erzeugen, dessen Frequenz ein ganzzahliges Vielfaches der Frequenz des externen Taktsignals ist, was den internen Betrieb der oben genannten Schaltung schneller als den Betrieb außerhalb der Schaltung macht.
  • Da der oben beschriebene Aufbau es nicht erforderlich macht, eine Leiterbahn zum Übertragen eines Taktsignals mit ultrahoher Geschwindigkeit auf der Leiterplatte zu verlegen, kann der Aufbau auf einer herkömmlichen Leiterplatte erfolgen, was es ermöglicht, die gesamte Schaltung auf Grundlage der Spezifikationen für Betriebsabläufe mit niedriger Geschwindigkeit aufzubauen.
  • Wie es in Fig. 6 dargestellt ist, ermöglicht es das Aufbauen der Taktreglerschaltung 38, die das interne Taktsignal Sfc mit einer durch das externe Taktsignal Sfe kontrollierten hohen Frequenz erzeugt, unter Verwendung des Ausführungsbeispiels, eine Schaltung wirkungsvoll zu betreiben, auf der gleichzeitig integrierte Schaltungen für sowohl niedrige als auch hohe Geschwindigkeit existieren. In der so aufgebauten Schaltung können alle integrierten Halbleiterschaltungen unter Verwendung alleine digitaler Prozesse aufgebaut werden, was für große Vorteile beim Schaltungsdesign und beim Prozess sorgt.
  • Wie beschrieben, und wie es einem ersten Gesichtspunkt der Erfindung entspricht, wird ein Taktsignalgenerator zum Erzeugen eines Taktsignals mit hoher Frequenz dadurch aufgebaut, dass folgendes verwendet wird: ein Ringoszillator zum Erzeugen variabler Schwingungsfrequenzen; ein Dividierer zum Teilen der vom Ringoszillator gelieferten Schwingungsfrequenz durch eine spezifizierte Zahl; einen Phasenkomparator zum Vergleichen der Frequenz des vom Dividierer gelieferten Ausgangssignals mit der Frequenz des von außen zugeführten externen Taktsignals; und einen Auf-Ab-Zähler zum Einstellen der Schwingungsfrequenz des Ringoszillators auf Grundlage des Vergleichsergebnisse vom Phasenkomparator, so dass die Erfindung dadurch aufgebaut werden kann, dass alleine die Technologie für digitale integrierte Schaltungen verwendet wird. Demgemäß kann die Schaltung zum Erzeugen eines Taktsignals, wie es zum wirkungsvollen Betreiben einer Schaltung erforderlich ist, in der gleichzeitig integrierte Halbleiterschaltungen für sowohl niedrige als auch hohe Geschwindigkeit existieren, dadurch aufgebaut werden, dass alleine die Technologie digitaler integrierter Schaltungen verwendet wird, um dadurch das Design und Herstellprozesse zu vereinfachen, wie sie zum Herstellen einer herkömmlichen Taktsignal-Generatorschaltung zum Erzeugen eines Taktsignals hoher Frequenz, das durch ein von außen zugeführtes Taktsignal eingestellt wird, erforderlich sind.
  • Gemäß einem zweiten Gesichtspunkt der Erfindung kann eine Schaltung, in der gleichzeitig integrierte Schaltungen für sowohl niedrige als auch hohe Geschwindigkeit existieren, mit Geschwindigkeiten betrieben werden, wie sie für jede dieser Schaltungen optimal sind, während für eine organische Beziehung zwischen ihren Betriebszeitpunkten gesorgt ist.
  • Gemäß einem dritten Gesichtspunkt der Erfindung kann eine integrierte Halbleiterschaltung, die mit einem internen Taktsignal arbeitet, das schneller als ein externes Taktsignal ist, dadurch aufgebaut werden, dass alleine die Technologie digitaler integrierter Schaltungen verwendet wird, um dadurch den Prozess zum Herstellen integrierter Halbleiterschaltungen zu vereinfachen, die den Vorteil eines Hochgeschwindigkeitsbetriebs liefern können. Außerdem kann dann, wenn eine Schaltung betrieben wird, in der gleichzeitig integrierte Halbleiterschaltungen sowohl niedriger als auch hoher Geschwindigkeit existieren, die Erzeugung eines internen Taktsignals mit hoher Frequenz die mit hoher Geschwindigkeit arbeitenden integrierten Halbleiterschaltungen in einem Zustand optimal nutzen, in dem es von außen gesehen so erscheint, als würden alle integrierten Halbleiterschaltungen mit niedriger Geschwindigkeit arbeiten. Demgemäß ist es nicht erforderlich, über die gesamte Leiterplatte hinweg das Taktsignal mit ultrahoher Geschwindigkeit zu liefern, um integrierter Halbleiterschaltungen anzusteuern, die mit Hochgeschwindigkeitsvorgängen arbeiten können, wodurch eine herkömmliche Leiterplatte zur Verfügung steht, um eine Schaltung mit ultrahoher Geschwindigkeit aufzubauen.

Claims (3)

1. Integrierte Halbleiterschaltung mit einem Taktsignalgenerator mit:
- einem Ringoszillator (20), der an seinem Ausgangsanschluss Schwingungsfrequenzen (Sfc) liefert, die durch die Summe der Verzögerungszeiten bestimmt sind, die durch Schaltungselemente (21-23; 17-19) geliefert werden, die im Ringoszillator (20) in Reihe geschaltet sind;
- einem Frequenzdividierer (14), der mit dem Ausgangsanschluss des Ringoszillators (20) verbunden ist und die am Ausgangsanschluss des Ringoszillators gelieferte Schwingungsfrequenz (Sfc) durch eine spezifizierte Zahl (N+1) teilt;
- einem Phasenkomparator (15), der das Ausgangssignal (Sfi) des Dividierers (14) erhält und die Frequenz dieses Ausgangssignals (Sfi) des Dividierers mit der Frequenz eines Taktsignals (Sfe) vergleicht;
dadurch gekennzeichnet, dass
- ein Auf-Ab-Zähler (16) vorhanden ist, der ein Schaltsignal zum Auswählen einer Anzahl der Schaltungselemente des Ringoszillators (20) und damit der Summe der von diesen Schaltungselementen gelieferten Verzögerungszeiten erzeugt, um dadurch die Schwingungsfrequenz (Sfc) des Ringoszillators auf Grundlage des Vergleichsergebnisses im Phasenkomparator (15) einzustellen; und
- der Ringoszillator (20) Auswähleinrichtungen (11, 12, 13) aufweist, die in Reihe mit den Schaltungselementen (21-23, 17-19) geschaltet sind und durch das Schaltsignal des Auf-Ab-Zählers (16) so geschaltet werden, dass die Schwingungsperiode des Ringoszillators (20) so eingestellt wird, dass sie entsprechend der spezifizierten Zahl (N+1) niedriger als die Schwingungsperiode des extern eingegebenen Taktsignals (Sfe) ist; wobei
- der Taktsignalgenerator durch das extern eingegebene Taktsignal (Sfe) so gesteuert wird, dass er sein internes Taktsignal (Sfc) erzeugt, dessen Frequenz entsprechend der spezifizierten Zahl (N+1) höher als die Frequenz des extern eingegebenen Taktsignals (Sfe) ist.
2. Integrierte Halbleiterschaltung mit dem Taktsignalgenerator gemäß Anspruch 1, bei der der Taktsignalgenerator einen Taktregler (38) aufweist, der sowohl das extern eingegebene Taktsignal (Sfe) als auch das interne Taktsignal (Sfc) mit höherer Frequenz ausgibt.
3. Integrierte Halbleiterschaltung mit dem Taktsignalgenerator gemäß den Ansprüchen 1 oder 2, die sowohl aus Verbindungshalbleitern als auch Si- Halbleitern besteht.
DE69229087T 1991-08-09 1992-08-06 Integrierte Halbleiterschaltung mit Taktsignalgenerator Expired - Fee Related DE69229087T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3224766A JPH0548446A (ja) 1991-08-09 1991-08-09 半導体集積回路

Publications (2)

Publication Number Publication Date
DE69229087D1 DE69229087D1 (de) 1999-06-10
DE69229087T2 true DE69229087T2 (de) 1999-11-11

Family

ID=16818893

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69229087T Expired - Fee Related DE69229087T2 (de) 1991-08-09 1992-08-06 Integrierte Halbleiterschaltung mit Taktsignalgenerator

Country Status (5)

Country Link
US (1) US5329254A (de)
EP (1) EP0528283B1 (de)
JP (1) JPH0548446A (de)
KR (1) KR100192832B1 (de)
DE (1) DE69229087T2 (de)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2596313B2 (ja) * 1993-05-25 1997-04-02 日本電気株式会社 位相同期発振回路
DE4342266C2 (de) * 1993-12-10 1996-10-24 Texas Instruments Deutschland Taktgenerator sowie Phasenkomparator zur Verwendung in einem solchen Taktgenerator
JP2824401B2 (ja) * 1994-12-05 1998-11-11 旭コーデン株式会社 光ファイバー保持装置及び同装置に用いる管状体の製造法
US5867409A (en) * 1995-03-09 1999-02-02 Kabushiki Kaisha Toshiba Linear feedback shift register
US5537069A (en) * 1995-03-30 1996-07-16 Intel Corporation Apparatus and method for selecting a tap range in a digital delay line
US5687202A (en) * 1995-04-24 1997-11-11 Cyrix Corporation Programmable phase shift clock generator
US5543730A (en) * 1995-05-17 1996-08-06 Altera Corporation Techniques for programming programmable logic array devices
US5781766A (en) * 1996-05-13 1998-07-14 National Semiconductor Corporation Programmable compensating device to optimize performance in a DRAM controller chipset
US6384630B2 (en) 1996-06-05 2002-05-07 Altera Corporation Techniques for programming programmable logic array devices
JP3758285B2 (ja) * 1997-03-17 2006-03-22 ソニー株式会社 遅延回路およびそれを用いた発振回路
US5920216A (en) * 1997-04-03 1999-07-06 Advanced Micro Devices, Inc. Method and system for generating digital clock signals of programmable frequency employing programmable delay lines
FR2769433B1 (fr) * 1997-10-03 2000-01-28 Sextant Avionique Oscillateur a boucle de verrouillage de phase
DE19946764C2 (de) * 1999-09-29 2003-09-04 Siemens Ag Digitaler Phasenregelkreis
EP1093227A1 (de) * 1999-10-14 2001-04-18 Motorola, Inc. Digitale Phasenregelkreisschaltung
US6745338B1 (en) * 2000-09-12 2004-06-01 Cypress Semiconductor Corp. System for automatically selecting clock modes based on a state of clock input pin and generating a clock signal with an oscillator thereafter
FR2816135B1 (fr) 2000-10-30 2003-01-03 St Microelectronics Sa Generateur digital de taille reduite produisant des signaux d'horloge
KR100484133B1 (ko) * 2002-01-29 2005-04-18 삼성전자주식회사 링 오실레이터를 이용한 광기록매체 기록 펄스 발생 장치및 방법
US6909301B2 (en) * 2002-09-06 2005-06-21 Texas Instruments Incorporated Oscillation based access time measurement
US20050210179A1 (en) * 2002-12-02 2005-09-22 Walmsley Simon R Integrated circuit having random clock or random delay
US7152942B2 (en) 2002-12-02 2006-12-26 Silverbrook Research Pty Ltd Fixative compensation
JP4381750B2 (ja) * 2003-08-28 2009-12-09 株式会社ルネサステクノロジ 半導体集積回路
US7023252B2 (en) * 2004-05-19 2006-04-04 Lsi Logic Corporation Chip level clock tree deskew circuit
US6867613B1 (en) * 2004-07-07 2005-03-15 Advanced Micro Devices, Inc. Built-in self timing test method and apparatus
US20080068100A1 (en) * 2006-09-12 2008-03-20 Goodnow Kenneth J Power management architecture and method of modulating oscillator frequency based on voltage supply
US20080256503A1 (en) * 2006-09-12 2008-10-16 International Business Machines Corporation Power management architecture and method of modulating oscillator frequency based on voltage supply
TW201145836A (en) * 2010-06-11 2011-12-16 Askey Computer Corp Device and method for locking and calibrating a frequency
BR112021010563A2 (pt) 2018-12-03 2021-08-24 Hewlett-Packard Development Company, L.P. Circuitos lógicos
WO2021080607A1 (en) 2019-10-25 2021-04-29 Hewlett-Packard Development Company, L.P. Logic circuitry package
CN113168444A (zh) 2018-12-03 2021-07-23 惠普发展公司，有限责任合伙企业 逻辑电路系统
CA3121459A1 (en) 2018-12-03 2020-06-11 Hewlett-Packard Development Company, L.P. Logic circuitry package
ES2902154T3 (es) 2018-12-03 2022-03-25 Hewlett Packard Development Co Circuitos lógicos
US10894423B2 (en) 2018-12-03 2021-01-19 Hewlett-Packard Development Company, L.P. Logic circuitry
EP3681723B1 (de) 2018-12-03 2021-07-28 Hewlett-Packard Development Company, L.P. Logische schaltung
AU2018452256B2 (en) 2018-12-03 2022-09-08 Hewlett-Packard Development Company, L.P. Logic circuitry
EP3687820B1 (de) 2018-12-03 2022-03-23 Hewlett-Packard Development Company, L.P. Logische schaltung
US11338586B2 (en) 2018-12-03 2022-05-24 Hewlett-Packard Development Company, L.P. Logic circuitry
EP3682359B1 (de) 2018-12-03 2021-01-06 Hewlett-Packard Development Company, L.P. Logische schaltung

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4380742A (en) * 1980-08-04 1983-04-19 Texas Instruments Incorporated Frequency/phase locked loop circuit using digitally controlled oscillator
JPS5825710A (ja) * 1981-08-08 1983-02-16 Fujitsu Ltd 可変周波数オシレ−タ
GB8329511D0 (en) * 1983-11-04 1983-12-07 Inmos Ltd Timing apparatus
DE3345142C1 (de) * 1983-12-14 1985-02-14 Telefunken Fernseh Und Rundfunk Gmbh, 3000 Hannover Schaltung zur Zeitkompression oder Zeitexpansion eines Videosignals
JPS60250712A (ja) * 1984-05-28 1985-12-11 Toshiba Corp デイジタル制御可変周波数発振回路
DE3572232D1 (en) * 1985-05-07 1989-09-14 Itt Ind Gmbh Deutsche Monolithic digital integrated circuit
US5121417A (en) * 1988-09-02 1992-06-09 Eastman Kodak Company Count-locked loop timing generator
JPH02100514A (ja) * 1988-10-07 1990-04-12 Ricoh Co Ltd ディレイライン
US4868522A (en) * 1988-12-13 1989-09-19 Gazelle Microcircuits, Inc. Clock signal distribution device

Also Published As

Publication number Publication date
EP0528283A2 (de) 1993-02-24
EP0528283B1 (de) 1999-05-06
KR930005352A (ko) 1993-03-23
EP0528283A3 (en) 1993-07-07
US5329254A (en) 1994-07-12
JPH0548446A (ja) 1993-02-26
KR100192832B1 (ko) 1999-06-15
DE69229087D1 (de) 1999-06-10

Similar Documents

Publication Publication Date Title
DE69229087T2 (de) Integrierte Halbleiterschaltung mit Taktsignalgenerator
DE69203159T2 (de) Digitale spannungsgesteuerte Oszillatoren.
DE69416586T2 (de) Digital gesteuerter quarzoszillator
DE69120562T2 (de) Subnanosekunde kalibrierte Verzögerungsleitungsstruktur
DE602004004533T2 (de) Phasenmischschaltung mit verzögertem regelkreis
DE69932583T2 (de) Phasenregelkreis
DE3874261T2 (de) Einrichtung zur erzeugung von signalen zur zeitverschiebungskompensation.
DE68926598T2 (de) Vorrichtung zur Taktsignalversorgung
DE69106159T2 (de) Phasenregelschaltung und dadurch entstandener Frequenzvervielfacher.
DE69018023T2 (de) Phasenverriegelschleife mit variabler Bandbreite.
DE3232155C2 (de) Schaltungsanordnung zur Regelung der Phasendifferenz zwischen einem Eingangssignal und einem Ausgangssignal
DE10252491B4 (de) Verzögerungsregelkreisschaltung und -verfahren
DE69402342T2 (de) Digitaler Taktgenerator
DE4330600A1 (de) Variable Verzögerungsstufe und Taktversorgungsvorrichtung mit einer solchen Stufe
DE102004036283A1 (de) Phaseninterpolationsschaltung zur Verminderung von Taktversatz
DE69426975T2 (de) Nachgetriggerter oszillator für zitterfreie frequenzsynthese mit einem phasenregelkreis
DE10312261A1 (de) Verzögerungsregelschleife, die einen variablen Spannungsregler aufweist
DE19852457C2 (de) Verfahren und Vorrichtung zur Phasendrehung in einem Phasenregelkreis
DE19912967A1 (de) Verzögerungsregelkreisschaltung und Steuerverfahren hierfür
DE69500243T2 (de) Phasenvergleicher für ein digitales Signal und ein Taktsignal, und entsprechender Phasenregelkreis
DE102007001148A1 (de) Phasenregelschleife zum schnellen Einregeln und darauf bezogenes Verfahren
DE69300291T2 (de) Frequenzregelschleife.
DE102005051770A1 (de) Verfahren und Vorrichtung zum Umschalten der Frequenz eines Systemtakts
EP0262481A2 (de) Schaltungsanordnung zur Erzeugung eines zu einer zugeführten Referenzfrequenz frequenzsynchronen Taktsignals
DE69719467T2 (de) Schaltung zur Verzögerungskompensation und zur Resynchronisation für Phasenregelschleifen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee