CN106788404B - 一种锁相环路频率合成器自动校准电路及方法 - Google Patents

一种锁相环路频率合成器自动校准电路及方法 Download PDF

Info

Publication number
CN106788404B
CN106788404B CN201611036983.XA CN201611036983A CN106788404B CN 106788404 B CN106788404 B CN 106788404B CN 201611036983 A CN201611036983 A CN 201611036983A CN 106788404 B CN106788404 B CN 106788404B
Authority
CN
China
Prior art keywords
frequency
voltage
phase
calibration
loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611036983.XA
Other languages
English (en)
Other versions
CN106788404A (zh
Inventor
凌伟
杜念文
张士峰
李伟
丁建岽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 41 Institute
Original Assignee
CETC 41 Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 41 Institute filed Critical CETC 41 Institute
Priority to CN201611036983.XA priority Critical patent/CN106788404B/zh
Publication of CN106788404A publication Critical patent/CN106788404A/zh
Application granted granted Critical
Publication of CN106788404B publication Critical patent/CN106788404B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提出了一种锁相环路频率合成器自动校准电路，包括：锁相环路、失锁判定电路、正负电压判定电路、CPU单元，其中，锁相环路包括参考输入、鉴相器、低通滤波器、压控振荡器、分频器。相对于传统的锁相环路频率合成器校准方法，本发明的锁相环路频率合成器自动校准电路不需要复杂的系统设计，通过电路本身的失锁判定单元、正负电压判定单元，就可以进行自校准，缩小了电路体积，降低了设计难度；不需要频率计、温湿度传感器、环境试验箱等组件，降低了成本；在各种复杂环境条件下，都可以通过自校准实现环路锁定。

Description

一种锁相环路频率合成器自动校准电路及方法
技术领域
本发明涉及测试技术领域，特别涉及一种锁相环路频率合成器自动校准电路，还涉及一种锁相环路频率合成器自动校准方法。
背景技术
基于锁相环路的频率合成器设计具有频率范围宽的特点，是目前主流的频率合成方案。在该类型的频率合成器设计方案中，需要使用压控振荡器如(YTO/VCO)等来产生目标频率，压控振荡器的输出频率与控制电压成正比。在设计中，往往需要对压控振荡器进行电压预置，将其输出信号频率限定在目标频率范围内，然后再闭环，就可以实现环路锁定。由于压控振荡器的压控曲线会受到温度、湿度等环境参数的影响，因此在恶劣环境条件下，压控振荡器的压控曲线会发生较大的偏移，会导致环路失锁，使系统不能正常工作。因此在恶劣条件下通常需要对预置电压重新进行校准，使环路正常锁定，保证系统正常工作。
现有的解决方案是利用频率计、温湿度传感器搭建校准系统来实现锁相环路频率合成器的预校准。如图1所示，校准系统包括由参考输入、鉴相器、低通滤波器、压控振荡器、功分器、分频器构成的锁相环路、CPU单元、频率计、温湿度传感器等4部分。校准系统的基本原理是在实验室条件下，设定各种不同的温湿度环境条件，将锁相环路频率合成器置于该温湿度条件下进行校准，由CPU单元记录该温湿度条件下对应的校准值。当锁相环路频率合成器在恶劣环境下工作时，CPU单元读取温湿度传感器的值，调用该条件下的校准值，从而保证环路锁定。
利用频率计、温湿度传感器搭建校准系统的工作流程如下：
(1)将系统置于环境试验箱，设置温度、湿度分别为W1、S1，开机预热30分钟后，进行校准操作。校准操作分以下三个步骤进行：
步骤一：环路开环，CPU单元控制DAC设置值，使压控振荡器输出频率；
步骤二：CPU单元程控频率计，通过频率计读取压控振荡器的输出频率，并与目标频率进行比较；如果压控振荡器输出信号频率高于目标频率，则减小DAC设置值，从而降低压控振荡器的输出信号频率；如果压控振荡器输出信号频率低于目标频率，则增大DAC设置值，从而提高压控振荡器输出信号频率。通过调节DAC设置值D1使压控振荡器的输出信号频率F1最大程度的接近目标频率；
步骤三：CPU单元记录该实验条件下的W1、S1、D1、F1，并将数据进行存储。
(2)在环境试验箱内设置不同的温湿度环境条件，并且在不同的温湿度条件下重复以上校准步骤，得到每种环境条件对应的校准数据(W2、S2、D2、F2)……(Wn、Sn、Dn、Fn)，CPU单元记录以上数据。
(3)在实际应用过程中，锁相环路频率合成器处于不用的温湿度条件下时，CPU单元读取实际环境的温湿度条件，然后按照就近原则，从存储的数据中调用最接近的一组校准数据，从而保证环路锁定。
现有的锁相环路频率合成器校准方法的缺点是：
(1)需要利用频率计、温湿度传感器、环境试验箱等进行预置电压校准，校准的环境试验参数多、需要校准的频点多，操作步骤繁琐，耗费时间较长。
(2)需要频率计、温湿度传感器、环境试验箱等组件，成本较高。
(3)无法在实际应用过程中进行自校准，在遇到特殊条件时，无法保证锁相环路频率合成器正常工作。
发明内容
为解决上述现有技术中的不足，本发明提出一种锁相环路频率合成器自动校准电路及方法。
本发明的技术方案是这样实现的：
一种锁相环路频率合成器自动校准电路，包括：锁相环路、失锁判定电路、正负电压判定电路、CPU单元，其中，锁相环路包括参考输入、鉴相器、低通滤波器、压控振荡器、分频器；
鉴相器比较参考输入与通过分频器反馈回来信号的相位，得到两者的相位误差电压，该相位误差电压经过低通滤波器滤除高频分量和杂波后，控制压控振荡器，从而使压控振荡器的输出频率最终锁定到参考输入频率上；在开环的条件下，CPU单元通过控制数模转换器DAC的设置值来调节预置电压，将压控振荡器的输出频率调节到目标频率；鉴相器会根据输入参考信号以及来自分频器的信号频率的大小关系得到极性相反的两种误差电压；
失锁判定电路根据低通滤波器输出的电压信号的大小判断环路是否失锁；
正负电压判定电路是将低通滤波器的输出电压进行判断，用于环路的自校准；
CPU单元接收来自正负电压判定电路、失锁判定电路的信号，并且通过控制DAC设置值来调节预置电压。
可选地，所述失锁判定电路包括两个比较器，当且仅当低通滤波器输出的电压在比较电平VH、VL之间时，两个比较器的输出均为高，此时环路处于锁定状态；当低通滤波器的输出电压不在此范围内时，CPU单元接收两路比较器的输出电平，判定环路失锁。
可选地，所述正负电压判定电路包括一个比例放大器和一个电压比较器，将来自低通滤波器的相位误差电压首先利用比例放大器进行比例放大，放大后的电压与0V电压进行比较，如果来自低通滤波器的电压为正，则输出为正；如果来自低通滤波器的电压为负，则输出为负；CPU单元根据比较结果判断压控振荡器输出频率大于或小于参考输入频率，控制DAC设置值来调节预置电压，控制压控振荡器的输出频率。
基于上述电路，本发明还提出了一种自动校准方法，包括以下步骤：
第一步：系统加电并预热后开始工作，CPU单元接收来自失锁判定电路的指示信号，如果锁相环路锁定状态良好，那么自校准流程不启动；而一旦接收到表征环路失锁的指示信号，则启动自校准流程；
第二步：将压控振荡器的整个频段分段为L1、L2……Ln，并选取每段的起始频率和终止频率为校准点；
第三步：判断DAC设置值调节的方向，CPU单元选取L1为校准频段，选取L1的起始频率FL11为校准点，CPU单元读取来自正负电压判定电路的返回值；如果返回值为正，而且此时环路失锁，说明DAC设置值偏小，环路输出正电压仍然不能补偿环路偏移引起的频率正偏移，需要增大预置值；如果返回值为负，说明DAC设置值偏大，环路输出负电压仍然不能补偿环路偏移引起的频率负偏移，需要减小预置值；
第四步：在确定原校准数据偏大或偏小后，在原校准数据的基础上以最小步进调节DAC设置值，直到来自正负电压判定电路的信号极性发生翻转，则此时DAC的设置值dL11为最合适的值，CPU单元记录该设置值；按照同样的方法对L1的终止频率FL12进行校准，并记录校准值dL12；
第五步：对每段的起始频率和终止频率进行第三步和第四步的校准流程，得到其校准的DAC设置值，并记录为(FL11、dL11)、(FL12、dL12)……(FLn1、dLn1)、(FLn2、dLn2)；然后对每一频段进行线性拟合，得到该频段的压控曲线F＝kLndLn+aLn，其中kLn＝(FLn2-FLn1)/(dLn2-dLn1)，aLn＝(FLn1dLn2-FLn2dLn1)/(dLn2-dLn1)，从而保证每一段内每个频点Fx都可以根据上述公式反推得到最佳的DAC设置值，即dx＝(Fx-aLn)/kLn；
其中，kLn为频段Ln的压控灵敏度，aLn为频段Ln在DAC设置值为0时对应的振荡频率，即为频段Ln的固有振荡频率。
本发明的有益效果是：
(1)不需要复杂的系统设计，通过电路本身的失锁判定单元、正负电压判定单元，就可以进行自校准，缩小了电路体积，降低了设计难度；
(2)不需要频率计、温湿度传感器、环境试验箱等组件，降低了成本；
(3)在各种复杂环境条件下，都可以通过自校准实现环路锁定。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中利用频率计搭建校准系统的原理框图；
图2为本发明的锁相环路频率合成器自动校准电路原理框图；
图3为本发明的失锁判定电路原理图；
图4为本发明的正负电压判定电路原理图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
锁相环是间接频率合成器采用的一种重要方案，它由参考输入、鉴相器、低通滤波器、压控振荡器、分频器等部分构成，其工作原理是利用相位的负反馈产生误差信号来驱动压控振荡器输出频率跟随参考输入频率。压控振荡器是输出频率随控制电压发生变化的器件，在其线性区间内，输出频率与控制电压成正比。在锁相环路频率合成方案中，通常需要对压控振荡器进行预置，将其输出频率调整到目标频率附近，然后再通过闭环锁定，就可以将压控振荡器输出频率固定到参考频率上。现实中遇到的问题是，当温度、湿度等条件发生变化时，环路状态也会发生变化，尤其是压控振荡器(如YTO)的压控特性会发生变化，因此在使用锁相环路进行频率合成器设计时，人们希望能够实时的调整环路参数，以保证在恶劣环境条件下，频率合成器正常工作。
为了解决在恶劣环境条件下锁相环路频率合成器正常锁定的难题，本发明设计了一种自动校准电路及方法，当环路失锁时，会通知系统进行自校准，通过检测环路误差电压的正负极性变化，将预置电压设定在最佳值，从而保证锁相环路频率合成器正常工作。
下面结合说明书附图对本发明的锁相环路频率合成器自动校准电路进行详细说明。
如图2所示，本发明的锁相环路频率合成器自动校准电路包括：锁相环路、失锁判定电路、正负电压判定电路、CPU单元，其中，锁相环路包括参考输入、鉴相器、低通滤波器、压控振荡器、分频器。
锁相环路的工作原理是：鉴相器比较参考输入与通过分频器反馈回来信号的相位，得到两者的相位误差电压，该相位误差电压经过低通滤波器滤除高频分量和杂波后，控制压控振荡器，从而使压控振荡器的输出频率最终锁定到参考输入频率上；在开环的条件下，CPU单元通过控制数模转换器DAC的设置值来调节预置电压，将压控振荡器的输出频率调节到目标频率附近，这样可以大大减少环路的捕获时间，使环路最快锁定。鉴相器会根据输入参考信号以及来自分频器的信号频率的大小关系得到极性相反的两种误差电压，本发明正是基于这一点进行设计的。
失锁判定单元是根据低通滤波器输出的电压信号的大小判断环路是否失锁，如图3所示，失锁判定单元主要由两个比较器构成，当且仅当低通滤波器输出的电压在比较电平VH、VL之间时，两个比较器的输出均为高，此时环路处于锁定状态；当低通滤波器的输出电压不在此范围内时，CPU单元接收两路比较器的输出电平，判定环路失锁。
正负电压判定电路是将低通滤波器的输出电压进行判断，用于环路的自校准，如图4所示，正负电压判定电路主要由一个比例放大器A4、一个电压比较器A3构成，将来自低通滤波器的相位误差电压首先利用放大器A4进行比例放大，放大倍数由电阻R1、R2确定。放大后的电压与0V电压进行比较，如果来自低通滤波器的电压为正，则输出为正；如果来自低通滤波器的电压为负，则输出为负。CPU单元会根据比较结果判断压控振荡器输出频率大于或小于参考输入频率，控制DAC设置值来调节预置电压，控制压控振荡器的输出频率。
CPU单元接收来自正负电压判定电路、失锁判定电路的信号，并且通过控制DAC设置值来调节预置电压，是整个系统的核心单元。
本发明自动校准电路的工作步骤为：
第一步：系统加电并预热后开始工作。CPU单元接收来自失锁判定电路的指示信号，如果锁相环路锁定状态良好，那么自校准系统不启动；而一旦接收到表征环路失锁的指示信号，则启动自校准流程。
第二步：压控振荡器的频带通常较宽，压控特性曲线在全频段并非完全线性，将整个频段分段为L1、L2……Ln，并选取每段的起始频率和终止频率为校准点。
第三步：判断DAC设置值调节的方向。CPU单元选取L1为校准频段，选取L1的起始频率FL11为校准点，CPU单元读取来自正负电压判定电路的返回值。如果返回值为正，而且此时环路失锁，说明DAC设置值偏小，环路输出正电压仍然不能补偿环路偏移引起的频率正偏移，需要增大预置值；如果返回值为负，说明DAC设置值偏大，环路输出负电压仍然不能补偿环路偏移引起的频率负偏移，需要减小预置值。
第四步：在确定原校准数据偏大或偏小后，在原校准数据的基础上以最小步进调节DAC设置值，直到来自正负电压判定电路的信号极性发生翻转，则说明此时的DAC的设置值dL11即为最合适的值，CPU单元记录该设置值。按照同样的方法对L1的终止频率FL12进行校准，并记录校准值dL12。
第五步：对每段的起始频率和终止频率进行第三步和第四步的校准流程，得到其校准的DAC设置值，并记录为(FL11、dL11)、(FL12、dL12)……(FLn1、dLn1)、(FLn2、dLn2)。然后对每一频段进行线性拟合，得到该频段的压控曲线F＝kLndLn+aLn，其中kLn＝(FLn2-FLn1)/(dLn2-dLn1)，aLn＝(FLn1dLn2-FLn2dLn1)/(dLn2-dLn1)，从而保证每一段内每个频点Fx都可以根据上述公式反推得到最佳的DAC设置值，即dx＝(Fx-aLn)/kLn。
其中，kLn为频段Ln的压控灵敏度，aLn为频段Ln在DAC设置值为0时对应的振荡频率，即为频段Ln的固有振荡频率。
基于上述自动校准电路，本发明还提出了一种自动校准方法，其工作原理与自动校准电路相同，这里不再赘述。
相对于传统的锁相环路频率合成器校准方法，本发明的优点为：
(1)不需要复杂的系统设计，通过电路本身的失锁判定单元、正负电压判定单元，就可以进行自校准，缩小了电路体积，降低了设计难度；
(2)不需要频率计、温湿度传感器、环境试验箱等组件，降低了成本；
(3)在各种复杂环境条件下，都可以通过自校准实现环路锁定；而以前的预校准的方法仅能够对有限的环境条件进行模拟，一旦真实环境超出模拟的试验箱环境条件，校准数据就失效了。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (3)

1.一种锁相环路频率合成器自动校准电路，其特征在于，包括：锁相环路、失锁判定电路、正负电压判定电路、CPU单元，其中，锁相环路包括参考输入、鉴相器、低通滤波器、压控振荡器、分频器；
鉴相器比较参考输入与通过分频器反馈回来信号的相位，得到两者的相位误差电压，该相位误差电压经过低通滤波器滤除高频分量和杂波后，控制压控振荡器，从而使压控振荡器的输出频率最终锁定到参考输入频率上；在开环的条件下，CPU单元通过控制数模转换器DAC的设置值来调节预置电压，将压控振荡器的输出频率调节到目标频率；鉴相器会根据输入参考信号以及来自分频器的信号频率的大小关系得到极性相反的两种误差电压；
失锁判定电路根据低通滤波器输出的电压信号的大小判断环路是否失锁；
正负电压判定电路是将低通滤波器的输出电压进行判断，用于环路的自校准；
CPU单元接收来自正负电压判定电路、失锁判定电路的信号，并且通过控制DAC设置值来调节预置电压；
第一步：系统加电并预热后开始工作，CPU单元接收来自失锁判定电路的指示信号，如果锁相环路锁定状态良好，那么自校准流程不启动；而一旦接收到表征环路失锁的指示信号，则启动自校准流程；
第二步：将压控振荡器的整个频段分段为L1、L2......Ln，并选取每段的起始频率和终止频率为校准点；
第三步：判断DAC设置值调节的方向，CPU单元选取L1为校准频段，选取L1的起始频率FL11为校准点，CPU单元读取来自正负电压判定电路的返回值；如果返回值为正，而且此时环路失锁，说明DAC设置值偏小，环路输出正电压仍然不能补偿环路偏移引起的频率正偏移，需要增大预置值；如果返回值为负，说明DAC设置值偏大，环路输出负电压仍然不能补偿环路偏移引起的频率负偏移，需要减小预置值；
第四步：在确定原校准数据偏大或偏小后，在原校准数据的基础上以最小步进调节DAC设置值，直到来自正负电压判定电路的信号极性发生翻转，则此时DAC的设置值dL11为最合适的值，CPU单元记录该设置值；按照同样的方法对L1的终止频率FL12进行校准，并记录校准值dL12；
第五步：对每段的起始频率和终止频率进行第三步和第四步的校准流程，得到其校准的DAC设置值，并记录为(FL11、dL11)、(FL12、dL12)......(FLn1、dLn1)、(FLn2、dLn2)；然后对每一频段进行线性拟合，得到该频段的压控曲线F＝kLndLn+aLn，其中kLn＝(FLn2-FLn1)/(dLn2-dLn1)，aLn＝(FLn1dLn2-FLn2dLn1)/(dLn2-dLn1)，从而保证每一段内每个频点Fx都可以根据上述公式反推得到最佳的DAC设置值，即dx＝(Fx-aLn)/kLn；
其中，kLn为频段Ln的压控灵敏度，aLn为频段Ln在DAC设置值为0时对应的振荡频率，即为频段Ln的固有振荡频率；
(FLn1、dLn1)中FLn1是第Ln段的起始频率点，dLn1是其对应的DAC预置值，两者构成一组数据；
(FLn2、dLn2)中FLn2是第Ln段的终止频率点，dLn2是其对应的DAC预置值，两者构成一组数据；
dLn为在Ln段中对于某个频率值需要设置的DAC预置值。
2.如权利要求1所述的一种锁相环路频率合成器自动校准电路，其特征在于，所述失锁判定电路包括两个比较器，当且仅当低通滤波器输出的电压在比较电平VH、VL之间时，两个比较器的输出均为高，此时环路处于锁定状态；当低通滤波器的输出电压不在此范围内时，CPU单元接收两路比较器的输出电平，判定环路失锁。
3.如权利要求1所述的一种锁相环路频率合成器自动校准电路，其特征在于，所述正负电压判定电路包括一个比例放大器和一个电压比较器，将来自低通滤波器的相位误差电压首先利用比例放大器进行比例放大，放大后的电压与0V电压进行比较，如果来自低通滤波器的电压为正，则输出为正；如果来自低通滤波器的电压为负，则输出为负；CPU单元根据比较结果判断压控振荡器输出频率大于或小于参考输入频率，控制DAC设置值来调节预置电压，控制压控振荡器的输出频率。
CN201611036983.XA 2016-11-15 2016-11-15 一种锁相环路频率合成器自动校准电路及方法 Active CN106788404B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611036983.XA CN106788404B (zh) 2016-11-15 2016-11-15 一种锁相环路频率合成器自动校准电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611036983.XA CN106788404B (zh) 2016-11-15 2016-11-15 一种锁相环路频率合成器自动校准电路及方法

Publications (2)

Publication Number Publication Date
CN106788404A CN106788404A (zh) 2017-05-31
CN106788404B true CN106788404B (zh) 2020-04-28

Family

ID=58971443

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611036983.XA Active CN106788404B (zh) 2016-11-15 2016-11-15 一种锁相环路频率合成器自动校准电路及方法

Country Status (1)

Country Link
CN (1) CN106788404B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113114232B (zh) * 2021-03-17 2023-08-29 中国电子科技集团公司第二十九研究所 一种压控振荡器频率校准电路的校准方法
CN113114234B (zh) * 2021-03-22 2023-03-14 深圳市广和通无线股份有限公司 压控振荡器和锁相环电路
CN113285712B (zh) * 2021-04-25 2022-05-17 中国电子科技集团公司第二十九研究所 一种应用于锁相环的多段式vco频率校准方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7352249B2 (en) * 2003-10-03 2008-04-01 Analog Devices, Inc. Phase-locked loop bandwidth calibration circuit and method thereof
KR100847686B1 (ko) * 2006-10-12 2008-07-23 (주)에프씨아이 연속적 뱅크 보정장치를 구비하는 ｐｌｌ 및 ｐｌｌ의 언록방지 방법
CN104135285B (zh) * 2014-08-07 2017-02-15 上海交通大学 一种频率校准电路及其方法

Also Published As

Publication number Publication date
CN106788404A (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
CN106788404B (zh) 一种锁相环路频率合成器自动校准电路及方法
TWI444636B (zh) 內建抖動測試功能之時脈與資料回復電路及其方法
US7312663B2 (en) Phase-locked loop having a bandwidth related to its input frequency
US7443252B2 (en) Calibration circuit and operation method for voltage-controlled oscillator
US7173494B2 (en) Method and system for operating a feedback system for a voltage controlled oscillator that involves correcting for offset related to the feedback system
TWI614996B (zh) 雙相鎖向迴路之充電泵校正
US20180109370A1 (en) Automatic detection of change in pll locking trend
US8629701B2 (en) PLL bandwidth correction with offset compensation
CN1859004A (zh) 一种锁相环及提高时钟精度的方法
US4434407A (en) Presetting circuit for the voltage-controlled oscillator of a phase lock loop
JP2001273725A (ja) 位相同期ループ及び静止位相誤差制御方法
JPWO2006064658A1 (ja) フィルタの特性調整装置、及びその特性調整方法
CN103888138B (zh) 一种输出高精准高频时钟信号的方法及其振荡电路
CN110768666A (zh) 基于卡尔曼滤波器的双同步坐标系解耦的锁相环系统及方法
US7636386B2 (en) Method of continuously calibrating the gain for a multi-path angle modulator
US7405633B2 (en) Methods and apparatus for loop bandwidth control for a phase-locked loop
US6765435B2 (en) Phase locked loop demodulator and demodulation method using feed-forward tracking error compensation
EP4372397A2 (en) Adaptive voltage scaling of receiver
JP4686551B2 (ja) 電圧制御発振器のためのフィードバックシステム内のオフセット補正
US6768955B2 (en) Adjustment and calibration system for post-fabrication treatment of phase locked loop charge pump
US5793825A (en) Method and apparatus for extending an operating frequency range of an instantaneous phase-frequency detector
JPH06209231A (ja) 信号処理用アクティブフィルタの自動特性調整回路
US11689206B1 (en) Clock frequency monitoring for a phase-locked loop based design
KR101047727B1 (ko) 심리스한 주파수 추적 제어 이중 루프 디지털 위상동기루프회로 장치와 그 방법
JPH0191529A (ja) デジタル制御温度補償発振器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant