JPWO2006064658A1 - フィルタの特性調整装置、及びその特性調整方法 - Google Patents

フィルタの特性調整装置、及びその特性調整方法 Download PDF

Info

Publication number
JPWO2006064658A1
JPWO2006064658A1 JP2006548751A JP2006548751A JPWO2006064658A1 JP WO2006064658 A1 JPWO2006064658 A1 JP WO2006064658A1 JP 2006548751 A JP2006548751 A JP 2006548751A JP 2006548751 A JP2006548751 A JP 2006548751A JP WO2006064658 A1 JPWO2006064658 A1 JP WO2006064658A1
Authority
JP
Japan
Prior art keywords
filter
signal
phase
characteristic
test signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006548751A
Other languages
English (en)
Other versions
JP4317877B2 (ja
Inventor
藤山　博邦
博邦 藤山
森江　隆史
隆史 森江
博也 上野
博也 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2006064658A1 publication Critical patent/JPWO2006064658A1/ja
Application granted granted Critical
Publication of JP4317877B2 publication Critical patent/JP4317877B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/08—Frequency selective two-port networks using gyrators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1291—Current or voltage controlled filters

Landscapes

  • Networks Using Active Elements (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

フィルタの特性調整装置の回路面積の増大を防止し、且つより高速にフィルタの特性周波数を所望の周波数に調整できる、フィルタの特性調整装置及びその特性調整方法を提供する。 フィルタの特性調整時は、テスト信号生成部（３１）が、基準信号（ｓ１７）に基づいてフィルタ（１０）の特性周波数と同じ周波数のパルス信号であるテスト信号（ｓ１４）を生成し、制御信号生成部（３３）内の位相シフト部（３２）で該テスト信号（ｓ１４）の位相を所定量位相シフトさせた位相シフトテスト信号（ｓ１４’）と、前記テスト信号（ｓ１４）をフィルタ（１０）に入力して得たフィルタ出力信号（ｓ１６）との位相差を比較し、該位相差を二分岐探索処理して制御する制御信号（ｓ１１）を生成する。

Description

本発明は、フィルタの特性周波数を調整する特性調整装置、及びその特性調整方法に関する。
フィルタは、ＭＯＳＦＥＴ−ＣフィルタやＧｍ−Ｃフィルタで構成されることが多い。これは、ＭＯＳＦＥＴ−ＣフィルタやＧｍ−Ｃフィルタが演算増幅器を用いないフィルタであるため、高速化が可能であるという利点があるからである。
しかし、前述したようなアナログフィルタでは、該フィルタを構成する素子値のばらつきや、温度変動に起因して、フィルタ特性の劣化を起こす問題が存在する。例えば、低域通過型のフィルタの場合、該フィルタの特性周波数であるカットオフ周波数がその設計値と実際の値との間に誤差を生ずる。この誤差を解消するため、従来では、フィルタを有する装置内に、フィルタとは別にＶｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ（以下、「ＶＣＯ」と称す。）を含むＰＬＬ回路を設け、該ＰＬＬ回路を用いてマスタ／スレーブ方式と呼ばれる方式で前記フィルタ特性を調整したり（例えば非特許文献１参照）、あるいは、実動作で使用するフィルタそのものを用いて該フィルタの特性を調整したりする手法が用いられてきた（例えば特許文献１参照）。
以下に、従来のフィルタの特性調整方法について詳述する。
従来のマスタ／スレーブ方式のフィルタ特性調整装置３００は、図１５に示すように、フィルタ１０をスレーブ側とし、ＰＬＬ回路６０に含まれるＶＣＯ６１をマスタ側とする。マスタ側であるＰＬＬ回路６０は、基準クロックｓ６２に基づいて発振するＶＣＯ６１と、該ＶＣＯ６１から出力される発振信号ｓ６４の周波数を測定する発振周波数測定部６２と、該発振周波数測定部６２からの出力信号に基づいてフィルタ１０を制御する制御信号ｓ６１を生成する制御部６３とを備える。但し、ＶＣＯ６１の発振周波数とフィルタ１０の特性周波数とは比例関係にあるものとする。このような構成を有するフィルタ特性調整装置３００は、マスタ側であるＰＬＬ回路６０内において、ＶＣＯ６１の発振波形ｓ６４を発振周波数測定部６２に入力し、そこで測定された周波数の情報を元に、制御部６３でフィルタ１０の特性周波数を制御する制御信号ｓ６１を生成し、ＶＣＯ６１及びフィルタ１０のＧｍ値を制御することで、フィルタ１０の周波数特性を自動的に調整することを実現している（例えば、非特許文献１参照）。
また従来の、通常動作で使用するフィルタそのものを用いたフィルタ特性調整装置４００は、図１６に示すように、フィルタ１０のチューニング動作時に使用するステップ信号ｓ７４を生成するステップ信号生成部７７と、前記フィルタ１０に入力する信号を選択信号ｓ７２に基づいて選択する信号選択部７１と、フィルタ１０から出力されるフィルタ出力信号ｓ７６をカウントすることでその周波数を測定する応答波形周期測定部７４と、該応答波形周期測定部７４から出力される測定信号ｓ７８が基準の周波数の範囲内に収まるように制御する特性周波数制御信号ｓ７１を生成する制御部７８とを備える。このフィルタ１０は、通常動作とチューニング動作の両方に使用されるため、フィルタ特性調整装置４００は、フィルタ１０の通常動作時には、入力信号として通常信号ｓ７３を信号選択部７１にて選択して、フィルタ１０にこれを入力し、フィルタ１０は、該フィルタ入力信号ｓ７５に対する応答波形であるフィルタ出力信号ｓ７６を出力する。一方、フィルタ１０のチューニング動作時には、フィルタ１０に対してステップ信号ｓ７４を直接入力し、該ステップ信号ｓ７４に対するフィルタ１０の応答波形の周期を応答波形周期測定部７４で測定し、制御部７８によりフィルタ１０の特性周波数を所望の周波数に自動的に調整することを実現している（例えば、特許文献１参照）。
ケー．タン アンドピー．アール．グレイ（Ｋ．Ｔａｎ ａｎｄ Ｐ．Ｒ．Ｇｒａｙ）：「フルリー インテグレイテッド アナログ フィルターズ ユージング ビポラー−ジェイエフイーティー テクノロジィ（Ｆｕｌｌｙ Ｉｎｔｅｇｒａｔｅｄ Ａｎａｌｏｇ Ｆｉｌｔｅｒｓ Ｕｓｉｎｇ Ｂｉｐｏｌａｒ−ＪＦＥＴ Ｔｅｃｈｎｏｌｏｇｙ）」，アイイーイーイー ジェイエスエスシー（ＩＥＥＥ ＪＳＳＣ），１９７８年１２月 特開２０００−５９１６２号公報（第４−７頁、第１図）
しかしながら、前述したマスタ／スレーブ方式の場合、通常使用するＶＣＯ６１の次数は２次で、一方の制御対象であるフィルタ１０の次数はそれ以上であることが多い。図１７は、互いに次数が異なる低域通過型フィルタ及びＶＣＯの周波数特性を示す図である。図１７に示すように、ＶＣＯも低域通過型フィルタとしての特性を持つ。次数の低いＶＣＯ６１は次数の高い低域通過型フィルタに比べてカットオフ周波数付近でゲインの立ち下がりが鈍く、また次数の低いフィルタの位相特性は次数の高いフィルタに比べてゆっくりと変化する。
従って、例えば、マスタ／スレーブ方式の特性調整装置３００でフィルタ１０のチューニングを行った後に、フィルタの特性周波数を制御する制御信号ｓ６１が多少なりとも最適点から外れて、ＶＣＯ６１で位相誤差ΔＰ１が生じた場合、図１８に示すように、フィルタ１０では、前記位相誤差ΔＰ１よりも大きな位相誤差ΔＰ２が生じ、この結果フィルタの特性周波数がずれてしまうという問題がある。
そのため、マスタ／スレーブ方式においては、フィルタ１０とＶＣＯ６１との間の相対ばらつきに起因する、最適なチューニング状態からのフィルタ特性のズレを抑えるために、別途、前記誤差を修正するための回路が必要となり、これにより、回路規模が大きくなっているという問題もある。
また、マスタ／スレーブ方式では、フィルタ１０の特性周波数とＶＣＯ６１の発振周波数の設計上設定された相関と、実際の相関が異なるという問題もある。
一方、前述した従来のフィルタ１０を直接チューニングに用いる手法では、応答波形周期測定部７４において、フィルタ１０の周波数測定時に、前記フィルタ１０の特性周波数よりも高いサンプリング周波数が必要である。
また、応答波形周期測定部７４におけるフィルタ１０の周波数測定は、ステップ信号ｓ７４に対するフィルタ１０からの応答波形と基準レベルとを図示しないコンパレータで比較し、該コンパレータの出力波形の立ち上がり遷移もしくは立ち下がり遷移の周期を測定するのであるが、特性調整対象のフィルタ１０の次数によっては通過帯域のゲイン特性が大きく変動するために、コンパレータにて正しく比較できず、これにより調整誤差が生じる問題もある。そして、このような調整誤差を防ぐためには、別途、誤差を調整するための調整手段が必要となり、回路規模が大きくなってしまう。
さらに、従来の方法では、フィルタ１０の特性周波数が所望の周波数の誤差範囲となるまで、制御信号の値を変更しながら何度もステップ信号ｓ７４を生成してフィルタ１０に入力し、応答波形周期測定部７４において該フィルタ１０からのフィルタ出力信号ｓ７６を測定して誤差の判定を行うことを繰り返すものであるため、フィルタの調整に時間がかかるという問題もある。
本発明は、前記課題を解決するためになされたものであり、フィルタの特性調整装置の回路規模の増大、すなわち回路面積の増大を防止し、且つより高速にフィルタの特性周波数を所望の周波数に調整できる、フィルタの特性調整装置、及びその特性調整方法を提供することを目的とする。
前記課題を解決するため、本発明の請求項１に記載のフィルタの特性調整装置は、基準信号を入力とし、フィルタの周波数特性の調整時に前記フィルタに供給するテスト信号を生成するテスト信号生成部と、前記テスト信号生成部で生成された前記テスト信号を、前記フィルタの位相特性と該テスト信号の周波数とに基づいて、前記フィルタに前記テスト信号を入力した際に得られる理想のフィルタ出力信号の位相と所定の位相差が生じるように位相シフトする位相シフト部と、前記フィルタに前記テスト信号を入力した際に得られるフィルタ出力信号と、前記位相シフト部で位相をシフトさせた前記テスト信号とを用いて、前記フィルタの特性周波数を制御する制御信号を生成する制御信号生成部と、を備えるものである。
これにより、前記フィルタの特性調整時に、テスト信号生成部にて生成されたテスト信号の位相をシフトさせた信号の立ち上がりあるいは立ち下がりのタイミングで、フィルタ出力信号を検知し、その結果に基づいてフィルタの周波数特性を制御する制御信号を生成することが可能となるため、フィルタの特性調整を短時間で行なうことができ、且つ当該フィルタの特性調整装置の構成をシンプルなものとし、且つその回路面積も小さくすることができる。
また、本発明の請求項２に記載のフィルタの特性調整装置は、請求項１に記載のフィルタの特性調整装置において、前記位相シフト部は、前記テスト信号の位相と、前記理想のフィルタ出力信号との位相差が１８０°となるように、前記テスト信号の位相をシフトするものである。
これにより、フィルタの特性周波数を制御する制御信号を二分岐探索により検出することが可能となり、前記フィルタの特性調整処理を短時間で行なうことができる。
また、本発明の請求項３に記載のフィルタの特性調整装置は、請求項１に記載のフィルタの特性調整装置において、前記制御信号生成部は、前記フィルタ出力信号を基準信号と比較する第１のコンパレータと、前記位相シフト部からの出力信号を前記基準信号と比較する第２のコンパレータと、前記第１，第２のコンパレータそれぞれから出力される２値信号の位相比較を行う位相比較器と、前記位相比較器からの出力と前記第２のコンパレータからの出力とを用いて、前記制御信号を生成するロジック部と、を備えるものである。
これにより、テスト信号から位相をシフトされた信号と、該フィルタからのフィルタ出力信号との位相比較結果に基づいて、フィルタの周波数特性を制御する制御信号を生成することが可能となり、フィルタの特性調整装置の構成をシンプルで、且つ小さくすることができる。
また、本発明の請求項４に記載のフィルタの特性調整装置は、請求項３に記載のフィルタの特性調整装置において、前記ロジック部は、前記位相比較器からの出力と、前記第２のコンパレータの出力とを入力とし、該第２のコンパレータの出力の立ち上がりあるいは立ち下りのタイミングで、前記位相比較器からの出力を二分岐探索する二分岐探索処理部と、該二分岐探索処理部において得た値に基づいて前記制御信号を生成する制御信号決定部とからなるものである。
これにより、前記制御信号を二分岐探索により得ることができ、フィルタの特性調整を短時間で行うことができる。
また、本発明の請求項５に記載のフィルタの特性調整装置は、請求項１に記載のフィルタの特性調整装置において、前記テスト信号はパルス信号であるものである。
これにより、フィルタの位相差を連続して計測できるため、該特性調整処理を短時間で行うことができる。
また、本発明の請求項６に記載のフィルタの特性調整装置は、請求項５に記載のフィルタの特性調整装置において、前記テスト信号は、前記フィルタの特性周波数と同一の周波数であるものである。
これにより、フィルタの位相シフト量の設定がしやすい効果がある。
また、本発明の請求項７に記載のフィルタの特性調整装置は、請求項１に記載のフィルタの特性調整装置において、前記フィルタの前段に、前記テスト信号と、通常動作時に処理対象となる入力信号を入力とし、前記フィルタの特性調整時には前記テスト信号を選択し、前記通常動作時には前記入力信号を選択する信号選択部を備えるものである。
これにより、前記フィルタの通常動作時とチューニング動作時に同じフィルタを用いることができるとともに、別途、ＶＣＯやＰＬＬといった調整手段を必要とせず、当該装置の面積を小さくすることができる。
また、本発明の請求項８に記載のフィルタの特性調整装置は、基準信号を入力とし、低域通過型の４次バタワースフィルタの周波数特性の調整時に前記フィルタに供給する、該フィルタの周波数特性と同じ周波数のテスト信号を生成するテスト信号生成部と、前記低域通過型の４次バタワースフィルタに前記テスト信号を入力した際に得られるフィルタ出力信号と前記テスト信号とを用いて、前記フィルタの特性周波数を制御する制御信号を生成する制御信号生成部と、を備えるものである。
これにより、位相シフト部を設ける必要がなくなり、特性調整装置の回路面積をさらに小さくすることができる。
本発明の請求項９に記載のフィルタの特性調整方法は、フィルタの特性周波数を制御するフィルタの特性調整方法において、前記フィルタの特性調整時に該フィルタに供給するテスト信号を生成するテスト信号生成ステップと、前記テスト信号生成ステップで生成された前記テスト信号の位相を、前記フィルタの位相特性と該テスト信号の周波数とに基づいて、前記フィルタに前記信号を入力した際に得られる理想のフィルタ出力信号と所定の位相差が生じるようにシフトする位相シフトステップと、前記フィルタに前記テスト信号を入力した際に得られるフィルタ出力信号と、前記位相シフトステップで位相をシフトさせた前記テスト信号とを用いて、前記フィルタの特性周波数を制御する制御信号を生成する制御信号作成ステップと、を含むものである。
これにより、前記フィルタの特性調整時にフィルタの特性を直接的に測定し、テスト信号から位相をシフトされた信号の立ち上がりあるいは立ち下がりのタイミングで、フィルタ出力信号を検知しその結果を元にフィルタの周波数特性を制御する制御信号を生成することが可能となるため、フィルタの特性調整を短時間で行なうことができる。
また、本発明の請求項１０に記載のフィルタの特性調整方法は、請求項９に記載のフィルタの特性調整方法において、前記制御信号作成ステップは、前記フィルタに前記テスト信号を入力した際に得られるフィルタ出力信号の位相と、前記位相シフトステップで位相をシフトさせた前記テスト信号の位相とを比較する位相比較ステップと、前記位相比較ステップの比較結果を二分岐探索処理して前記制御信号を生成する二分岐探索ステップと、を含むものである。
これにより、前記フィルタの特性調整時にフィルタの特性を直接的に測定し、テスト信号から位相をシフトされた信号の立ち上がりあるいは立ち下がりのタイミングで、フィルタ出力信号を検知しその結果を元にフィルタの周波数特性を制御する制御信号を生成することが可能となるため、フィルタの特性調整を短時間で行なうことができる。
本発明のフィルタの特性調整装置によれば、前記フィルタの特性調整時に前記テスト信号の位相を所定量シフトする位相シフト部を備え、前記フィルタからの出力と前記位相シフト部の出力との位相差に基づいて、制御信号を生成するようにしたので、フィルタの特性調整処理を高速化することができる。
また、本発明のフィルタの特性調整装置によれば、特にフィルタの特性周波数を最適な状態とするために、フィルタの通常動作時とチューニング動作時に、同じフィルタを用いるようにしたので、別途、ＰＬＬ回路、あるいはＶＣＯなどを必要としないために、その回路面積の増大を防ぐことが可能となる。
また、本発明のフィルタの特性調整装置によれば、前記フィルタの制御信号生成部は、位相シフト部において、テスト信号と、特性調整後の最適な状態にあるフィルタにテスト信号を入力した際に得られる理想のフィルタ出力信号との位相差が１８０°となるように、前記テスト信号の位相をシフトさせ、該位相をシフトされたテスト信号とフィルタ出力信号との位相差を二分岐探索を用いたデジタル処理によって生成するようにしたので、短時間で制御信号を生成できると共に、当該フィルタの特性調整装置の構成をシンプルなものとし、且つ小面積で実現することが可能となる。
また、本発明のフィルタの特性調整装置によれば、フィルタが特に４次バタワース低域通過型フィルタ、あるいは４次バタワース高域通過型フィルタであれば、該フィルタに入力される信号の周波数がその特性周波数と同じ周波数のとき、位相特性は理論上１８０°回転するので、位相シフト部を設ける必要がなくなる。このため、特性調整装置の構成をよりシンプルで、且つ小面積にすることができる。
図１は、本発明の実施の形態１におけるフィルタの特性調整装置の構成を示す図である。 図２は、本発明の実施の形態１におけるフィルタの特性調整装置の、特性調整動作時に必要な構成を示す図である。 図３は、本発明の実施の形態１のフィルタ特性制御部内の制御信号生成部の構成を詳細に示す図である。 図４は、本発明の実施の形態１におけるフィルタの特性調整装置の、通常動作時に必要な構成を示す図である。 図５は、本発明の実施の形態１におけるフィルタの特性調整装置の、特性調整動作時の一連の流れを示す図である。 図６は、本発明の実施の形態１における、フィルタ特性制御部内の各部からの信号波形図である。 図７は、二次バタワース低域通過型フィルタの周波数特性を示す図である。 図８は、本発明の実施の形態１における、フィルタ特性制御部内のロジック部の一構成例を示す図である。 図９は、本発明の実施の形態１のロジック部内での二分岐探索処理を説明する図である。 図１０は、本発明の実施の形態１におけるロジック部内の制御信号決定部の処理を説明する図である。 図１１は、本実施の形態２におけるフィルタの特性調整装置の構成を示す図である。 図１２は、Ｇｍ・Ｃ回路で構成された４次のバタワース低域通過型フィルタを示した図である。 図１３は、４次低域通過型バタワースフィルタの周波数特性を示した図である。 図１４は、本実施の形態２にかかるフィルタの特性調整装置の、特性調整動作時に必要な構成を示す図である。 図１５は、従来における、ＰＬＬを用いたマスタ／スレーブ方式によるフィルタの特性調整装置を示す図である。 図１６は、従来における、通常動作時に使用するフィルタそのものを用いた特性調整装置の構成を示す図である。 図１７は、次数の異なる２つの低域通過型フィルタの周波数特性を示す図である。 図１８は、次数の異なる２つの低域通過型フィルタの位相特性を示す図である。
符号の説明
１０ フィルタ
２０，６１ 信号選択部
３０，５０ フィルタ特性調整部
３１，５１ テスト信号生成部
３２ 位相シフト部
３３，５３ 制御信号生成部
３４ 第１のコンパレータ
３５ 第２のコンパレータ
３６ 位相比較器
３７ ロジック部
３８ 二分岐探索処理部
３９ 制御信号決定部
４０ ４次バタワース低域通過型フィルタ
４１〜４４ Ｇｍ回路
４５〜４８ Ｃ回路
６０ ＰＬＬ回路
６１ ＶＣＯ
６２ 発振周波数測定部
６３ 制御部
７４ 応答波形周期測定部
７７ ステップ信号生成部
７８ 制御部
（実施の形態１）
以下、図面を用いて、本発明の実施の形態１について説明する。
図１は、本実施の形態１にかかるフィルタの特性調整装置の構成を示す図である。図１において、フィルタの特性調整装置１００は、フィルタ１０と、選択信号ｓ１２に基づいて前記フィルタ１０に入力するフィルタ入力信号ｓ１５を選択する信号選択部２０と、基準信号ｓ１７に基づいて前記フィルタ１０の特性を調整する制御信号ｓ１１を出力するフィルタ特性制御部３０とを備える。前記信号選択部２０には、当該フィルタの特性調整装置１００が通常動作時（以下、「通常モード時」と称す。）である場合に処理対象となる通常入力信号ｓ１３と、前記フィルタ特性制御部３０で生成されたテスト信号ｓ１４とが入力され、選択信号ｓ１２に基づいて、前記通常入力信号ｓ１３と、テスト信号ｓ１４とのいずれか一方が前記フィルタ入力信号ｓ１５として選択されて、フィルタ１０に入力される。具体的に述べると、フィルタの特性調整装置１００が通常モード時である場合は、前記信号選択部２０は、前記通常入力信号ｓ１３を選択してフィルタ１０に入力し、一方当該フィルタ特性調整装置１００が特性調整時（以下、「チューニングモード時」と称す。）である場合は、前記テスト信号ｓ１４を選択してフィルタ１０に入力する。この選択信号ｓ１２は、当該装置１００外部で独立に調整されて入力されるものであってもよいし、前記フィルタ特性制御部３０から出力されるものであってもよい。
図２は、本実施の形態１の特性調整装置１００におけるフィルタ特性制御部３０の詳細な構成を示す図である。なお、図２は、チューニングモード時に必要な構成のみを示している。図２において、フィルタ特性制御部３０は、基準信号ｓ１７からテスト信号ｓ１４を生成するテスト信号生成部３１と、前記テスト信号ｓ１４の位相をフィルタ１０の位相特性に応じてシフトさせる位相シフト部３２と、該位相シフト部３２から出力される位相シフトテスト信号ｓ１４’と、前記フィルタ１０から出力されるフィルタ出力信号ｓ１６とを入力とし、フィルタ１０の周波数特性の制御を行なう制御信号ｓ１１を生成する制御信号生成部３３とからなる。
さらに、図３は、前記フィルタ特性制御部３０内の制御信号生成部３３の詳細な構成を示す図である。図３において、制御信号生成部３３は、前記フィルタ出力信号ｓ１６を、前記テスト信号ｓ１４の中心値を基準として２値化した第１の２値信号ｓ３４を生成する第１のコンパレータ３４と、前記位相シフトテスト信号ｓ１４’を前記テスト信号ｓ１４の中心値を基準として２値化した第２の２値信号ｓ３５を生成する第２のコンパレータ３５と、前記第１の２値信号ｓ３４と第２の２値信号ｓ３５とを位相比較し、該位相比較結果ｓ３６を出力する位相比較器３６と、該比較結果ｓ３６と前記第２の２値信号ｓ３５とを用いて前記制御信号ｓ１１を生成するロジック部３７とを備えるものである。
なお、ここでは、前記テスト信号ｓ１４の中心値が、前記第１，第２のコンパレータ３４，３５での比較で用いられるしきい値としての基準信号となっている。また、前記位相シフトテスト信号ｓ１４’がすでに２値化信号であるにもかかわらず、第２のコンパレータ３５を設けている理由は、前記第１の２値信号ｓ３４と第２の２値信号ｓ３５とを同じタイミングで後段の位相比較器３６に入力させるためである。
次に、動作について説明する。
まず、図４を用いて、フィルタ１０の通常動作について説明する。図４は、本実施の形態１のフィルタの通常モード時と等価な構成を示す図である。
前記フィルタ１０は、後述するフィルタの特性調整動作によって、該フィルタ１０の制御信号ｓ１１が生成された後に、通常モードの状態となる。このとき、前述したように、信号選択部２０では、前記選択信号ｓ１２に基づいて前記通常入力信号ｓ１３が選択され、フィルタ１０に入力される。
そして、図４に示すように、通常モード時には、その特性周波数が制御され固定されたフィルタ１０に通常入力信号ｓ１３が入力され、その応答波形がフィルタ出力信号ｓ１６として出力される。
次に、図２、図５、図６を参照しながら、フィルタ１０の特性調整動作について説明する。図５は、本実施の形態１におけるフィルタの特性調整装置のチューニングモード時のフローチャートであり、図６は、本実施の形態１のフィルタの特性調整装置における制御信号生成部の信号波形図である。
まず、フィルタの特性調整装置１００をチューニングモードにする（ステップＳ１）。具体的には、図１に示す信号選択部２０において、選択信号ｓ１２によりテスト信号ｓ１４が選択されるように設定し、ロジック部３７に初期値Ｃ０を設定する。なお、ロジック部３７の構成及びその具体的な処理については後述する。
そして、前記テスト信号ｓ１４を生成する（ステップＳ２）。前記テスト信号ｓ１４は、前記フィルタ特性制御部３０内のテスト信号生成部３１において、基準信号ｓ１７に基づいて生成される。ここでは、前記テスト信号ｓ１４が、図６（ａ）に示されるようなパルス信号で、フィルタ１０の特性周波数と同じ周波数の信号であるものとする。なお、この時テスト信号ｓ１４は、フィルタ１０のダイナミックレンジに収まるようにその振幅を制限される。
そして、前記テスト信号ｓ１４はフィルタ１０へ出力されるとともに、位相シフト部３２へ出力される（ステップＳ３）。
前記フィルタ１０は、テスト信号ｓ１４を入力とし、フィルタ出力信号ｓ１６を出力する。
一方、位相シフト部３２は、テスト信号ｓ１４を入力とし、その位相をシフトさせて位相シフトテスト信号ｓ１４’を出力する。ここで、前記位相シフト部３２における位相シフト量は、次のように設定される。すなわち、周波数特性を調整済みのフィルタ１０に前記テスト信号ｓ１４を入力した際に、該フィルタ１０から出力される理想のフィルタ出力信号ｓ１６と、前記位相シフト部３２から出力される位相シフトテスト信号ｓ１４’との位相差が１８０°となるように、位相シフト量が設定される。この位相シフト量の設定は、図１７に示したように、フィルタ１０の位相特性により、入力されるテスト信号の周波数が決定していれば、前記理想のフィルタ出力信号の位相シフト量が予め分かるため、該位相シフト量に基づいて、テスト信号ｓ１４をシフトさせる位相量を設定すればよい。
例えば、前記フィルタ１０が２次バタワース低域通過型フィルタである場合を例に挙げて説明する。図７は、２次バタワース低域通過型フィルタのゲイン特性、及び周波数特性を示す。
２次バタワース低域通過型フィルタの場合、図７に示されるように、該フィルタに入力される信号の周波数がその特性周波数ｆｃに一致するとすれば、該フィルタから出力される応答波形の位相は入力信号より９０°だけシフトする（図６（ａ），（ｂ）参照）。従って、フィルタ１０に対して、特性周波数ｆｃと同じ周波数のテスト信号ｓ１４が入力されると、該フィルタ１０から出力されるフィルタ出力信号ｓ１６は、フィルタ１０の特性が最適であった場合、テスト信号ｓ１４より位相が９０°シフトされて出力される、理想のフィルタ出力となるはずであるから、位相シフト部３２でシフトさせる位相シフト量として−９０°を設定する。
そして、前記フィルタ１０から出力されたフィルタ出力信号ｓ１６と、前記位相シフト部３２にて位相シフトされた位相シフトテスト信号ｓ１４’は、制御信号生成部３３に入力され、該フィルタ出力信号ｓ１６と位相シフトテスト信号ｓ１４’とを位相比較し（ステップＳ５）、該位相比較された結果に基づいて、該フィルタ１０の周波数特性を制御する制御信号ｓ１１を生成する（ステップＳ６）。
以下、制御信号生成部３３について詳細に述べる。
まず、前記フィルタ出力信号ｓ１６は、第１のコンパレータ３４に、また前記位相シフトテスト信号ｓ１４’は第２のコンパレータ３５に入力される。前記第１，第２のコンパレータ３４、３５は、テスト信号ｓ１４の中心値を基準に、前記フィルタ出力信号ｓ１６及び位相シフトテスト信号ｓ１４’を２値化し、それぞれ第１，第２の２値信号ｓ３４，ｓ３５として出力する（図６（ｂ），（ｃ）参照）。ここでは、前記各コンパレータ３４、３５は、各信号のレベルがテスト信号の中心値よりも低い場合は“Ｌ”レベル、高い場合は“Ｈ”レベルを出力するものとする。
そして、位相比較器３６において、前記第１，第２の２値信号ｓ３４，ｓ３５の位相を比較し、位相比較結果ｓ３６を出力する。前記位相比較器３６は、例えばフリップフロップによって実現され、前記第２の２値信号ｓ３５をクロックとして、該第２の２値信号ｓ３５の立ち上がりエッジあるいは立ち下りエッジ（図６では立ち上がりエッジ）で、前記第１の２値信号ｓ３４をラッチし、その際、第１の２値信号ｓ３４のレベルが“Ｈ”レベルであれば“Ｈ”レベルを、“Ｌ”レベルであれば“Ｌ”レベルを出力する（図６（ｅ）参照）。
図６の関係では、フィルタ１０が最適な状態にある場合、第１の２値信号ｓ３４（フィルタ出力信号のデジタル値）と、第２の２値信号ｓ３５（位相シフトテスト信号のデジタル値）とは、図６（ｂ），（ｄ）に示す関係と同様の関係になるはずであるため、該理想とする第１の２値信号（図６（ｄ））に比べて第１の２値信号ｓ３４の位相が進んでいる場合は“Ｈ”レベル、位相が遅れている場合は“Ｌ”レベルとする信号ｓ３６を出力する。
そして、ロジック部３７において、前記位相比較結果ｓ３６の状態をもとに、ステップＳ１において初期値Ｃ０に設定された制御信号ｓ１１を微調整する。
ここでは、位相比較結果ｓ３６が“Ｈ”レベルの場合に制御信号ｓ１１の値を下げる方向へ、位相比較結果ｓ３６が“Ｌ”レベルの場合に制御信号ｓ１１の値を上げる方向に微調整する。微調整する期間は、前記第２の２値信号ｓ３５がｎ回（ｎは１以上の整数）カウントされる所定の期間とする。つまり、前記カウント数ｎが多ければ、フィルタの調整に長時間がかかるが、フィルタの特性調整の精度は向上し、一方カウント数ｎが少なければ、フィルタの調整は短時間ですむが、フィルタの特性調整の精度は下がる。
ロジック部３７は、例えば、図８に示すような構成で実現できる。図８は、ロジック部の詳細な構成の一例を示す図であり、図９は、ロジック部の二分岐探索処理部の処理を説明する図であり、図１０は、ロジック部の制御信号決定部の処理を説明する図である。
図８に示すように、ロジック部３７は、位相比較結果ｓ３６を、第２の２値信号ｓ３５をクロックとして二分岐探索処理する二分岐探索処理部３８と、該二分岐探索処理部３８で生成されたｎビットの制御レジスタ値Ｃｎに応じて、制御信号ｓ１１の値を決定する制御信号決定部３９とからなる。
二分岐探索処理部３８には、前述したように図５のステップＳ１において初期値Ｃ０が設定される。初期値Ｃ０は、最上位の１ビットのみ“１”で、他の下位ビットは全て“０”となっている（図９のＳｔｅｐ０）。
この後、前記第２の２値信号ｓ３５の立ち上がりエッジもしくは立ち下がりのエッジのタイミング毎（図６では立ち上がりエッジタイミング）に、位相比較結果ｓ３６の情報をモニタしていく。具体的には、前記第２の２値信号ｓ３５の立ち上がりエッジのタイミング時に、制御レジスタ値Ｃ０の最上位ビットを、位相比較結果ｓ３６の状態が“Ｈ”レベルなら“１”を、“Ｌ”レベルなら“０”に設定し、最上位ビットの１つ下位のビットを“１”とした制御レジスタＣ１を生成する（図９のＳｔｅｐ１）。
そして、第２の２値信号ｓ３５の次の立ち上がりエッジのタイミング時に、制御レジスタ値Ｃ１の最上位ビットの１つ下位のビットを、位相比較結果ｓ３６が“Ｈ”レベルなら“１”に、“Ｌ”レベルなら“０”に設定し、最上位ビットの２つ下位のビットを“１”とした制御レジスタＣ２を生成する（図９のＳｔｅｐ２）。
以下、同様に、ｎビットの制御レジスタ値Ｃｎの第（ｎ−ｉ＋１）ビット（但し、ｉはＳｔｅｐの回数を示し、１≦ｉ≦ｎを満たす整数である。）の値の二分岐探索動作、すなわち、制御レジスタ値Ｃｎの第（ｎ−ｉ＋１）ビットを位相比較結果ｓ３６の状態に応じて“１”あるいは“０”に決定する動作、をｎ回目まで順次続けることにより、制御レジスタ値Ｃｎを得る（図９のＳｔｅｐ（ｎ））。なお、図９中の“＊”は、そのビットが“１”あるいは“０”のいずれかの値であることを示す。
以上の動作を行うことにより、例えば、図６の関係では、制御レジスタ値Ｃ７＝“１１１１１０１”が得られる。
そして、前述のようにして得られた制御レジスタ値Ｃｎは、制御信号決定部３９に入力される。そして該制御信号決定部３９において、前記制御レジスタ値Ｃｎに対応する制御信号ｓ１１の値が決定される。制御信号ｓ１１と制御レジスタ値Ｃｎとは、図１０に示されるように、１対１の関係となっており、制御レジスタ値Ｃｎが“０００…００”で最小の時は制御信号ｓ１１の値も最小となり、制御レジスタ信号Ｃｎが“１１１…１１”で最大の時は制御信号ｓ１１の値も最大となる。なお、通常、図１０に示されるように、制御レジスタ値の初期値Ｃ０は、制御信号ｓ１１の値のセンター値に対応する。また、制御レジスタ値Ｃｎのビット数によって、前記二分岐探索処理部３８でのＳｔｅｐ数が変化するため、フィルタ１０の周波数特性の調整時間は制約されることがわかる。
このようにして決定された制御信号ｓ１１により、フィルタ１０の特性周波数を制御し、フィルタ１０の特性周波数は決定される。
チューニング動作が終了すると、フィルタの特性調整装置１００は通常モード状態となり、信号選択部２０にて選択信号ｓ１２に基づいて通常入力信号ｓ１３が選択され、フィルタ１０前後の信号の流れは、前述した図４に示す通りとなる。
なおフィルタ１０が差動構成の場合であっても、前述と同様のチューニング動作が適用できる。この場合、前記第１，第２のコンパレータ３４，３５には差動信号が入力される構成となり、差動信号の一方を基準として同様に処理することができる。
以上のように、本実施の形態１によれば、通常動作時に使用するフィルタ１０に、周波数特性を調整済みとなった状態での該フィルタの特性周波数と等しい周波数のテスト信号ｓ１４を直接入力し、該フィルタ１０の特性周波数が設計値と等しくなるように調整するようにしたので、別途ＶＣＯやＰＬＬ回路を設ける必要がなくなり、フィルタの特性調整装置１００の回路規模をかなり小さくすることができる。
また、本実施の形態１によれば、フィルタ１０の特性を調整するフィルタ特性制御部３０に、テスト信号ｓ１４の位相を所定量シフトさせる位相シフト部３２を設け、該位相シフト部３２で位相をシフトさせた位相シフトテスト信号ｓ１４’と、前記テスト信号ｓ１４をフィルタ１０に入力して得たフィルタ出力信号ｓ１６とから、該フィルタ１０の周波数特性を制御する制御信号ｓ１１を生成するようにしたので、フィルタ１０の周波数を測定する際に、別途該フィルタ１０の特性周波数より高いサンプリング周波数を発生させてクロックとして使用する必要がなく、フィルタの特性調整装置１００の回路規模をさらに小さくできる効果がある。
また、本実施の形態１によれば、前記位相シフト部３２において、フィルタ１０の周波数特性が最適な状態にあるとした際に、前記テスト信号ｓ１４を位相シフトさせた位相シフトテスト信号ｓ１４’と、前記フィルタ出力信号ｓ１６との位相差が１８０°となるように、前記テスト信号ｓ１４を所定量シフトさせ、該位相シフトテスト信号ｓ１４’と前記フィルタ出力信号ｓ１６との位相差からフィルタ１０の周波数特性を制御する制御信号ｓ１１を得るようにしたので、前記制御信号ｓ１１を二分岐探索処理によって得ることが可能となるため、フィルタ１０の特性周波数を短時間で調整することができる。また、このような構成にすることで、位相シフト部３２に設定する位相シフト量を変更すれば、すべてのフィルタに対応できる。
なお、本実施の形態１では、テスト信号ｓ１４の周波数をフィルタの特性周波数に一致させる場合について説明したが、異なる周波数であってもよい。この場合、フィルタ１０の位相特性から、テスト信号ｓ１４の周波数に対応する位相量を確認しておき、位相シフト部３２が該位相量と１８０°位相差が生じるような位相シフトテスト信号ｓ１４’を生成するようにすればよい。
また、本実施の形態１では、第１，第２のコンパレータ３４，３５は、テスト信号ｓ１４の中心値を基準信号として２値化を行っているが、実際に前記コンパレータで用いる基準信号はこの値に限るものではない。また、前記コンパレータは、例えばヒステリシス型のように２つの基準信号を元に、入力された信号を２値化するものであってもよい。
（実施の形態２）
本実施の形態２では、フィルタが４次バタワース低域通過型フィルタ（以下、「４次バタワースＬＰＦ」と称す）、あるいは４次バタワース高域通過型フィルタの場合について説明する。
図１１は、本実施の形態２にかかるフィルタの特性調整装置の構成を示す図であり、図１２は、本実施の形態２により周波数特性が調整される４次バタワース低域通過型フィルタの構成を示す図であり、図１３は、図１２に示す４次バタワース低域通過型フィルタの周波数特性を示す図であり、図１４は、本実施の形態２のフィルタの特性調整装置におけるフィルタ特性制御部５０の構成を詳細に示す図である。なお、図１４は、チューニングモード時に必要な構成のみを示している。
図１１に示すように、本実施の形態２のフィルタの特性調整装置の構成は、前記実施の形態１と同様、フィルタ４０と、選択信号ｓ１２に基づいて前記フィルタ４０に入力するフィルタ入力信号ｓ１５を選択する信号選択部２０と、基準信号ｓ１７に基づいて前記フィルタ４０の特性を調整する制御信号ｓ１１を出力するフィルタ特性制御部５０とを備える。そして、前記信号選択部２０には、前記実施の形態１と同様、当該フィルタの特性調整装置２００が通常モード時に処理対象となる通常入力信号ｓ１３と、前記フィルタ特性制御部５０で生成されたテスト信号ｓ１４とが入力され、選択信号ｓ１２に応じて、前記通常入力信号ｓ１３と、テスト信号ｓ１４のいずれかが前記フィルタ入力信号ｓ１５として選択されて、フィルタ４０に入力される。前記選択信号ｓ１２は、当該装置２００外部で独立に調製されて入力されるものでもよく、前記フィルタ特性制御部５０から出力されるものでもよい。
本実施の形態２が特性調整の対象とするフィルタ４０である４次バタワースＬＰＦは、図１２に示すように、Ｇｍ回路４１〜４４およびＣ回路４５〜４８からなるＧｍ−Ｃフィルタで構成されているとする。このような４次バタワースＬＰＦ４０は、Ｇｍ回路４１〜４４のＧｍ値が制御信号ｓ１１によって調整されることで、その特性周波数であるカットオフ周波数が制御される。
このように、特性調整の対象となるフィルタ４０が、前述したような４次バタワースＬＰＦであると、図１４に示すように、フィルタの特性調整装置２００のフィルタ特性制御部５０内に、位相シフト部が不要となる。この理由は、図１３に示すように、４次のバタワースＬＰＦ４０の位相特性が、理論上、カットオフ周波数ｆｃにおいて位相が１８０°シフトするものとなるからである。よって、特に特性調整対象のフィルタが４次バタワース低域通過型ＬＰＦ４０の場合は、図１３に示すように、位相特性が特性周波数ｆｃの位置で１８０°シフトされるため、を設ける必要がなく、テスト信号ｓ１４の位相を、理想のフィルタ出力信号ｓ１６との位相差が１８０°になるように、シフトさせる必要が無く、位相シフト部３２が不要となる。もちろん、４次バタワース高域通過型フィルタの場合も同様である。
次に、動作について説明する。なお、本実施の形態２におけるフィルタ４０の通常動作は前記実施の形態１と同様であるため、ここでは、フィルタ４０のチューニング動作を図１４を用いて説明する。
本実施の形態２の特性調整装置２００におけるフィルタ特性制御部５０において、テスト信号生成部５１で生成されたテスト信号ｓ１４は、４次バタワースＬＰＦ４０を介して制御信号生成部５３に入力されるとともに、位相シフト部を介することなく直接、制御信号生成部５３に入力される。そして、制御信号生成部５３において、直接入力された該テスト信号ｓ１４と、４次バタワースＬＰＦ４０のフィルタ出力信号ｓ１６との位相比較が行われた後、前記実施の形態１と同様、該位相比較結果を二分岐探索処理して制御レジスタ値Ｃｎを得、該制御レジスタ値Ｃｎに相当する制御信号ｓ１１を検出する。そして、該制御信号ｓ１１によって図１２のＧｍ回路４１〜４４のＧｍ値を制御し、この結果、フィルタ４０のカットオフ周波数が所望の周波数に調整される。
以上のことから、本実施の形態２によれば、フィルタの特性調整装置２００は、図１４に示すように、テスト信号ｓ１４を直接制御信号生成回路５３に入力すればよいため、テスト信号ｓ１４の位相を所定量シフトさせる位相シフト部が必要なくなり、装置規模をさらに小さくすることができる。
本発明にかかるフィルタの特性調整装置は、フィルタの周波数特性を調整するために、フィルタに入力するテスト信号を生成するテスト信号生成部と、テスト信号の位相をシフトする位相シフト部と、フィルタの出力信号とテスト信号の位相差を比較しデジタル処理にて制御信号を生成する制御信号生成部とを有し、フィルタの特性周波数を高精度に調整するとともに、その回路面積の増加を防ぐうえで有用である。
本発明は、フィルタの特性周波数を調整する特性調整装置、及びその特性調整方法に関する。
フィルタは、MOSFET-CフィルタやGm-Cフィルタで構成されることが多い。これは、MOSFET-CフィルタやGm-Cフィルタが演算増幅器を用いないフィルタであるため、高速化が可能であるという利点があるからである。
しかし、前述したようなアナログフィルタでは、該フィルタを構成する素子値のばらつきや、温度変動に起因して、フィルタ特性の劣化を起こす問題が存在する。例えば、低域通過型のフィルタの場合、該フィルタの特性周波数であるカットオフ周波数がその設計値と実際の値との間に誤差を生ずる。この誤差を解消するため、従来では、フィルタを有する装置内に、フィルタとは別にVoltage Controlled Oscillator（以下、「ＶＣＯ」と称す。）を含むＰＬＬ回路を設け、該ＰＬＬ回路を用いてマスタ／スレーブ方式と呼ばれる方式で前記フィルタ特性を調整したり（例えば非特許文献１参照）、あるいは、実動作で使用するフィルタそのものを用いて該フィルタの特性を調整したりする手法が用いられてきた（例えば特許文献１参照）。
以下に、従来のフィルタの特性調整方法について詳述する。
従来のマスタ／スレーブ方式のフィルタ特性調整装置３００は、図１５に示すように、フィルタ１０をスレーブ側とし、ＰＬＬ回路６０に含まれるＶＣＯ６１をマスタ側とする。マスタ側であるＰＬＬ回路６０は、基準クロックｓ６２に基づいて発振するＶＣＯ６１と、該ＶＣＯ６１から出力される発振信号ｓ６４の周波数を測定する発振周波数測定部６２と、該発振周波数測定部６２からの出力信号に基づいてフィルタ１０を制御する制御信号ｓ６１を生成する制御部６３とを備える。但し、ＶＣＯ６１の発振周波数とフィルタ１０の特性周波数とは比例関係にあるものとする。このような構成を有するフィルタ特性調整装置３００は、マスタ側であるＰＬＬ回路６０内において、ＶＣＯ６１の発振波形ｓ６４を発振周波数測定部６２に入力し、そこで測定された周波数の情報を元に、制御部６３でフィルタ１０の特性周波数を制御する制御信号ｓ６１を生成し、ＶＣＯ６１及びフィルタ１０のＧｍ値を制御することで、フィルタ１０の周波数特性を自動的に調整することを実現している（例えば、非特許文献１参照）。
また従来の、通常動作で使用するフィルタそのものを用いたフィルタ特性調整装置４００は、図１６に示すように、フィルタ１０のチューニング動作時に使用するステップ信号ｓ７４を生成するステップ信号生成部７７と、前記フィルタ１０に入力する信号を選択信号ｓ７２に基づいて選択する信号選択部７１と、フィルタ１０から出力されるフィルタ出力信号ｓ７６をカウントすることでその周波数を測定する応答波形周期測定部７４と、該応答波形周期測定部７４から出力される測定信号ｓ７８が基準の周波数の範囲内に収まるように制御する特性周波数制御信号ｓ７１を生成する制御部７８とを備える。このフィルタ１０は、通常動作とチューニング動作の両方に使用されるため、フィルタ特性調整装置４００は、フィルタ１０の通常動作時には、入力信号として通常信号ｓ７３を信号選択部７１にて選択して、フィルタ１０にこれを入力し、フィルタ１０は、該フィルタ入力信号ｓ７５に対する応答波形であるフィルタ出力信号ｓ７６を出力する。一方、フィルタ１０のチューニング動作時には、フィルタ１０に対してステップ信号ｓ７４を直接入力し、該ステップ信号ｓ７４に対するフィルタ１０の応答波形の周期を応答波形周期測定部７４で測定し、制御部７８によりフィルタ１０の特性周波数を所望の周波数に自動的に調整することを実現している（例えば、特許文献１参照)。
ケー．タン アンドピー．アール．グレイ（K.Tan and P.R.Gray）:「フルリー インテグレイテッド アナログ フィルターズ ユージング ビポラー−ジェイエフイーティー テクノロジィ（Fully Integrated Analog Filters Using Bipolar-JFET Technology）」，アイイーイーイー ジェイエスエスシー（IEEE JSSC），１９７８年１２月 特開２０００−５９１６２号公報（第４−７頁、第１図）
しかしながら、前述したマスタ／スレーブ方式の場合、通常使用するＶＣＯ６１の次数は２次で、一方の制御対象であるフィルタ１０の次数はそれ以上であることが多い。図１７は、互いに次数が異なる低域通過型フィルタ及びＶＣＯの周波数特性を示す図である。図１７に示すように、ＶＣＯも低域通過型フィルタとしての特性を持つ。次数の低いＶＣＯ６１は次数の高い低域通過型フィルタに比べてカットオフ周波数付近でゲインの立ち下がりが鈍く、また次数の低いフィルタの位相特性は次数の高いフィルタに比べてゆっくりと変化する。
従って、例えば、マスタ／スレーブ方式の特性調整装置３００でフィルタ１０のチューニングを行った後に、フィルタの特性周波数を制御する制御信号ｓ６１が多少なりとも最適点から外れて、ＶＣＯ６１で位相誤差ΔＰ１が生じた場合、図１８に示すように、フィルタ１０では、前記位相誤差ΔＰ１よりも大きな位相誤差ΔＰ２が生じ、この結果フィルタの特性周波数がずれてしまうという問題がある。
そのため、マスタ／スレーブ方式においては、フィルタ１０とＶＣＯ６１との間の相対ばらつきに起因する、最適なチューニング状態からのフィルタ特性のズレを抑えるために、別途、前記誤差を修正するための回路が必要となり、これにより、回路規模が大きくなっているという問題もある。
また、マスタ／スレーブ方式では、フィルタ１０の特性周波数とＶＣＯ６１の発振周波数の設計上設定された相関と、実際の相関が異なるという問題もある。
一方、前述した従来のフィルタ１０を直接チューニングに用いる手法では、応答波形周期測定部７４において、フィルタ１０の周波数測定時に、前記フィルタ１０の特性周波数よりも高いサンプリング周波数が必要である。
また、応答波形周期測定部７４におけるフィルタ１０の周波数測定は、ステップ信号ｓ７４に対するフィルタ１０からの応答波形と基準レベルとを図示しないコンパレータで比較し、該コンパレータの出力波形の立ち上がり遷移もしくは立ち下がり遷移の周期を測定するのであるが、特性調整対象のフィルタ１０の次数によっては通過帯域のゲイン特性が大きく変動するために、コンパレータにて正しく比較できず、これにより調整誤差が生じる問題もある。そして、このような調整誤差を防ぐためには、別途、誤差を調整するための調整手段が必要となり、回路規模が大きくなってしまう。
さらに、従来の方法では、フィルタ１０の特性周波数が所望の周波数の誤差範囲となるまで、制御信号の値を変更しながら何度もステップ信号ｓ７４を生成してフィルタ１０に入力し、応答波形周期測定部７４において該フィルタ１０からのフィルタ出力信号ｓ７６を測定して誤差の判定を行うことを繰り返すものであるため、フィルタの調整に時間がかかるという問題もある。
本発明は、前記課題を解決するためになされたものであり、フィルタの特性調整装置の回路規模の増大、すなわち回路面積の増大を防止し、且つより高速にフィルタの特性周波数を所望の周波数に調整できる、フィルタの特性調整装置、及びその特性調整方法を提供することを目的とする。
前記課題を解決するため、本発明の請求項１に記載のフィルタの特性調整装置は、基準信号を入力とし、フィルタの周波数特性の調整時に前記フィルタに供給するテスト信号を生成するテスト信号生成部と、前記テスト信号生成部で生成された前記テスト信号を、前記フィルタの位相特性と該テスト信号の周波数とに基づいて、前記フィルタに前記テスト信号を入力した際に得られる理想のフィルタ出力信号の位相と所定の位相差が生じるように位相シフトする位相シフト部と、前記フィルタに前記テスト信号を入力した際に得られるフィルタ出力信号と、前記位相シフト部で位相をシフトさせた前記テスト信号とを用いて、前記フィルタの特性周波数を制御する制御信号を生成する制御信号生成部と、を備えるものである。
これにより、前記フィルタの特性調整時に、テスト信号生成部にて生成されたテスト信号の位相をシフトさせた信号の立ち上がりあるいは立ち下がりのタイミングで、フィルタ出力信号を検知し、その結果に基づいてフィルタの周波数特性を制御する制御信号を生成することが可能となるため、フィルタの特性調整を短時間で行なうことができ、且つ当該フィルタの特性調整装置の構成をシンプルなものとし、且つその回路面積も小さくすることができる。
また、本発明の請求項２に記載のフィルタの特性調整装置は、請求項１に記載のフィルタの特性調整装置において、前記位相シフト部は、前記テスト信号の位相と、前記理想のフィルタ出力信号との位相差が１８０°となるように、前記テスト信号の位相をシフトするものである。
これにより、フィルタの特性周波数を制御する制御信号を二分岐探索により検出することが可能となり、前記フィルタの特性調整処理を短時間で行なうことができる。
また、本発明の請求項３に記載のフィルタの特性調整装置は、請求項１に記載のフィルタの特性調整装置において、前記制御信号生成部は、前記フィルタ出力信号を基準信号と比較する第１のコンパレータと、前記位相シフト部からの出力信号を前記基準信号と比較する第２のコンパレータと、前記第１，第２のコンパレータそれぞれから出力される２値信号の位相比較を行う位相比較器と、前記位相比較器からの出力と前記第２のコンパレータからの出力とを用いて、前記制御信号を生成するロジック部と、を備えるものである。
これにより、テスト信号から位相をシフトされた信号と、該フィルタからのフィルタ出力信号との位相比較結果に基づいて、フィルタの周波数特性を制御する制御信号を生成することが可能となり、フィルタの特性調整装置の構成をシンプルで、且つ小さくすることができる。
また、本発明の請求項４に記載のフィルタの特性調整装置は、請求項３に記載のフィルタの特性調整装置において、前記ロジック部は、前記位相比較器からの出力と、前記第２のコンパレータの出力とを入力とし、該第２のコンパレータの出力の立ち上がりあるいは立ち下りのタイミングで、前記位相比較器からの出力を二分岐探索する二分岐探索処理部と、該二分岐探索処理部において得た値に基づいて前記制御信号を生成する制御信号決定部とからなるものである。
これにより、前記制御信号を二分岐探索により得ることができ、フィルタの特性調整を短時間で行うことができる。
また、本発明の請求項５に記載のフィルタの特性調整装置は、請求項１に記載のフィルタの特性調整装置において、前記テスト信号はパルス信号であるものである。
これにより、フィルタの位相差を連続して計測できるため、該特性調整処理を短時間で行うことができる。
また、本発明の請求項６に記載のフィルタの特性調整装置は、請求項５に記載のフィルタの特性調整装置において、前記テスト信号は、前記フィルタの理想状態におけるカットオフ周波数と同一の周波数の信号であるものである。
これにより、フィルタの位相シフト量の設定がしやすい効果がある。
また、本発明の請求項７に記載のフィルタの特性調整装置は、請求項１に記載のフィルタの特性調整装置において、前記フィルタの前段に、前記テスト信号と、通常動作時に処理対象となる入力信号を入力とし、前記フィルタの特性調整時には前記テスト信号を選択し、前記通常動作時には前記入力信号を選択する信号選択部を備えるものである。
これにより、前記フィルタの通常動作時とチューニング動作時に同じフィルタを用いることができるとともに、別途、ＶＣＯやＰＬＬといった調整手段を必要とせず、当該装置の面積を小さくすることができる。
また、本発明の請求項８に記載のフィルタの特性調整装置は、基準信号を入力とし、低域通過型の４次バタワースフィルタの周波数特性の調整時に前記フィルタに供給する、該フィルタの周波数特性と同じ周波数のテスト信号を生成するテスト信号生成部と、前記低域通過型の４次バタワースフィルタに前記テスト信号を入力した際に得られるフィルタ出力信号と前記テスト信号とを用いて、前記フィルタの特性周波数を制御する制御信号を生成する制御信号生成部と、を備えるものである。
これにより、位相シフト部を設ける必要がなくなり、特性調整装置の回路面積をさらに小さくすることができる。
本発明の請求項９に記載のフィルタの特性調整方法は、フィルタの特性周波数を制御するフィルタの特性調整方法において、前記フィルタの特性調整時に該フィルタに供給するテスト信号を生成するテスト信号生成ステップと、前記テスト信号生成ステップで生成された前記テスト信号の位相を、前記フィルタの位相特性と該テスト信号の周波数とに基づいて、前記フィルタに前記信号を入力した際に得られる理想のフィルタ出力信号と所定の位相差が生じるようにシフトする位相シフトステップと、前記フィルタに前記テスト信号を入力した際に得られるフィルタ出力信号と、前記位相シフトステップで位相をシフトさせた前記テスト信号とを用いて、前記フィルタの特性周波数を制御する制御信号を生成する制御信号作成ステップと、を含むものである。
これにより、前記フィルタの特性調整時にフィルタの特性を直接的に測定し、テスト信号から位相をシフトされた信号の立ち上がりあるいは立ち下がりのタイミングで、フィルタ出力信号を検知しその結果を元にフィルタの周波数特性を制御する制御信号を生成することが可能となるため、フィルタの特性調整を短時間で行なうことができる。
また、本発明の請求項１０に記載のフィルタの特性調整方法は、請求項９に記載のフィルタの特性調整方法において、前記制御信号作成ステップは、前記フィルタに前記テスト信号を入力した際に得られるフィルタ出力信号の位相と、前記位相シフトステップで位相をシフトさせた前記テスト信号の位相とを比較する位相比較ステップと、前記位相比較ステップの比較結果を二分岐探索処理して前記制御信号を生成する二分岐探索ステップと、を含むものである。
これにより、前記フィルタの特性調整時にフィルタの特性を直接的に測定し、テスト信号から位相をシフトされた信号の立ち上がりあるいは立ち下がりのタイミングで、フィルタ出力信号を検知しその結果を元にフィルタの周波数特性を制御する制御信号を生成することが可能となるため、フィルタの特性調整を短時間で行なうことができる。
本発明のフィルタの特性調整装置によれば、前記フィルタの特性調整時に前記テスト信号の位相を所定量シフトする位相シフト部を備え、前記フィルタからの出力と前記位相シフト部の出力との位相差に基づいて、制御信号を生成するようにしたので、フィルタの特性調整処理を高速化することができる。
また、本発明のフィルタの特性調整装置によれば、特にフィルタの特性周波数を最適な状態とするために、フィルタの通常動作時とチューニング動作時に、同じフィルタを用いるようにしたので、別途、ＰＬＬ回路、あるいはＶＣＯなどを必要としないために、その回路面積の増大を防ぐことが可能となる。
また、本発明のフィルタの特性調整装置によれば、前記フィルタの制御信号生成部は、位相シフト部において、テスト信号と、特性調整後の最適な状態にあるフィルタにテスト信号を入力した際に得られる理想のフィルタ出力信号との位相差が１８０°となるように、前記テスト信号の位相をシフトさせ、該位相をシフトされたテスト信号とフィルタ出力信号との位相差を二分岐探索を用いたデジタル処理によって生成するようにしたので、短時間で制御信号を生成できると共に、当該フィルタの特性調整装置の構成をシンプルなものとし、且つ小面積で実現することが可能となる。
また、本発明のフィルタの特性調整装置によれば、フィルタが特に４次バタワース低域通過型フィルタ、あるいは４次バタワース高域通過型フィルタであれば、該フィルタに入力される信号の周波数がその特性周波数と同じ周波数のとき、位相特性は理論上１８０°回転するので、位相シフト部を設ける必要がなくなる。このため、特性調整装置の構成をよりシンプルで、且つ小面積にすることができる。
（実施の形態１）
以下、図面を用いて、本発明の実施の形態１について説明する。
図１は、本実施の形態１にかかるフィルタの特性調整装置の構成を示す図である。図１において、フィルタの特性調整装置１００は、フィルタ１０と、選択信号ｓ１２に基づいて前記フィルタ１０に入力するフィルタ入力信号ｓ１５を選択する信号選択部２０と、基準信号ｓ１７に基づいて前記フィルタ１０の特性を調整する制御信号ｓ１１を出力するフィルタ特性制御部３０とを備える。前記信号選択部２０には、当該フィルタの特性調整装置１００が通常動作時（以下、「通常モード時」と称す。）である場合に処理対象となる通常入力信号ｓ１３と、前記フィルタ特性制御部３０で生成されたテスト信号ｓ１４とが入力され、選択信号ｓ１２に基づいて、前記通常入力信号ｓ１３と、テスト信号ｓ１４とのいずれか一方が前記フィルタ入力信号ｓ１５として選択されて、フィルタ１０に入力される。具体的に述べると、フィルタの特性調整装置１００が通常モード時である場合は、前記信号選択部２０は、前記通常入力信号ｓ１３を選択してフィルタ１０に入力し、一方当該フィルタ特性調整装置１００が特性調整時（以下、「チューニングモード時」と称す。）である場合は、前記テスト信号ｓ１４を選択してフィルタ１０に入力する。この選択信号ｓ１２は、当該装置１００外部で独立に調整されて入力されるものであってもよいし、前記フィルタ特性制御部３０から出力されるものであってもよい。
図２は、本実施の形態１の特性調整装置１００におけるフィルタ特性制御部３０の詳細な構成を示す図である。なお、図２は、チューニングモード時に必要な構成のみを示している。図２において、フィルタ特性制御部３０は、基準信号ｓ１７からテスト信号ｓ１４を生成するテスト信号生成部３１と、前記テスト信号ｓ１４の位相をフィルタ１０の位相特性に応じてシフトさせる位相シフト部３２と、該位相シフト部３２から出力される位相シフトテスト信号ｓ１４’と、前記フィルタ１０から出力されるフィルタ出力信号ｓ１６とを入力とし、フィルタ１０の周波数特性の制御を行なう制御信号ｓ１１を生成する制御信号生成部３３とからなる。
さらに、図３は、前記フィルタ特性制御部３０内の制御信号生成部３３の詳細な構成を示す図である。図３において、制御信号生成部３３は、前記フィルタ出力信号ｓ１６を、前記テスト信号ｓ１４の中心値を基準として２値化した第１の２値信号ｓ３４を生成する第１のコンパレータ３４と、前記位相シフトテスト信号ｓ１４’を前記テスト信号ｓ１４の中心値を基準として２値化した第２の２値信号ｓ３５を生成する第２のコンパレータ３５と、前記第１の２値信号ｓ３４と第２の２値信号ｓ３５とを位相比較し、該位相比較結果ｓ３６を出力する位相比較器３６と、該比較結果ｓ３６と前記第２の２値信号ｓ３５とを用いて前記制御信号ｓ１１を生成するロジック部３７とを備えるものである。
なお、ここでは、前記テスト信号ｓ１４の中心値が、前記第１，第２のコンパレータ３４，３５での比較で用いられるしきい値としての基準信号となっている。また、前記位相シフトテスト信号ｓ１４’がすでに２値化信号であるにもかかわらず、第２のコンパレータ３５を設けている理由は、前記第１の２値信号ｓ３４と第２の２値信号ｓ３５とを同じタイミングで後段の位相比較器３６に入力させるためである。
次に、動作について説明する。
まず、図４を用いて、フィルタ１０の通常動作について説明する。図４は、本実施の形態１のフィルタの通常モード時と等価な構成を示す図である。
前記フィルタ１０は、後述するフィルタの特性調整動作によって、該フィルタ１０の制御信号ｓ１１が生成された後に、通常モードの状態となる。このとき、前述したように、信号選択部２０では、前記選択信号ｓ１２に基づいて前記通常入力信号ｓ１３が選択され、フィルタ１０に入力される。
そして、図４に示すように、通常モード時には、その特性周波数が制御され固定されたフィルタ１０に通常入力信号ｓ１３が入力され、その応答波形がフィルタ出力信号ｓ１６として出力される。
次に、図２、図５、図６を参照しながら、フィルタ１０の特性調整動作について説明する。図５は、本実施の形態１におけるフィルタの特性調整装置のチューニングモード時のフローチャートであり、図６は、本実施の形態１のフィルタの特性調整装置における制御信号生成部の信号波形図である。
まず、フィルタの特性調整装置１００をチューニングモードにする（ステップＳ１）。具体的には、図１に示す信号選択部２０において、選択信号ｓ１２によりテスト信号ｓ１４が選択されるように設定し、ロジック部３７に初期値Ｃ０を設定する。なお、ロジック部３７の構成及びその具体的な処理については後述する。
そして、前記テスト信号ｓ１４を生成する（ステップＳ２）。前記テスト信号ｓ１４は、前記フィルタ特性制御部３０内のテスト信号生成部３１において、基準信号ｓ１７に基づいて生成される。ここでは、前記テスト信号ｓ１４が、図６（ａ）に示されるようなパルス信号で、フィルタ１０の特性周波数と同じ周波数の信号であるものとする。なお、この時テスト信号ｓ１４は、フィルタ１０のダイナミックレンジに収まるようにその振幅を制限される。
そして、前記テスト信号ｓ１４はフィルタ１０へ出力されるとともに、位相シフト部３２へ出力される（ステップＳ３）。
前記フィルタ１０は、テスト信号ｓ１４を入力とし、フィルタ出力信号ｓ１６を出力する。
一方、位相シフト部３２は、テスト信号ｓ１４を入力とし、その位相をシフトさせて位相シフトテスト信号ｓ１４’を出力する。ここで、前記位相シフト部３２における位相シフト量は、次のように設定される。すなわち、周波数特性を調整済みのフィルタ１０に前記テスト信号ｓ１４を入力した際に、該フィルタ１０から出力される理想のフィルタ出力信号ｓ１６と、前記位相シフト部３２から出力される位相シフトテスト信号ｓ１４’との位相差が１８０°となるように、位相シフト量が設定される。この位相シフト量の設定は、図１７に示したように、フィルタ１０の位相特性により、入力されるテスト信号の周波数が決定していれば、前記理想のフィルタ出力信号の位相シフト量が予め分かるため、該位相シフト量に基づいて、テスト信号ｓ１４をシフトさせる位相量を設定すればよい。
例えば、前記フィルタ１０が２次バタワース低域通過型フィルタである場合を例に挙げて説明する。図７は、２次バタワース低域通過型フィルタのゲイン特性、及び周波数特性を示す。
２次バタワース低域通過型フィルタの場合、図７に示されるように、該フィルタに入力される信号の周波数がその特性周波数ｆｃに一致するとすれば、該フィルタから出力される応答波形の位相は入力信号より９０°だけシフトする（図６（ａ），（ｂ）参照）。従って、フィルタ１０に対して、特性周波数ｆｃと同じ周波数のテスト信号ｓ１４が入力されると、該フィルタ１０から出力されるフィルタ出力信号ｓ１６は、フィルタ１０の特性が最適であった場合、テスト信号ｓ１４より位相が９０°シフトされて出力される、理想のフィルタ出力となるはずであるから、位相シフト部３２でシフトさせる位相シフト量として−９０°を設定する。
そして、前記フィルタ１０から出力されたフィルタ出力信号ｓ１６と、前記位相シフト部３２にて位相シフトされた位相シフトテスト信号ｓ１４’は、制御信号生成部３３に入力され、該フィルタ出力信号ｓ１６と位相シフトテスト信号ｓ１４’とを位相比較し（ステップＳ５）、該位相比較された結果に基づいて、該フィルタ１０の周波数特性を制御する制御信号ｓ１１を生成する（ステップＳ６）。
以下、制御信号生成部３３について詳細に述べる。
まず、前記フィルタ出力信号ｓ１６は、第１のコンパレータ３４に、また前記位相シフトテスト信号ｓ１４’は第２のコンパレータ３５に入力される。前記第１，第２のコンパレータ３４、３５は、テスト信号ｓ１４の中心値を基準に、前記フィルタ出力信号ｓ１６及び位相シフトテスト信号ｓ１４’を２値化し、それぞれ第１，第２の２値信号ｓ３４，ｓ３５として出力する（図６（ｂ），（ｃ）参照）。ここでは、前記各コンパレータ３４、３５は、各信号のレベルがテスト信号の中心値よりも低い場合は“Ｌ”レベル、高い場合は“Ｈ”レベルを出力するものとする。
そして、位相比較器３６において、前記第１，第２の２値信号ｓ３４，ｓ３５の位相を比較し、位相比較結果ｓ３６を出力する。前記位相比較器３６は、例えばフリップフロップによって実現され、前記第２の２値信号ｓ３５をクロックとして、該第２の２値信号ｓ３５の立ち上がりエッジあるいは立ち下りエッジ（図６では立ち上がりエッジ）で、前記第１の２値信号ｓ３４をラッチし、その際、第１の２値信号ｓ３４のレベルが“Ｈ”レベルであれば“Ｈ”レベルを、“Ｌ”レベルであれば“Ｌ”レベルを出力する（図６（ｅ）参照）。
図６の関係では、フィルタ１０が最適な状態にある場合、第１の２値信号ｓ３４（フィルタ出力信号のデジタル値）と、第２の２値信号ｓ３５（位相シフトテスト信号のデジタル値）とは、図６（ｂ），（ｄ）に示す関係と同様の関係になるはずであるため、該理想とする第１の２値信号（図６（ｄ））に比べて第１の２値信号ｓ３４の位相が進んでいる場合は“Ｈ”レベル、位相が遅れている場合は“Ｌ”レベルとする信号ｓ３６を出力する。
そして、ロジック部３７において、前記位相比較結果ｓ３６の状態をもとに、ステップＳ１において初期値Ｃ０に設定された制御信号ｓ１１を微調整する。
ここでは、位相比較結果ｓ３６が“Ｈ”レベルの場合に制御信号ｓ１１の値を下げる方向へ、位相比較結果ｓ３６が“Ｌ”レベルの場合に制御信号ｓ１１の値を上げる方向に微調整する。微調整する期間は、前記第２の２値信号ｓ３５がｎ回（ｎは１以上の整数）カウントされる所定の期間とする。つまり、前記カウント数ｎが多ければ、フィルタの調整に長時間がかかるが、フィルタの特性調整の精度は向上し、一方カウント数ｎが少なければ、フィルタの調整は短時間ですむが、フィルタの特性調整の精度は下がる。
ロジック部３７は、例えば、図８に示すような構成で実現できる。図８は、ロジック部の詳細な構成の一例を示す図であり、図９は、ロジック部の二分岐探索処理部の処理を説明する図であり、図１０は、ロジック部の制御信号決定部の処理を説明する図である。
図８に示すように、ロジック部３７は、位相比較結果ｓ３６を、第２の２値信号ｓ３５をクロックとして二分岐探索処理する二分岐探索処理部３８と、該二分岐探索処理部３８で生成されたｎビットの制御レジスタ値Ｃｎに応じて、制御信号ｓ１１の値を決定する制御信号決定部３９とからなる。
二分岐探索処理部３８には、前述したように図５のステップＳ１において初期値Ｃ０が設定される。初期値Ｃ０は、最上位の１ビットのみ“１”で、他の下位ビットは全て“０”となっている（図９のStep0）。
この後、前記第２の２値信号ｓ３５の立ち上がりエッジもしくは立ち下がりのエッジのタイミング毎（図６では立ち上がりエッジタイミング）に、位相比較結果ｓ３６の情報をモニタしていく。具体的には、前記第２の２値信号ｓ３５の立ち上がりエッジのタイミング時に、制御レジスタ値Ｃ０の最上位ビットを、位相比較結果ｓ３６の状態が“Ｈ”レベルなら“１”を、“Ｌ”レベルなら“０”に設定し、最上位ビットの１つ下位のビットを“１”とした制御レジスタＣ１を生成する（図９のStep1）。
そして、第２の２値信号ｓ３５の次の立ち上がりエッジのタイミング時に、制御レジスタ値Ｃ１の最上位ビットの１つ下位のビットを、位相比較結果ｓ３６が“Ｈ”レベルなら“１”に、“Ｌ”レベルなら“０”に設定し、最上位ビットの２つ下位のビットを“１”とした制御レジスタＣ２を生成する（図９のStep2）。
以下、同様に、ｎビットの制御レジスタ値Ｃｎの第（ｎ−ｉ＋１）ビット（但し、ｉはStepの回数を示し、１≦ｉ≦ｎを満たす整数である。）の値の二分岐探索動作、すなわち、制御レジスタ値Ｃｎの第（ｎ−ｉ＋１）ビットを位相比較結果ｓ３６の状態に応じて“１”あるいは“０”に決定する動作、をｎ回目まで順次続けることにより、制御レジスタ値Ｃｎを得る（図９のStep(n)）。なお、図９中の“＊”は、そのビットが“１”あるいは“０”のいずれかの値であることを示す。
以上の動作を行うことにより、例えば、図６の関係では、制御レジスタ値Ｃ７＝“１１１１１０１”が得られる。
そして、前述のようにして得られた制御レジスタ値Ｃｎは、制御信号決定部３９に入力される。そして該制御信号決定部３９において、前記制御レジスタ値Ｃｎに対応する制御信号ｓ１１の値が決定される。制御信号ｓ１１と制御レジスタ値Ｃｎとは、図１０に示されるように、１対１の関係となっており、制御レジスタ値Ｃｎが“０００…００”で最小の時は制御信号ｓ１１の値も最小となり、制御レジスタ信号Ｃｎが“１１１…１１”で最大の時は制御信号ｓ１１の値も最大となる。なお、通常、図１０に示されるように、制御レジスタ値の初期値Ｃ０は、制御信号ｓ１１の値のセンター値に対応する。また、制御レジスタ値Ｃｎのビット数によって、前記二分岐探索処理部３８でのStep数が変化するため、フィルタ１０の周波数特性の調整時間は制約されることがわかる。
このようにして決定された制御信号ｓ１１により、フィルタ１０の特性周波数を制御し、フィルタ１０の特性周波数は決定される。
チューニング動作が終了すると、フィルタの特性調整装置１００は通常モード状態となり、信号選択部２０にて選択信号ｓ１２に基づいて通常入力信号ｓ１３が選択され、フィルタ１０前後の信号の流れは、前述した図４に示す通りとなる。
なおフィルタ１０が差動構成の場合であっても、前述と同様のチューニング動作が適用できる。この場合、前記第１,第２のコンパレータ３４，３５には差動信号が入力される構成となり、差動信号の一方を基準として同様に処理することができる。
以上のように、本実施の形態１によれば、通常動作時に使用するフィルタ１０に、周波数特性を調整済みとなった状態での該フィルタの特性周波数と等しい周波数のテスト信号ｓ１４を直接入力し、該フィルタ１０の特性周波数が設計値と等しくなるように調整するようにしたので、別途ＶＣＯやＰＬＬ回路を設ける必要がなくなり、フィルタの特性調整装置１００の回路規模をかなり小さくすることができる。
また、本実施の形態１によれば、フィルタ１０の特性を調整するフィルタ特性制御部３０に、テスト信号ｓ１４の位相を所定量シフトさせる位相シフト部３２を設け、該位相シフト部３２で位相をシフトさせた位相シフトテスト信号ｓ１４’と、前記テスト信号ｓ１４をフィルタ１０に入力して得たフィルタ出力信号ｓ１６とから、該フィルタ１０の周波数特性を制御する制御信号ｓ１１を生成するようにしたので、フィルタ１０の周波数を測定する際に、別途該フィルタ１０の特性周波数より高いサンプリング周波数を発生させてクロックとして使用する必要がなく、フィルタの特性調整装置１００の回路規模をさらに小さくできる効果がある。
また、本実施の形態１によれば、前記位相シフト部３２において、フィルタ１０の周波数特性が最適な状態にあるとした際に、前記テスト信号ｓ１４を位相シフトさせた位相シフトテスト信号ｓ１４’と、前記フィルタ出力信号ｓ１６との位相差が１８０°となるように、前記テスト信号ｓ１４を所定量シフトさせ、該位相シフトテスト信号ｓ１４’と前記フィルタ出力信号ｓ１６との位相差からフィルタ１０の周波数特性を制御する制御信号ｓ１１を得るようにしたので、前記制御信号ｓ１１を二分岐探索処理によって得ることが可能となるため、フィルタ１０の特性周波数を短時間で調整することができる。また、このような構成にすることで、位相シフト部３２に設定する位相シフト量を変更すれば、すべてのフィルタに対応できる。
なお、本実施の形態１では、テスト信号ｓ１４の周波数をフィルタの特性周波数に一致させる場合について説明したが、異なる周波数であってもよい。この場合、フィルタ１０の位相特性から、テスト信号ｓ１４の周波数に対応する位相量を確認しておき、位相シフト部３２が該位相量と１８０°位相差が生じるような位相シフトテスト信号ｓ１４’を生成するようにすればよい。
また、本実施の形態１では、第１，第２のコンパレータ３４，３５は、テスト信号ｓ１４の中心値を基準信号として２値化を行っているが、実際に前記コンパレータで用いる基準信号はこの値に限るものではない。また、前記コンパレータは、例えばヒステリシス型のように２つの基準信号を元に、入力された信号を２値化するものであってもよい。
（実施の形態２）
本実施の形態２では、フィルタが４次バタワース低域通過型フィルタ（以下、「４次バタワースＬＰＦ」と称す）、あるいは４次バタワース高域通過型フィルタの場合について説明する。
図１１は、本実施の形態２にかかるフィルタの特性調整装置の構成を示す図であり、図１２は、本実施の形態２により周波数特性が調整される４次バタワース低域通過型フィルタの構成を示す図であり、図１３は、図１２に示す４次バタワース低域通過型フィルタの周波数特性を示す図であり、図１４は、本実施の形態２のフィルタの特性調整装置におけるフィルタ特性制御部５０の構成を詳細に示す図である。なお、図１４は、チューニングモード時に必要な構成のみを示している。
図１１に示すように、本実施の形態２のフィルタの特性調整装置の構成は、前記実施の形態１と同様、フィルタ４０と、選択信号ｓ１２に基づいて前記フィルタ４０に入力するフィルタ入力信号ｓ１５を選択する信号選択部２０と、基準信号ｓ１７に基づいて前記フィルタ４０の特性を調整する制御信号ｓ１１を出力するフィルタ特性制御部５０とを備える。そして、前記信号選択部２０には、前記実施の形態１と同様、当該フィルタの特性調整装置２００が通常モード時に処理対象となる通常入力信号ｓ１３と、前記フィルタ特性制御部５０で生成されたテスト信号ｓ１４とが入力され、選択信号ｓ１２に応じて、前記通常入力信号ｓ１３と、テスト信号ｓ１４のいずれかが前記フィルタ入力信号ｓ１５として選択されて、フィルタ４０に入力される。前記選択信号ｓ１２は、当該装置２００外部で独立に調製されて入力されるものでもよく、前記フィルタ特性制御部５０から出力されるものでもよい。
本実施の形態２が特性調整の対象とするフィルタ４０である４次バタワースＬＰＦは、図１２に示すように、Ｇｍ回路４１〜４４およびＣ回路４５〜４８からなるＧｍ−Ｃフィルタで構成されているとする。このような４次バタワースＬＰＦ４０は、Ｇｍ回路４１〜４４のＧｍ値が制御信号ｓ１１によって調整されることで、その特性周波数であるカットオフ周波数が制御される。
このように、特性調整の対象となるフィルタ４０が、前述したような４次バタワースＬＰＦであると、図１４に示すように、フィルタの特性調整装置２００のフィルタ特性制御部５０内に、位相シフト部が不要となる。この理由は、図１３に示すように、４次のバタワースＬＰＦ４０の位相特性が、理論上、カットオフ周波数ｆｃにおいて位相が１８０°シフトするものとなるからである。よって、特に特性調整対象のフィルタが４次バタワース低域通過型ＬＰＦ４０の場合は、図１３に示すように、位相特性が特性周波数ｆｃの位置で１８０°シフトされるため、テスト信号ｓ１４の位相を、理想のフィルタ出力信号ｓ１６との位相差が１８０°になるように、シフトさせる必要が無く、位相シフト部３２が不要となる。もちろん、４次バタワース高域通過型フィルタの場合も同様である。
次に、動作について説明する。なお、本実施の形態２におけるフィルタ４０の通常動作は前記実施の形態１と同様であるため、ここでは、フィルタ４０のチューニング動作を図１４を用いて説明する。
本実施の形態２の特性調整装置２００におけるフィルタ特性制御部５０において、テスト信号生成部５１で生成されたテスト信号ｓ１４は、４次バタワースＬＰＦ４０を介して制御信号生成部５３に入力されるとともに、位相シフト部を介することなく直接、制御信号生成部５３に入力される。そして、制御信号生成部５３において、直接入力された該テスト信号ｓ１４と、４次バタワースＬＰＦ４０のフィルタ出力信号ｓ１６との位相比較が行われた後、前記実施の形態１と同様、該位相比較結果を二分岐探索処理して制御レジスタ値Ｃｎを得、該制御レジスタ値Ｃｎに相当する制御信号ｓ１１を検出する。そして、該制御信号ｓ１１によって図１２のＧｍ回路４１〜４４のＧｍ値を制御し、この結果、フィルタ４０のカットオフ周波数が所望の周波数に調整される。
以上のことから、本実施の形態２によれば、フィルタの特性調整装置２００は、図１４に示すように、テスト信号ｓ１４を直接制御信号生成回路５３に入力すればよいため、テスト信号ｓ１４の位相を所定量シフトさせる位相シフト部が必要なくなり、装置規模をさらに小さくすることができる。
本発明にかかるフィルタの特性調整装置は、フィルタの周波数特性を調整するために、フィルタに入力するテスト信号を生成するテスト信号生成部と、テスト信号の位相をシフトする位相シフト部と、フィルタの出力信号とテスト信号の位相差を比較しデジタル処理にて制御信号を生成する制御信号生成部とを有し、フィルタの特性周波数を高精度に調整するとともに、その回路面積の増加を防ぐうえで有用である。
図１は、本発明の実施の形態１におけるフィルタの特性調整装置の構成を示す図である。 図２は、本発明の実施の形態１におけるフィルタの特性調整装置の、特性調整動作時に必要な構成を示す図である。 図３は、本発明の実施の形態１のフィルタ特性制御部内の制御信号生成部の構成を詳細に示す図である。 図４は、本発明の実施の形態１におけるフィルタの特性調整装置の、通常動作時に必要な構成を示す図である。 図５は、本発明の実施の形態１におけるフィルタの特性調整装置の、特性調整動作時の一連の流れを示す図である。 図６は、本発明の実施の形態１における、フィルタ特性制御部内の各部からの信号波形図である。 図７は、二次バタワース低域通過型フィルタの周波数特性を示す図である。 図８は、本発明の実施の形態１における、フィルタ特性制御部内のロジック部の一構成例を示す図である。 図９は、本発明の実施の形態１のロジック部内での二分岐探索処理を説明する図である。 図１０は、本発明の実施の形態１におけるロジック部内の制御信号決定部の処理を説明する図である。 図１１は、本実施の形態２におけるフィルタの特性調整装置の構成を示す図である。 図１２は、Ｇｍ・Ｃ回路で構成された４次のバタワース低域通過型フィルタを示した図である。 図１３は、４次低域通過型バタワースフィルタの周波数特性を示した図である。 図１４は、本実施の形態２にかかるフィルタの特性調整装置の、特性調整動作時に必要な構成を示す図である。 図１５は、従来における、ＰＬＬを用いたマスタ／スレーブ方式によるフィルタの特性調整装置を示す図である。 図１６は、従来における、通常動作時に使用するフィルタそのものを用いた特性調整装置の構成を示す図である。 図１７は、次数の異なる２つの低域通過型フィルタの周波数特性を示す図である。 図１８は、次数の異なる２つの低域通過型フィルタの位相特性を示す図である。
符号の説明
１０ フィルタ
２０，６１ 信号選択部
３０，５０ フィルタ特性調整部
３１，５１ テスト信号生成部
３２ 位相シフト部
３３，５３ 制御信号生成部
３４ 第１のコンパレータ
３５ 第２のコンパレータ
３６ 位相比較器
３７ ロジック部
３８ 二分岐探索処理部
３９ 制御信号決定部
４０ ４次バタワース低域通過型フィルタ
４１〜４４ Ｇｍ回路
４５〜４８ Ｃ回路
６０ ＰＬＬ回路
６１ ＶＣＯ
６２ 発振周波数測定部
６３ 制御部
７４ 応答波形周期測定部
７７ ステップ信号生成部
７８ 制御部
前記課題を解決するため、本発明の請求項１に記載のフィルタの特性調整装置は、入力された信号を濾波して出力するフィルタと、一定周期の基準信号を生成して出力するテスト信号生成部と、外部から与える信号と前記テスト信号とを与えて選択信号によって選択した信号を前記フィルタに与える信号選択部と、前記テスト信号を前記フィルタに与えたこのフィルタの出力信号と前記テスト信号とを与えて位相比較した結果に応じて、前記フィルタの周波数特性を異ならせる制御信号を出力する制御信号生成部と、を備えたフィルタの特性調整装置において、前記フィルタが、４次関数のフィルタ特性を用いて、入力信号に対する出力信号の位相差が前記テスト信号の周波数において１８０度となる特性を有するものであることを特徴とするものである。
これにより、前記フィルタの特性調整時に、テスト信号生成部にて生成されたテスト信号の位相をシフトさせた信号の立ち上がりあるいは立ち下がりのタイミングで、フィルタ出力信号を検知し、その結果に基づいてフィルタの周波数特性を制御する制御信号を生成することが可能となるため、フィルタの特性調整を短時間で行なうことができ、且つ当該フィルタの特性調整装置の構成をシンプルなものとし、且つその回路面積も小さくすることができるとともに、フィルタの特性周波数を制御する制御信号を二分岐探索により検出することが可能となり、前記フィルタの特性調整処理を短時間で行なうことができるとともに、前記フィルタの通常動作時とチューニング動作時に同じフィルタを用いることができるとともに、別途、ＶＣＯやＰＬＬといった調整手段を必要とせず、当該装置の面積を小さくすることができ、位相シフト部を設ける必要がなくなり、特性調整装置の回路面積をさらに小さくすることができる。
また、本発明の請求項２に記載のフィルタの特性調整装置は、請求項１に記載のフィルタの特性調整装置において、前記制御信号生成部は、前記フィルタ出力信号を与えて２値信号にして出力する第１のコンパレータと、前記テスト信号を与えて２値信号にして出力する第２のコンパレータと、前記第１，第２のコンパレータそれぞれから出力される２値信号の位相比較を行う位相比較器と、前記位相比較器からの出力と前記第２のコンパレータからの出力とを用いて、前記制御信号を生成するロジック部と、を備えたものであり、前記ロジック部は、前記位相比較器からの出力と、前記第２のコンパレータの出力とを入力とし、該第２のコンパレータの出力の立ち上がりあるいは立ち下りのタイミングで、前記位相比較器からの出力を二分岐探索する二分岐探索処理部と、該二分岐探索処理部において得た値に基づいて前記制御信号を生成する制御信号決定部と、を備えたものであることを特徴とするものである。
これにより、テスト信号から位相をシフトされた信号と、該フィルタからのフィルタ出力信号との位相比較結果に基づいて、フィルタの周波数特性を制御する制御信号を生成することが可能となり、フィルタの特性調整装置の構成をシンプルで、且つ小さくすることができるとともに、前記制御信号を二分岐探索により得ることができ、フィルタの特性調整を短時間で行なうことができる。
また、本発明の請求項３に記載のフィルタの特性調整装置は、請求項１又は２に記載のフィルタの特性調整装置において、前記テスト信号はパルス信号である、ことを特徴とするものである。
これにより、フィルタの位相差を連続して計測できるため、該特性調整処理を短時間で行なうことができる。
また、本発明の請求項４に記載のフィルタの特性調整装置は、請求項３に記載のフィルタの特性調整装置において、前記テスト信号は、前記フィルタのカットオフ周波数と同一の周波数の信号であることを特徴とするものである。
これにより、フィルタの位相シフト量の設定がしやすい効果がある。
また、本発明の請求項５に記載のフィルタの特性調整装置は、請求項１，２，３のいずれかに記載のフィルタの特性調整装置において、前記フィルタは、４次バタワースフィルタの周波数特性を有するものであることを特徴するものである。
これにより、位相シフト部を設ける必要がなくなり、特性調整装置の回路面積をさらに小さくすることができる。
また、本発明の請求項６に記載のフィルタの特性調整方法は、フィルタの特性周波数を制御するフィルタの特性調整方法において、前記フィルタの特性調整時に該フィルタに供給するテスト信号を生成するテスト信号生成ステップと、前記テスト信号生成ステップで生成された前記テスト信号の位相を、前記フィルタの位相特性と該テスト信号の周波数とに基づいて、前記フィルタに前記信号を入力した際に得られるフィルタ出力信号と所定の位相差が生じるようにシフトする位相シフトステップと、前記フィルタに前記テスト信号を入力した際に得られるフィルタ出力信号と、前記位相シフトステップで位相をシフトさせた前記テスト信号とを用いて、前記フィルタの特性周波数を制御する制御信号を生成する制御信号作成ステップと、を含み、前記制御信号作成ステップは、前記フィルタに前記テスト信号を入力した際に得られるフィルタ出力信号の位相と、前記位相シフトステップで位相をシフトさせた前記テスト信号の位相とを比較する位相比較ステップと、前記位相比較ステップの比較結果を二分岐探索処理して前記制御信号を生成する二分岐探索ステップと、を含むことを特徴とするものである。
これにより、前記フィルタの特性調整時にフィルタの特性を直接的に測定し、テスト信号から位相をシフトされた信号の立ち上がりあるいは立ち下がりのタイミングで、フィルタ出力信号を検知しその結果を元にフィルタの周波数特性を制御する制御信号を生成することが可能となるため、フィルタの特性調整を短時間で行なうことができる。

Claims (10)

  1. 基準信号を入力とし、フィルタの周波数特性の調整時に前記フィルタに供給するテスト信号を生成するテスト信号生成部と、
    前記テスト信号生成部で生成された前記テスト信号を、前記フィルタの位相特性と該テスト信号の周波数とに基づいて、前記フィルタに前記テスト信号を入力した際に得られる理想のフィルタ出力信号の位相と所定の位相差が生じるように位相シフトする位相シフト部と、
    前記フィルタに前記テスト信号を入力した際に得られるフィルタ出力信号と、前記位相シフト部で位相をシフトさせた前記テスト信号とを用いて、前記フィルタの特性周波数を制御する制御信号を生成する制御信号生成部と、を備える、
    ことを特徴するフィルタの特性調整装置。
  2. 請求項１に記載のフィルタの特性調整装置において、
    前記位相シフト部は、前記テスト信号と前記理想のフィルタ出力信号との位相差が１８０°となるように、前記テスト信号の位相をシフトする、
    ことを特徴とするフィルタの特性調整装置。
  3. 請求項１に記載のフィルタの特性調整装置において、
    前記制御信号生成部は、前記フィルタ出力信号を基準信号と比較する第１のコンパレータと、
    前記位相シフト部からの出力信号を前記基準信号と比較する第２のコンパレータと、
    前記第１，第２のコンパレータそれぞれから出力される２値信号の位相比較を行う位相比較器と、
    前記位相比較器からの出力と前記第２のコンパレータからの出力とを用いて、前記制御信号を生成するロジック部と、を備える、
    ことを特徴とするフィルタの特性調整装置。
  4. 請求項３に記載のフィルタの特性調整装置において、
    前記ロジック部は、前記位相比較器からの出力と、前記第２のコンパレータの出力とを入力とし、該第２のコンパレータの出力の立ち上がりあるいは立ち下りのタイミングで、前記位相比較器からの出力を二分岐探索する二分岐探索処理部と、
    該二分岐探索処理部において得た値に基づいて前記制御信号を生成する制御信号決定部とからなる、
    ことを特徴とするフィルタの特性調整装置。
  5. 請求項１に記載のフィルタの特性調整装置において、
    前記テスト信号はパルス信号である、
    ことを特徴とするフィルタの特性調整装置。
  6. 請求項５に記載のフィルタの特性調整装置において、
    前記テスト信号は、前記フィルタの特性周波数と同一の周波数である、
    ことを特徴とするフィルタの特性調整装置。
  7. 請求項１に記載のフィルタの特性調整装置において、
    前記フィルタの前段に、前記テスト信号と、通常動作時に処理対象となる入力信号を入力とし、前記フィルタの特性調整時には前記テスト信号を選択し、前記通常動作時には前記入力信号を選択する信号選択部を備える、
    ことを特徴とするフィルタの特性調整装置。
  8. 基準信号を入力とし、低域通過型の４次バタワースフィルタの周波数特性の調整時に前記フィルタに供給する、該フィルタの周波数特性と同じ周波数のテスト信号を生成するテスト信号生成部と、
    前記低域通過型の４次バタワースフィルタに前記テスト信号を入力した際に得られるフィルタ出力信号と前記テスト信号とを用いて、前記フィルタの特性周波数を制御する制御信号を生成する制御信号生成部と、を備える、
    ことを特徴するフィルタの特性調整装置。
  9. フィルタの特性周波数を制御するフィルタの特性調整方法において、
    前記フィルタの特性調整時に該フィルタに供給するテスト信号を生成するテスト信号生成ステップと、
    前記テスト信号生成ステップで生成された前記テスト信号の位相を、前記フィルタの位相特性と該テスト信号の周波数とに基づいて、前記フィルタに前記信号を入力した際に得られる理想のフィルタ出力信号と所定の位相差が生じるようにシフトする位相シフトステップと、
    前記フィルタに前記テスト信号を入力した際に得られるフィルタ出力信号と、前記位相シフトステップで位相をシフトさせた前記テスト信号とを用いて、前記フィルタの特性周波数を制御する制御信号を生成する制御信号作成ステップと、を含む、
    ことを特徴とするフィルタの特性調整方法。
  10. 請求項９に記載のフィルタの特性調整方法において、
    前記制御信号作成ステップは、前記フィルタに前記テスト信号を入力した際に得られるフィルタ出力信号の位相と、前記位相シフトステップで位相をシフトさせた前記テスト信号の位相とを比較する位相比較ステップと、
    前記位相比較ステップの比較結果を二分岐探索処理して前記制御信号を生成する二分岐探索ステップと、を含む、
    ことを特徴とするフィルタの特性調整方法。
JP2006548751A 2004-12-13 2005-11-29 フィルタの特性調整装置、及びその特性調整方法 Expired - Fee Related JP4317877B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004360462 2004-12-13
JP2004360462 2004-12-13
PCT/JP2005/021889 WO2006064658A1 (ja) 2004-12-13 2005-11-29 フィルタの特性調整装置、及びその特性調整方法

Publications (2)

Publication Number Publication Date
JPWO2006064658A1 true JPWO2006064658A1 (ja) 2008-06-12
JP4317877B2 JP4317877B2 (ja) 2009-08-19

Family

ID=36587717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006548751A Expired - Fee Related JP4317877B2 (ja) 2004-12-13 2005-11-29 フィルタの特性調整装置、及びその特性調整方法

Country Status (4)

Country Link
US (1) US7688059B2 (ja)
JP (1) JP4317877B2 (ja)
CN (1) CN101076941B (ja)
WO (1) WO2006064658A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7583948B2 (en) * 2005-04-28 2009-09-01 Kabushiki Kaisha Toshiba Time constant automatic adjusting circuit, filter circuit system, and method of automatically adjusting time constant
WO2008151998A1 (en) * 2007-06-12 2008-12-18 Thomson Licensing Improvement to the precision/speed compromise of a synchronization signal reception device
US7982547B2 (en) * 2009-03-30 2011-07-19 Infineon Technologies Ag Phase locked loop-based tuning adjustable filter
JP5517808B2 (ja) * 2010-07-22 2014-06-11 三菱電機株式会社 フィルタ装置
US8862648B2 (en) * 2011-05-24 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fast filter calibration apparatus
TWI472151B (zh) * 2011-08-30 2015-02-01 Richwave Technology Corp 自動調整頻寬的濾波器系統及自動調整濾波器頻寬的方法
CN103051305B (zh) * 2012-12-14 2015-12-23 广州润芯信息技术有限公司 一种片上滤波器的调谐电路及调谐方法
US8836416B2 (en) * 2013-01-31 2014-09-16 Analog Devices, Inc. Tuning circuitry and method for active filters
US10291207B2 (en) 2016-07-07 2019-05-14 Analog Devices, Inc. Wide range programmable resistor for discrete logarithmic control, and tuning circuit for variable gain active filter using same
ES2919023T3 (es) 2017-05-31 2022-07-21 Fraunhofer Ges Forschung Aparato, sistema de medición para probar un aparato y métodos para operar el mismo
CN115639392B (zh) * 2022-10-21 2023-06-30 中山市华讯电器有限公司 一种额定二次电流低于1a的电力仪表

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2071452B (en) * 1980-02-11 1984-04-04 Decca Ltd Adjustable and selective electrical filters and methods oftuning them
GB2247125B (en) * 1990-08-16 1995-01-11 Technophone Ltd Tunable bandpass filter
JPH06209231A (ja) 1993-01-11 1994-07-26 Hitachi Ltd 信号処理用アクティブフィルタの自動特性調整回路
US5783977A (en) * 1996-02-07 1998-07-21 Loral Aerospace Corporation Tunable and bandwidth programmable multi-element filter system
JPH10242821A (ja) * 1997-02-27 1998-09-11 Nec Eng Ltd 位相比較回路
US6134282A (en) * 1997-06-18 2000-10-17 Lsi Logic Corporation Method for lowpass filter calibration in a satellite receiver
US6307427B1 (en) * 1998-08-06 2001-10-23 Fujitsu Limited Filter characteristic regulating apparatus and regulating method therefor
US6262624B1 (en) * 2000-05-19 2001-07-17 Advanced Micro Devices, Inc. Phase delay based filter transconductance (Gm/C) compensation circuit
JP2002111492A (ja) * 2000-09-06 2002-04-12 Internatl Business Mach Corp <Ibm> 位相同期ループ用の自動較正システム
SE519372C2 (sv) * 2001-03-09 2003-02-18 Nat Semiconductor Corp Metod och krets för filtertrimning
JP4138264B2 (ja) * 2001-03-16 2008-08-27 富士通株式会社 Ｐｌｌ周波数シンセサイザ
JP2002374149A (ja) * 2001-06-12 2002-12-26 Sharp Corp 可変周波数フィルタ回路
JP2003124784A (ja) * 2001-10-12 2003-04-25 Matsushita Electric Ind Co Ltd フィルタ回路
JP2003188683A (ja) * 2001-12-19 2003-07-04 Sony Corp アナログフィルタ回路およびこれを用いたディスク装置
US7051063B2 (en) * 2002-05-03 2006-05-23 Atheros Communications, Inc. Integrated low power channel select filter having high dynamic range and bandwidth
US7136444B2 (en) * 2002-07-25 2006-11-14 Intel Corporation Techniques to regenerate a signal
EP1513253A1 (en) * 2003-09-05 2005-03-09 Semiconductor Ideas to The Market (ItoM) BV Programmable high precision filter
US7139220B2 (en) * 2004-04-15 2006-11-21 Siemens Milltronics Process Instruments Inc. Dynamic filter tuning for pulse-echo ranging systems

Also Published As

Publication number Publication date
JP4317877B2 (ja) 2009-08-19
WO2006064658A1 (ja) 2006-06-22
CN101076941B (zh) 2012-04-04
US7688059B2 (en) 2010-03-30
US20080218255A1 (en) 2008-09-11
CN101076941A (zh) 2007-11-21

Similar Documents

Publication Publication Date Title
JP4317877B2 (ja) フィルタの特性調整装置、及びその特性調整方法
US9673972B2 (en) Phase interpolator
TWI444636B (zh) 內建抖動測試功能之時脈與資料回復電路及其方法
US6346843B2 (en) Clock signal generating circuit using variable delay circuit
US7355482B2 (en) Methods and apparatus for compensating a variable oscillator for process, voltage, and temperature variations using a replica oscillator
US8264260B2 (en) Delay locked loop and method of driving delay locked loop
TW201521461A (zh) 用於頻率偵測的裝置和方法
JP4245633B2 (ja) フィルタ調整回路
JP4310036B2 (ja) タイミング信号発生回路、及び、それを備えた半導体検査装置
JP2012114716A (ja) Ｔｄｃ装置とｔｄｃのキャリブレーション方法
JPH06326574A (ja) 制御信号発生回路，パルス幅変調回路，遅延制御回路およびクロック発生回路
JPH08340251A (ja) 位相合わせ装置及び遅延制御回路
CN115498997A (zh) 用于测量延迟元件的延迟的电路和方法
US7583124B2 (en) Delaying stage selecting circuit and method thereof
JP4899271B2 (ja) アナログ制御方法、アナログ制御装置、ａｇｃ、及びａｇｃの制御方法
JP4191185B2 (ja) 半導体集積回路
US20110317503A1 (en) Semiconductor device
JP2007221598A (ja) タイミング補正装置、遅延レンジ検出回路及び遅延ゲイン検出回路
JP5814319B2 (ja) Ｎｒｚ信号増幅装置及び方法と誤り率測定装置及び方法
JP2018157308A (ja) 受信装置および処理方法
JP2018189410A (ja) ジッタ測定回路
US6940331B2 (en) Delayed tap signal generating circuit for controlling delay by interpolating two input clocks
US6784654B2 (en) Signal reproduction block
WO2019183943A1 (zh) 一种自动幅度控制装置及方法
JP3101497U (ja) 位相ロックループ回路

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080407

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080922

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090428

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090525

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120529

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120529

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130529

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130529

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees