CN103701460B - 锁相环ⅲ型数字鉴相器在低电平调谐环路的稳定工作方法 - Google Patents

锁相环ⅲ型数字鉴相器在低电平调谐环路的稳定工作方法 Download PDF

Info

Publication number
CN103701460B
CN103701460B CN201310680691.XA CN201310680691A CN103701460B CN 103701460 B CN103701460 B CN 103701460B CN 201310680691 A CN201310680691 A CN 201310680691A CN 103701460 B CN103701460 B CN 103701460B
Authority
CN
China
Prior art keywords
iii type
type digital
phase discriminator
loop iii
phaselocked loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310680691.XA
Other languages
English (en)
Other versions
CN103701460A (zh
Inventor
李鹏展
殷治国
张天爵
纪彬
赵振鲁
雷钰
付晓亮
宋国芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Institute of Atomic of Energy
Original Assignee
China Institute of Atomic of Energy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Institute of Atomic of Energy filed Critical China Institute of Atomic of Energy
Priority to CN201310680691.XA priority Critical patent/CN103701460B/zh
Publication of CN103701460A publication Critical patent/CN103701460A/zh
Application granted granted Critical
Publication of CN103701460B publication Critical patent/CN103701460B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明涉及一种锁相环Ⅲ型数字鉴相器在低电平调谐环路的稳定工作方法,该方法通过在脉冲模式下对锁相环Ⅲ型数字鉴相器的输出结果进行甄别,选择大多数脉冲响应值为锁相环Ⅲ型数字鉴相器的相位工作区间,据此设置锁相环Ⅲ型数字鉴相器工作的初始状态,指定锁相环Ⅲ型数字鉴相器两路输入信号的其中一路作为参考信号源,从而限定锁相环Ⅲ型数字鉴相器的相位工作区间,将不满足该相位工作区间的输出电压值校正为选定的相位工作区间,消除工作状态的不确定性。本发明实现了锁相环Ⅲ型数字鉴相器在低电平系统脉冲和连续模式调谐环路的稳定工作。

Description

锁相环Ⅲ型数字鉴相器在低电平调谐环路的稳定工作方法
技术领域
本发明属于回旋加速器低电平系统设计技术,具体涉及一种锁相环Ⅲ型数字鉴相器在低电平调谐环路的稳定工作方法。
背景技术
低电平系统是回旋加速器射频系统的重要组成部分,实现腔体Dee电压稳定性控制及腔体调谐的功能。调谐环路多采用鉴频鉴相器实现相位鉴别,利用鉴相结果调节腔体的谐振频率或调节信号源实现对腔体谐振频率的追踪。
Ⅲ型数字鉴相器多用在要求最小锁定频差或相差的锁相环电路中,其输入不要求是对称的方波,既可鉴频同时也可鉴相。鉴相器两个输入信号频率分别为fV(VCO频率)和fR(输入参考信号频率),产生两个不互补的输出U、D。当fV>fR或者频率相同但V的相位超前于R,鉴相器输出D为正脉冲,脉冲宽度正比于两输出信号频差或相差,输出U则为低电平;反之,鉴相器输出U为正脉冲,脉冲宽度正比于两输出信号频差或相差,输出D则为低电平。根据两输入信号的相差,通过低通滤波将相差转化为控制VCO的平均电压,即得到图1所示相差与平均输出电压的关系。
一般地,将鉴频鉴相器的工作状态划分为三种,分别为0态、I态和II态,对应于fV等于、大于和小于fR,如图2所示。对于锁相环电路连续状态下,根据输出信号频差或者相差,鉴相器工作状态在三者之间跳转。在低电平系统脉冲模式下,射频信号频率及脉冲周期的特定设置可能导致鉴相器工作状态在I态和II态之间频繁跳转。由于相位的2π回转特性,故脉冲模式下鉴相器输出跳转电平之间对应的输入相差为2π。实际上,低电平系统连续状态下信号源调谐根据腔体响应调整参考源频率,微调电容板调谐则通过改变腔体响应适应参考源频率,两者并非严格意义上的锁相环,存在参考源变动的可能,在工作状态上同样表现为I态和II态之间频繁跳转。即,由于低电平系统下脉冲模式及连续模式均非严格意义的锁相环,无法确定参考源,鉴相器的工作状态不稳定,无法实现环路频率或者相位锁定。
发明内容
本发明的目的在于针对现有技术的缺陷,提供一种能够使锁相环Ⅲ型数字鉴相器在低电平调谐环路中稳定工作的方法。
本发明的技术方案如下:一种锁相环Ⅲ型数字鉴相器在低电平调谐环路的稳定工作方法,该方法通过在低电平系统脉冲模式下对锁相环Ⅲ型数字鉴相器的差分输出电压进行甄别,选择大多数脉冲响应值为锁相环Ⅲ型数字鉴相器的相位工作区间,据此设置锁相环Ⅲ型数字鉴相器工作的初始状态(是指设置锁相环Ⅲ型数字鉴相器处在0态、I态或II态中的一种固定状态),指定锁相环Ⅲ型数字鉴相器两路输入信号的其中一路作为参考信号源,从而限定锁相环Ⅲ型数字鉴相器的相位工作区间,将不满足该相位工作区间的差分输出电压值校正为选定的相位工作区间,消除工作状态的不确定性。
进一步,如上所述的锁相环Ⅲ型数字鉴相器在低电平调谐环路的稳定工作方法,其中,所述的锁相环Ⅲ型数字鉴相器的相位工作区间分为-2π~0和0~+2π,对应的差分输出电压分别为-(VL-VH)/2~0和0~(VL-VH)/2,其中,VH为锁相环Ⅲ型数字鉴相器输出信号高电平,VL为锁相环Ⅲ型数字鉴相器输出信号低电平;两个相位工作区间只能选其一,其相位工作区间与差分输出电压形成单调线性映射。
进一步,如上所述的锁相环Ⅲ型数字鉴相器在低电平调谐环路的稳定工作方法,其中,利用射频信号源脉冲模式生成锁相环Ⅲ型数字鉴相器的两路输入信号,根据频率相位关系,两路输入信号相位调整可采用移相器,也可在锁相环Ⅲ型数字鉴相器工作频率范围内通过改变信号源频率实现。
进一步,如上所述的锁相环Ⅲ型数字鉴相器在低电平调谐环路的稳定工作方法,其中,通过示波器观察锁相环Ⅲ型数字鉴相器的差分输出电压值,确定脉冲响应值的正、负值的数量,以大多数脉冲响应值为锁相环Ⅲ型数字鉴相器的相位工作区间。
更进一步,如上所述的锁相环Ⅲ型数字鉴相器在低电平调谐环路的稳定工作方法,其中,若选择的相位工作区间对应的锁相环Ⅲ型数字鉴相器的差分输出电压值大于+0.1V,则对锁相环Ⅲ型数字鉴相器差分输出电压值减去2π相位所对应的电压值,来对差分输出电压值进行校正;反之,差分输出电压值不做任何处理。
进一步,如上所述的锁相环Ⅲ型数字鉴相器在低电平调谐环路的稳定工作方法,其中,通过双极性模拟开关对锁相环Ⅲ型数字鉴相器的差分输出电压值做分压限制及安全联锁。
本发明的有益效果如下:本发明针对回旋加速器,拓展了锁相环Ⅲ型数字鉴相器的应用领域,能够采用锁相环Ⅲ型数字鉴相器实现低电平系统的调谐环路功能。
附图说明
图1为锁相环Ⅲ型数字鉴相器工作特性示意图;
图2为锁相环Ⅲ型数字鉴相器工作状态转换图;
图3为锁相环Ⅲ型数字鉴相器输出结果校正及安全联锁完整过程示意图;
图4为实施例的锁相环Ⅲ型数字鉴相器在低电平调谐环路工作流程示意图。
具体实施方式
下面结合附图和实施例对本发明进行详细的描述。
本发明通过对锁相环Ⅲ型数字鉴相器工作状态甄别,提供一种在低电平系统调谐环路稳定工作的方法。
首先,对进入锁相环Ⅲ型数字鉴相器的两路输入信号进行限幅放大,消除幅度对相位信息的调制,提高鉴相器输出的信噪比。在回旋加速器低电平系统中,需要对进入锁相环Ⅲ型数字鉴相器的两路输入信号,即腔体取样进行功率标定,避免对后级器件的损毁,同时避免因后级增益过高引起高次谐波及振荡。
然后,确定数字鉴相器工作区间及输出甄别算法。工作区间分为-2π~0和0~+2π,两个区间均可用,但只能选其一,其鉴相工作范围与差分输出形成单调线性映射。利用射频信号源脉冲模式生成鉴相器两路输入信号,连接如图3所示。两路输入信号之间有相位差,并且相位差可调,指定两路输入信号的其中一路作为参考信号源,由于硬件电路只能接受一个参考信号,将待测信号与参考信号进行相位差比较,然后输出鉴相结果。根据频率相位关系,两路信号相位调整可采用移相器,也可在器件工作频率范围内简单地改变信号源频率实现。通过示波器观察锁相环Ⅲ型数字鉴相器输出信号,以大多数脉冲响应值为鉴相器的相位工作区间。
如图4所示,以工作区间0~+2π对应输出电压0~(VL-VH)/2为基准,得到输出甄别算法:若选择相位工作区间对应的鉴相器差分输出电压值为正,则对锁相环Ⅲ型数字鉴相器输出结果减扣2π相位所对应的电压值,其绝对值为(VH-VL)/2,实际值由锁相环Ⅲ型数字鉴相器的电气特性决定;反之,输出结果不做任何处理。对锁相环Ⅲ型数字鉴相器输出结果处理的判定标准理论至为0V,实际应用中考虑热噪声及环境电磁干扰的影响,对锁相环Ⅲ型数字鉴相器输出结果判定标准进行修正,设置为-0.1V或+0.1V。即,鉴相器差分输出电压值为正时判定标准选+0.1V,输出大于+0.1V的鉴相结果将被校正为负值;反之判定标准选定为-0.1V。
最后,考虑安全联锁及外围接口信号,对输出结果做进一步优化。在回旋加速器射频系统中,腔体内打火及局部放电等因素可能会引起取样信号相位突变,此时信号的相频特性不满足洛伦兹曲线,鉴相结果没有物理意义,有可能超过后级信号处理的输入范围。一方面可以对输出结果做分压限制,另一方面增加安全联锁,即在腔体打火等现象发生时,禁止鉴相器输出(置零),该功能通过双极性模拟开关实现。
实施例
以某医用回旋加速器射频低电平系统为例,介绍锁相环Ⅲ型数字鉴相器在调谐环路的改进及应用情况。
该医用回旋加速器射频系统采用两个内导体在中心区连接的高频腔、用一台20kW射频发射机通过1英寸硬馈管和耦合电容馈入高频功率。射频腔体谐振频率72.9MHz,Dee电压设计值40kV。在射频谐振腔陶瓷耦合窗处用安装有新型耦合器,用来产生低电平系统调谐环路两输入信号,耦合量分别为-55.17dB和-54.6dB。外靶出束运行时射频系统功率约16kW,对应调谐环两输入信号分别为2.42Vpp和2.59Vpp(线损按5.2dB),经过限幅放大后转换为ECL逻辑射频信号。
根据前期测试,在脉冲模式下调节锁相环Ⅲ型数字鉴相器输入信号相差,大多数脉冲响应值均为负值,故选定负值对应的0~+2π为稳定的相位工作区间,同时选定鉴相器差分输出电压值为正时判定标准选+0.1V。
鉴相器输出结果校正及安全联锁完整过程如图3所示。电压比较器对鉴相器输出做甄别,电压大于+0.1V时,比较器输出为逻辑1,电压小于+0.1V,比较器输出为逻辑0,该逻辑电平经缓冲后进入一级电位器分压。对鉴相器原始输出值和电位器分压值做增益为1V/V的差分放大即完成对鉴相器输出的校正,其中差分放大器的输入正负端分别对应鉴相器原始输出值和电位器分压值。
电位器的分压值即2π相位所对应的电压值,其调整按下述方式进行:电位器的分压值绝对值为(VH-VL)/2,由锁相环Ⅲ型数字鉴相器的电气特性决定。某ECL逻辑锁相环Ⅲ型数字鉴相器输出信号高电平VH为-955mV,低电平VL为-1705mV(0~70℃),则(VH-VL)/2=375mV。实际调试中,开通信号源的射频脉冲模式,以鉴相器大多数脉冲响应负值为基准,调节电位器,即后级差分放大的Offset,观察后级差分放大器输出,将个别脉冲响应正值降为负的基准值即可。
由于鉴相器本级分辨率为375mV/360Deg,即1.042mV/Deg,信号较小,后级提供5.1V/V增益的电压放大,同时为避免与相位工作点求和比较后输出超过后级电压输入范围,增加一级分压。
在回旋加速器射频系统中,腔体内打火及局部放电等因素可能会引起取样信号相位突变,此时信号的相频特性不满足洛伦兹曲线,鉴相结果没有物理意义。故增加安全联锁,即在腔体打火等现象发生时,禁止鉴相器输出(置零),该功能通过双极性模拟开关实现。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若对本发明的这些修改和变型属于本发明权利要求及其同等技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (6)

1.一种锁相环Ⅲ型数字鉴相器在低电平调谐环路的稳定工作方法,其特征在于:该方法通过在低电平系统脉冲模式下对锁相环Ⅲ型数字鉴相器的差分输出电压进行甄别,选择大多数脉冲响应值为锁相环Ⅲ型数字鉴相器的相位工作区间,据此设置锁相环Ⅲ型数字鉴相器工作的初始状态,指定锁相环Ⅲ型数字鉴相器两路输入信号的其中一路作为参考信号源,从而限定锁相环Ⅲ型数字鉴相器的相位工作区间,将不满足该相位工作区间的差分输出电压值校正为选定的相位工作区间,消除工作状态的不确定性。
2.如权利要求1所述的锁相环Ⅲ型数字鉴相器在低电平调谐环路的稳定工作方法,其特征在于:所述的锁相环Ⅲ型数字鉴相器的相位工作区间分为-2π~0和0~+2π,对应的差分输出电压分别为-(VL-VH)/2~0和0~(VL-VH)/2,其中,VH为锁相环Ⅲ型数字鉴相器输出信号高电平,VL为锁相环Ⅲ型数字鉴相器输出信号低电平;两个相位工作区间只能选其一,其相位工作区间与差分输出电压形成单调线性映射。
3.如权利要求1所述的锁相环Ⅲ型数字鉴相器在低电平调谐环路的稳定工作方法,其特征在于:利用射频信号源脉冲模式生成锁相环Ⅲ型数字鉴相器的两路输入信号,根据频率相位关系,两路输入信号相位调整采用移相器,或者在锁相环Ⅲ型数字鉴相器工作频率范围内通过改变信号源频率实现。
4.如权利要求1所述的锁相环Ⅲ型数字鉴相器在低电平调谐环路的稳定工作方法,其特征在于:通过示波器观察锁相环Ⅲ型数字鉴相器的差分输出电压值,确定脉冲响应值的正、负值的数量,以大多数脉冲响应值为锁相环Ⅲ型数字鉴相器的相位工作区间。
5.如权利要求2所述的锁相环Ⅲ型数字鉴相器在低电平调谐环路的稳定工作方法,其特征在于:若选择的相位工作区间对应的锁相环Ⅲ型数字鉴相器的差分输出电压值大于+0.1V,则对锁相环Ⅲ型数字鉴相器差分输出电压值减去2π相位所对应的电压值,来对差分输出电压值进行校正;反之,差分输出电压值不做任何处理。
6.如权利要求1所述的锁相环Ⅲ型数字鉴相器在低电平调谐环路的稳定工作方法,其特征在于:通过双极性模拟开关对锁相环Ⅲ型数字鉴相器的差分输出电压值做分压限制及安全联锁。
CN201310680691.XA 2013-12-12 2013-12-12 锁相环ⅲ型数字鉴相器在低电平调谐环路的稳定工作方法 Active CN103701460B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310680691.XA CN103701460B (zh) 2013-12-12 2013-12-12 锁相环ⅲ型数字鉴相器在低电平调谐环路的稳定工作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310680691.XA CN103701460B (zh) 2013-12-12 2013-12-12 锁相环ⅲ型数字鉴相器在低电平调谐环路的稳定工作方法

Publications (2)

Publication Number Publication Date
CN103701460A CN103701460A (zh) 2014-04-02
CN103701460B true CN103701460B (zh) 2017-02-08

Family

ID=50362881

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310680691.XA Active CN103701460B (zh) 2013-12-12 2013-12-12 锁相环ⅲ型数字鉴相器在低电平调谐环路的稳定工作方法

Country Status (1)

Country Link
CN (1) CN103701460B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106571814B (zh) * 2015-10-09 2023-06-09 张伟林 Lf内置化高阻型数字鉴相器ic的设计案
CN106571812B (zh) * 2015-10-09 2023-05-23 张伟林 标准化设计高阻型数字鉴相器的结构原理方案
CN106571815B (zh) * 2015-10-09 2023-06-02 张伟林 电平式高阻型数字鉴相器
CN105262482B (zh) * 2015-10-09 2018-07-06 中国原子能科学研究院 一种回旋加速器多高频腔体加速相位的搜索和锁定方法
CN107864548B (zh) * 2017-12-13 2019-12-10 合肥中科离子医学技术装备有限公司 一种新型超导回旋加速器调谐系统
CN108124373A (zh) * 2017-12-18 2018-06-05 合肥中科离子医学技术装备有限公司 一种用于控制超导回旋加速器加速电压的装置及其方法
CN108306641B (zh) * 2018-03-29 2023-08-01 广东电网有限责任公司 一种用于局放测试的相频追踪装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102868397A (zh) * 2011-07-05 2013-01-09 杭州中科微电子有限公司 可优化压控振荡器性能的自校正频率综合器及其优化方法
CN103079334A (zh) * 2013-01-04 2013-05-01 中国原子能科学研究院 回旋加速器射频谐振腔体自动锻炼系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100182049A1 (en) * 2009-01-22 2010-07-22 Henrik Sjoland Digital Phase Detection

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102868397A (zh) * 2011-07-05 2013-01-09 杭州中科微电子有限公司 可优化压控振荡器性能的自校正频率综合器及其优化方法
CN103079334A (zh) * 2013-01-04 2013-05-01 中国原子能科学研究院 回旋加速器射频谐振腔体自动锻炼系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"低电平控制系统频率调谐系统的设计与实现";夏乐 等;《中国原子能科学研究院年报》;20081231;正文第57-58页 *
"基于FPGA技术的数字鉴相器的设计与仿真";殷治国 等;《中国原子能科学研究院年报》;20071231;正文101-102页 *

Also Published As

Publication number Publication date
CN103701460A (zh) 2014-04-02

Similar Documents

Publication Publication Date Title
CN103701460B (zh) 锁相环ⅲ型数字鉴相器在低电平调谐环路的稳定工作方法
US9897976B2 (en) Fractional divider using a calibrated digital-to-time converter
CN107968687B (zh) 一种两点调制发射机校准电路及校准方法
US8884672B2 (en) Configurable digital-analog phase locked loop
US7197101B2 (en) Phase interpolator based clock recovering
EP3509222A1 (en) Oscillator signal stabilization
US20140266338A1 (en) Biased bang-bang phase detector for clock and data recovery
US20110285432A1 (en) Clock data restoration device
US10291389B1 (en) Two-point modulator with matching gain calibration
CN109217868A (zh) 锁相回路
CN105577183B (zh) 一种双环路电荷泵带宽自适应锁相环
CN113556187A (zh) 一种两点式调制发射机的频偏校准系统
KR102090185B1 (ko) 위상 잡음 최적화 장치 및 방법
CN108199710A (zh) 一种振荡器校正电路及振荡器校正方法
CN114710153A (zh) 一种锁相环装置、锁相环装置的锁定方法及雷达系统
CN104954011A (zh) 一种压控振荡器
US20140194080A1 (en) Method and apparatus for calibrating time alignment
CN201022190Y (zh) 一种锁相环电路
US7469132B2 (en) Transmission signal generating apparatus
CN115714596B (zh) 一种时钟数据恢复电路、显示芯片及显示设备
CN106505997A (zh) 时脉与数据恢复电路及时脉与数据恢复方法
CN101383613B (zh) 锁相环电路及振荡信号相位控制方法
US6624707B1 (en) Method and circuit for improving lock-time performance for a phase-locked loop
CN107911112A (zh) 一种带电荷泵电流校准技术的低参考杂散电荷泵型锁相环电路
JPH05300012A (ja) 位相同期ループにおける同期検出回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant