CN106571812B - 标准化设计高阻型数字鉴相器的结构原理方案 - Google Patents

Abstract

标准化设计高阻型数字鉴相器的结构原理方案本发明提供一种规范性地设计各种不同类型及用途高阻型数字鉴相器的标准化设计方案，作为本方案中输出接口电路有着标准型接口电路作为附属配套可供选用。图1所示鉴相器工作原理为：“高阻态形成检出”有否有效的方式，占有了全部鉴相器输出信号周期；模拟开关S1公端上的输出信号也占有了全部信号周期，二者都排除了鉴相器输出信号周期未有明确规定的可能性。“高阻态形成检出”为有效时则鉴相器输出为高阻态；为无效时则鉴相器输出为开关S1输出信号，最终的输出状态取决于““H”态形成检出”的结果值。

Description

标准化设计高阻型数字鉴相器的结构原理方案

技术领域

本发明提供了一种规范性设计各种不同类型及用途高阻型数字鉴相器的标准化设计方案，满足本方案设计的鉴相器其输出电路可以直接采用专利申请号为2015106448849的《高阻型数字鉴相器输出级的标准型接口电路》中提供的标准型接口电路。

本发明所涉及的电路形式不仅适合于通用型数字或模拟IC芯片组建数字鉴相器，更适合应用于集成化电路设计的高阻型数字鉴相器电路中。

背景技术

现有高阻型数字鉴相器仅有一种形式，其中之一型号为74HC4046的IC式鉴相器，其内部电路结构图为图1所示，其输入输出信号间关系定义为如下：

a.Wc上升边沿先于Wr到达则鉴相器输出(端)PDo与地相接直到Wr上升边沿到达为止。

b.Wr上升边沿先于Wc到达则鉴相器输出(端)PDo与电源V_cc相接直到Wc上升边沿到达为止。

c.上述相位误差检出结束后鉴相器输出(端)PDo处于高阻状态。

发明内容

为了简化各种不同类型、形成有差异化性能高阻型数字鉴相器的设计需求，适应于一个规范化标准型接口输出电路的要求，同时解决现有边沿式高阻型数字鉴相器中存在着的问题与风险，本发明提出了图2所示的高阻型数字鉴相器标准化设计方案。

作为一个验证案例，采用本案方法设计的电路用于取代图1中A部分内的电路，具体设计后的电路方框图为图3所示。

定义与说明

高阻型数字鉴相器是指鉴相器处理的信号符合通用型数字集成电路输入信号规格要求的信号波形即具有“H”与“L”二种态值的信号形式，鉴相器的输出规格也符合通用型数字集成电路输出信号规格要求，输出信号不仅具有“H”与“L”二种态值，还具有高阻态输出的信号形式即输出信号电平依赖于输出端外接电路的结构、输出阻抗为高阻即屏蔽输出。鉴相器的输入输出信号间关系则是根据设计时规定的定义即鉴相器内部电路的结构所决定的，其中定义一种信号的输入形式为某个态例如一种编码形式则为鉴相器的“H”态输出，与前记输入信号形式不同的一种输入形式为另一态例如不同编码一种形式则为鉴相器的“L”态输出，同时定义与前记二个信号输入形式不同的剩余全部输入形式则为鉴相器的高阻态输出。本专利申请文件中规定鉴相器中二个输入(端)信号记号为Wr与Wc，输出(端)信号记号为PDo。

根据图1所示电路，现有高阻型数字鉴相器的工作原理说明如下：

a.初态(复位后)

复位后的初态时由于Wr与Wc二个D触发器的Q端同时为“1”态即QrQc=11，加载在己方中的或非门输入端为“1”而加载在对方中的或非门输入端为“0”，所以二个或非门输出都为“0”，即有场效应管开关都处在关闭状态。同时通过加载在对方的或非门输入端为“0”态这一方式，相互之间开放对方或非门输出“1”态时的控制权于原方。符合定义：WrWc=--(QrQc=11)时PDo=高阻态。其中-为任意码，以下同。

b.初态下一个输入信号上升边沿先期到达

例如当Wr的上升边沿信号先于Wc到达，则Wr侧D触发器的Q端输出从初态时的“1”切换到“0”，所以p型场效应管开关的控端也从“1”切换到“0”即开关导通，鉴相器输出为“1”态信号。同时，开放自身或非门输出“0”态时的控制权于Wc侧D触发器的Q端输出；并且关闭Wc侧D触发器或非门输出“1”态时的控制权即确保n型场效应管开关处于断开状态，即使有Wc的上升边沿信号到达。符合定义：WrWc=↑0(QrQc=01)时PDo=1(H)态。相反的过程也有着类似作用过程，即符合定义：WrWc=0↑(QrQc=10)时PDo=0(L)态；这里不作具体说明。

c.另一个输入信号上升边沿后期到达

一旦当Wc的上升边沿信号后期到达，由于Wc侧D触发器的Q端输出从初态时的“1”切换到“0”使得Wr侧或非门输出为“0”态，即控制p型场效应管开关从接通状态转变为断开状态，而自身或非门的输出由于被对方有效置于“0”态即n型场效应管开关还是处于断开状态。最终，加载在与非门的输入信号由于为11则输出从“1”切换到“0”，启动复位实现了鉴相器回归到初态。相反的过程也有着类似作用过程，这里不作具体说明。符合定义：WrWc=-↑/↑-(QrQc=11→00)=高阻态，其中-表示任一态值。

d.输入信号的上升边沿同时到达

无论鉴相器是处于何种状态，当输入信号Wr与Wc的上升边沿同时到达时，由于Wr与Wc侧D触发器的Q端输出同时为“0”态，通过加载在对方或非门上的输入为“1”态信号，即关闭或非门输出“1”态的控制权这一方式，从而确保了场效应管开关处于断开状态。并且通过启动复位，从而实现了鉴相器回归到初态的运行方式。符合一个理想化的定义：WrWc=↑↑(QrQc=11→00)=高阻态。

综合上述内容，该鉴相器中采用了从输入到输出二个独立的信号处理变换通道。由此，产生的其中之一问题是图1中A部分的输出端控制及接口电路方式仅仅适用于特定信号处理变换形式的鉴相器而并不适用于不同种类型鉴相器尤其对一个通用型输出端接口电路的设计需求。

现有高阻型数字鉴相器在工作时序中存在着的问题

前记第d款所述中有关输入信号上升边沿同时到达时处理的形式仅仅只是理论上的理想化形式。由于器件的频率特性、冗余器件数的增加、二个场效应管开关各侧的器件数不对等性及延迟时间的差异性，“加载在对方或非门上的输入为“1”态信号，即关闭或非门输出“1”态的控制权”这一方式的结果存在着逻辑竞争性，同步输出形态在一定时间宽度内具有明显的不确定性，包括这一“时间宽度”也具有不确定性。并且这种“同步输出形态”的不确定性有时呈现出并不符合该鉴相器定义所规定的输入输出信号间关系，甚至有可能出现Vcc与GND经由二个场效应管开关都导通时的现象，其结果是鉴相器输出存在着瞬间其实际有效输出电平更易接近于GND而不是该时刻高阻态所对应的输出电平上。

附图说明

图1是摘录自该芯片厂商的数据手册，内中A部分电路可以被图2中从Qr,Qc开始至输出端为止的电路形式所取代。

图2为本发明内容的标准化设计高阻型数字鉴相器的结构原理方案。内中从二个输入信号Wr,Wc到Qr,Qc之间包括虚线在内的部分，对应于各自鉴相器的要求有所不同。有的是如图1中非A部分电路形式，也有的直接相接的形式。图中各个符号及功能说明如下：

a.标识为1的高阻态形成检出：检出鉴相器的二个输入信号直接或中间节点上的信号Qr与Qc符合鉴相器输出为高阻态形成条件时则输出端INH输出一个规定信号如“H”信号，未检出时输出一个对应信号如“L”信号。由触发器构成的方式则同时提供了INH的反相信号INH，如虚线所指。“高阻态形成检出”部分，即可由具体电路形式的实现方式，也可并不存在具体电路形式而是采用后接输出接口电路中状态关系这种虚拟电路方式实现。

b.标识为2的“H”态形成检出：检出鉴相器二个输入信号中一个规定的信号例图示的Wr信号直接或中间节点上的信号符合鉴相器输出为“H”态形成条件时则输出端a输出一个规定信号如“H”信号，未检出时输出一个对应信号如“L”信号。由触发器构成的方式则同时提供了a的反相信号a，如虚线所指。““H”态形成检出”部分，即可由具体电路形式的实现方式，也可并不存在具体电路形式而是采用直接相接的方式实现。

c.标识为3的S1：二选一模拟开关，开关的二个可选接入端口分别固化接到供电电源的接入端，开关控端a的接入信号为规定的信号“H”时则开关共端即输出端是接通二个接入端口中的Vcc端作为标志鉴相器输出为“H”态，开关控端a的接入信号为“L”时则开关共端是接通二个接入端口中的GND端作为标志鉴相器输出为“L”态。

d.标识为4的S2：单向模拟开关，其中一端接入鉴相器输出端，另一端作为开关的输入端与S1的输出端即共端直接相接。开关控端b与“高阻态形成检出”的输出端INH直接相接，控端信号为一个规定信号例“H”时开关处于断开状态，为另一个规定信号例“L”时开关处于接通状态。

图3作为高阻型数字鉴相器标准化设计方案的应用与验证案例，图中各个符号及功能说明如下：

a.标识为1的同步码检出：检出Qr与Qc二个信号为同步码时则输出一个“H”信号，未检出时输出一个“L”信号；实现图2中相同标识号为1的高阻态形成检出功能。

b.标识为3的S1：即为图2中相同标识号的S1二选一模拟开关。

c.标识为4的S2：即为图2中相同标识号的S2单向模拟开关。

具体实施方式

图2中与输入信号Wr与Wc的状态变化关联的Qr与Qc态值符合“高阻态形成检出”的条件时，输出一个INH态值(1为INH有效，0为INH有效)则断开单向模拟开关S2，鉴相器屏蔽输出即PDo=高阻态值。否则输出一个与前指INH态值相反的态值则开关S2处于导通状态，此时鉴相器的输出值为二选一模拟开关S1公端上的信号状态所决定。如果““H”态形成检出”的输出值为检出到规定的信号标志时，则S1公端的输出信号为接通Vcc，最终鉴相器的输出为PDo=“H”值。反之，S1公端的输出信号为接通GND，最终鉴相器的输出即PDo=“L”值。

上记方法中由于“高阻态形成检出”有否有效的方式占有了鉴相器全部的输出信号周期，排除鉴相器输出信号周期内未有明确规定的可能性。同样地，由于S1公端上的输出信号也占有了鉴相器全部的输出信号周期，排除了鉴相器输出信号周期内未有明确规定的可能性；最终的S1输出信号是否输出到鉴相器的输出端取决于“高阻态形成检出”的输出值。

作为一个应用实例，如果采用图3所示电路取代图1中A这一部分内电路，可以得到与第3条背景技术中对图1所示鉴相器的工作原理说明中相同的结果。记：

a.初态(复位后)

复位后的初态由于QrQc=11，作为一个“高阻态形成检出”的“同步码检出”输出为“1”则断开单向开关S2，符合定义：WrWc=00(QrQc=11)时PDo=高阻态。

b.初态下一个输入信号上升边沿先期到达

初态下二个输入信号上升边沿信号有先后到达现象的发生，由于QrQc=01/10是异步码，则“同步码检出”输出为“0”值，开关S2处于导通状态。此时如果Wr上升边沿先于Wc到达，即由于Qr=1则鉴相器输出与Vcc接通，符合定义：WrWc=↑0(QrQc=01)时PDo=1(H)态。反之，如果Wc上升边沿先于Wr到达，即由于Qr=0则鉴相器输出与GND接通，符合定义：WrWc=0↑(QrQc=10)时PDo=0(L)态。

c.另一个输入信号上升边沿后期到达

一旦先后到达二个输入信号上升边沿信号中的后一个输入信号上升边沿信号到达，由于QrQc=11，“同步码检出”输出为“1”则断开开关S2，符合定义：WrWc=-↑/↑-(QrQc=11)=高阻态。同时由于QrQc=11则启动复位，QrQc的状态回归至QrQc=00这一初态。

d.输入信号的上升边沿同时到达

无论鉴相器处于何种状态，当输入信号Wr与Wc的上升边沿同时到达时，由于QrQc=11，“同步码检出”输出为“1”则断开开关S2，符合定义：WrWc=↑↑(QrQc=11)=高阻态。同时由于QrQc=11则启动复位，QrQc的状态回归至QrQc=00这一初态。

同时，结合图3所示电路对现有高阻型数字鉴相器作改进后，消除了现有高阻型数字鉴相器工作中可能存在的“Vcc与GND经由二个场效应管开关都导通”的现象，排除Vcc与GND短路现象产生的可能性。

综合以上内容，现有高阻型数字鉴相器作改进后的一个验证结果说明了标准化设计高阻型数字鉴相器的结构原理方案属于一种可行方案。更为规范性的设计案例在专利申请号为2015106463213《电平式高阻型数字鉴相器》，专利申请号为2015106462973《全新设计的边沿式高阻型数字鉴相器》中将提出。

Claims (1)

1.一种高阻型数字鉴相器的标准化设计方法，设置鉴相器的Wr、Wc二个输入端、输出端，包括：“H”态形成检出，高阻态形成检出，二选一模拟开关，单向模拟开关；其特征在于，如果鉴相器为电平有效输入方式则输入端Wr连接所述“H”态形成检出的输入端，输入端Wr、Wc连接所述高阻态形成检出的输入端；或者如果鉴相器为边沿触发有效输入方式则输入端Wr连接第一触发器的时钟输入端、所述第一触发器输出端连接所述“H”态形成检出的输入端，输入端Wr、Wc关联第二触发器的时钟输入端、所述第一触发器输出端和所述第二触发器输出端连接所述高阻态形成检出的输入端；所述二选一模拟开关的控端连接所述“H”态形成检出输出端、所述二选一模拟开关的二个输入端分别接到电源二端、所述二选一模拟开关的共端连接所述单向模拟开关的一端，当所述“H”态形成检出输出端检出到规定信号状态值时所述二选一模拟开关共端导通Vcc端，当所述“H”态形成检出输出端未检出到规定信号状态值时所述二选一模拟开关共端导通GND端，所述单向模拟开关的控端连接所述高阻态形成检出输出端、所述单向模拟开关的另一端连接鉴相器输出端，当所述高阻态形成检出输出端检出到规定信号状态值时所述鉴相器输出端断开所述二选一模拟开关共端，当所述高阻态形成输出端未检出到规定信号状态值时所述鉴相器输出端导通所述二选一模拟开关共端。

Images