CN201022190Y - 一种锁相环电路 - Google Patents

Abstract

本实用新型公开了一种锁相环电路，包括鉴频鉴相器、电流泵、环路滤波器、压控振荡器和分频器，鉴频鉴相器的两个输入分别接参考频率信号和分频器的输出，鉴频鉴相器的输出接电流泵，电流泵的输出接环路滤波器的输入，环路滤波器的输出接压控振荡器的输入，压控振荡器的输出信号一路直接输出，一路接所述分频器的输入，还包括一个频段自调节电路，其输入接环路滤波器的输出和时钟信号，其输出接压控振荡器。本锁相环电路可根据环路滤波器的输出信号控制压控振荡器工作在不同频率范围内，减小锁相环路的相位噪声及突波。

Description

一种锁相环电路

技术领域

本实用新型涉及无线通讯设备技术领域，尤其涉及应用于立体声无线调频的锁相环电路。

背景技术

锁相环电路是一种在无线通信中得到广泛应用的电路，它的输出可作为各种收发器的本地振荡信号，还可以完成调制、解调和载波恢复等功能。锁相环电路一般包括鉴频鉴相器(PFD)、电流泵(Charge Pump)、环路滤波器(LPF)、压控振荡器(VCO)、分频器(Divider)等模块。已有锁相环技术存在着一个矛盾：环路滤波器向压控振荡器输出的压控电压即使在锁定状态下也是在不断变化的，这是因为电流泵不断的充放电引起的，而这一压控电压的波动，必然引起可变电容的变化，从而增大了相位噪声及突波。突波的幅度由压控振荡器增益(K_VCO)，调节电压的噪声幅度(V_m)及参考频率(f_ref)决定。而在大部分系统中，一般又要求振荡器有20％的频率调节范围，以补偿工艺偏移和温度变化的影响，这就导致了大的压控振荡器的增益。对于一个2.4GHz的压控振荡器，其增益将超过300MHz/V，这么大的增益将导致大的相噪声和突波。此外，传统的相位选择双模分频器一般为除8/9电路或除16/17电路等，这会使得在相位选择时出现毛刺，为了消除毛刺必须很小心设计控制信号的电路，使它在温度和制程变化时，相位转化比较平滑。

实用新型内容

本实用新型所解决的技术问题在于：提供一种锁相环电路，它可在保证大的频率调节范围基础上实现小的压控振荡器增益，减小通信系统中锁相环路的相位噪声及突波。本实用新型进一步还解决压控振荡器增益小带来的影响锁相环建立时间的问题。

为实现上述目的，本实用新型采用以下技术方案：

一种锁相环电路，包括鉴频鉴相器、电流泵、环路滤波器、压控振荡器和分频器，所述鉴频鉴相器的两个输入分别接参考频率信号和所述分频器的输出，所述鉴频鉴相器的输出接电流泵，所述电流泵的输出接所述环路滤波器的输入，所述环路滤波器的输出接所述压控振荡器的输入，压控振荡器的输出信号一路直接输出，一路接所述分频器的输入，其特征在于，还包括一个频段自调节电路，其输入接所述环路滤波器的输出和时钟信号，其输出接所述压控振荡器，它根据环路滤波器的输出信号调整压控振荡器的工作频段。

优选地，所述频段自调节电路包括信号检测单元和逻辑控制单元，所述信号检测单元对所述环路滤波器的输出电压进行检测，所述逻辑控制单元接收所述信号检测单元的输出信号并据此调整压控振荡器工作频段。

优选地，所述频段信号检测单元包括第一比较器和第二比较器，所述逻辑控制单元包括第一计数器、第二计数器和可加可减计数器，其连接关系为：所述第一比较器的一个输入端接所述环路滤波器(的输出，另一个输入端接第一参考电平，其输出端接第一计数器的使能端，所述第二比较器的一个输入端接所述环路滤波器的输出，另一个输入端接第二参考电平，其输出端接第二计数器的使能端，所述第一、二计数器的时钟输入端同接所述时钟信号，所述第一计数器的输出接可加可减计数器的高位输入端，所述第二计数器的输出接可加可减计数器的低位输入端，第一、二计数器的输出同时还通过一个逻辑或门接可加可减计数器时钟输入端，可加可减计数器生成的调整信号输出至所述压控振荡器。

进一步地，还包括一个锁定检测电路、多个与所述电流泵并接的辅助电流泵以及多个与所述环路滤波器的滤波电阻并接的旁路电阻支路，该锁定检测电路检测所述鉴频鉴相器的相位差信号，并根据该信号控制上述各辅助电流泵和旁路电阻支路的通断。

进一步地，所述旁路电阻支路包括一个旁路电阻和一个开关管，所述锁定检测电路的有多个控制信号输出端，每个输出端均连至一个辅助电流泵的控制端和一个开关管的控制极。

优选地，所述分频器包括一个双模分频电路、第一减计数器和第二减计数器，双模分频电路的输入接压控振荡器的输出和由所述第二减计数器提供的换模控制信号，双模分频器的输出连至第一减计数器时钟输入端，并与第二减计数器的输出同接一个逻辑与门后接至第二减计数器时钟输入端，第一减计数器的输出接第二减计数器和第一减计数器的复位端，第一减计数器的锁相时钟信号端接鉴频鉴相器的输入。

优选地，所述双模分频电路采用除15/16电路。

优选地，所述除15/16电路由除2电路和8选1数据选择电路实现，所述双模分频电路还包括一个移位寄存器，除15/16电路产生的相位选择信号由8选1数据选择电路输出，通过所述移位寄存器实现相位选择逻辑。

优选地，所述移位寄存器为首尾相连的D触发器连接而成。

本实用新型的有益效果在于：

本实用新型的锁相环电路在环路滤波器和压控振荡器之间增加了一个频段自调节电路，可以根据检测到的环路滤波器的输出信号，控制压控振荡器工作在不同频率范围内，这样就能实现压控振荡器增益较小的情况下锁相环路有较大的调节范围，从而减小了相噪声和突波。

进一步地，通过在锁相环路中增加锁定检测电路，对电流泵和环路滤波器进行设置，根据鉴频鉴相器的输出控制电流泵和环路滤波器动作，实现环路带宽的自调节，这样可以加速锁相环的建立。

附图说明

图1是采用本实用新型锁相环电路的立体声调频装置示意图。

图2是图1中的立体声编码器部分的结构示意图。

图3是为立体声编码器左声道信号压缩、预加重和滤波器电路原理图。

图4是MPX编码器电路原理图。

图5a是为上混频器电路原理图。

图5b是图5a上混频器电路输出双转单并匹配到50欧姆的匹配电路。

图6是本实用新型锁相环电路的总体结构框图。

图7是本实用新型带锁定检测电路的锁相环电路结构示意图。

图8a是本实用新型实施例的压控振荡器电路原理图。

图8b为图8a振荡器电路中的可变电容阵列。

图9是未采用频段自调节电路时的压控振荡器伏频曲线。

图10是本实用新型的压控振荡器伏频曲线。

图11是本实用新型实施例频段自调节电路结构图。

图12是本实用新型实施例锁相环路带宽调节部分的电路图。

图13是本实用新型实施例分频器电路图。

图14是图13中的除15/16电路图。

图15是图14中的高频除2电路图。

图16是图14中的8选1数据选择电路图。

图17是本实用新型实施例除15/16电路的相位选择生成原理图。

图18是图17中的移位寄存器示意图。

具体实施方式

以下通过具体实施方式并结合附图对本实用新型作进一步描述。

本实用新型的锁相环电路可以实施应用于2.4GHz立体声无线调频装置。该立体声调频装置采用一块CMOS工艺的芯片，代替传统使用分离元件方式实现立体声调制过程。通过采用较少的外挂元件，该装置在一个芯片上实现立体声编码且具有较高的分离度，利用本实施例的锁相环电路的信号输出混频后可产生2.4GHz调制信号(SOC)。立体声调频装置电路示意图如图1。

图1所示的立体声调装置主要包括四部分：立体声编码部分41、中频锁相环(IFPLL)42、射频锁相环(RFPLL)43、上混频器(UPMIXER)44。

其工作原理在于：立体声编码器对左右声道的信号进行处理产生立体声混合信号(MPX)，然后通过对中频锁相环的振荡器进行调制。中频锁相环输出的高频信号与射频锁相环输出的信号在混频器中混频，这样可得到预定的调制信号，通过芯片外接入一个功率放大器就可进行立体声无线发射。立体声调制器输入左声道(L)右声道(R)信号，产生主信道(M)信号、副信道(S)信号、导频信号的立体声复合信号。通过锁相环调制到所需的频率发射出去。

图2是立体声编码器部分的结构示意图，立体声编码器的工作流程为：音频信号的左右声道信号依次通过信号压缩(COMPRESOR)、预加重(PREEMPHASIS)、限幅(LIMITER)、低通滤波器(LPF)几个部分的处理，最后在MPX编码器产生MPX信号。图3所示为左声道音频信号的压缩、预加重和低通滤波器电路结构图。右声道与之完全相同。

图4是MPX编码器电路原理图。立体声复合信号的编码方式有两种，一种是频率分隔同时传送“和”“差”信号的平衡调制法——矩阵方式，另一种是时间分隔轮流传送左、右路信号的脉冲调制法——开关方式。

开关式编码器原理如下：开关式也可称为时间分割方式，在发送端用开关轮流传送L和R信号，在接收端也用一个与发送端开关同步的开关轮流接收L和R信号。只要开关同步，就可以完成传输两路信号的任务输出为同一个输出。MPX算法如下：

左右信道的开关信号用富里叶级数展开如下：

$\mathrm{fL}\left(t\right)=\frac{1}{2}+\frac{2}{\mathrm{\π}}\mathrm{COS\ωt}-\frac{1}{3}\frac{2}{\mathrm{\π}}\mathrm{COS}3\mathrm{\ωt}---\left(1\right)$

$\mathrm{fR}\left(t\right)=\frac{1}{2}-\frac{2}{\mathrm{\π}}\mathrm{COS\ωt}+\frac{1}{3}\frac{2}{\mathrm{\π}}\mathrm{COS}3\mathrm{\ωt}---\left(2\right)$

将fL(t)作为L信号的取样脉冲。fR(t)为fL(t)的反向，为R信号的取样脉冲。再把它们相加得到没补偿的MPX信号。

$L*\mathrm{fL}\left(t\right)+R*\mathrm{fR}\left(t\right)=\frac{L}{2}+\frac{R}{2}+\frac{2}{\mathrm{\π}}\mathrm{LCOS\ωt}-\frac{2}{\mathrm{\π}}\mathrm{RCOS\ωt}---\left(3\right)$

上式通过加入适当的L和R信号进行补偿可使MPX信号的分离度达到最高。

立体声调频装置中MPX信号输出的频率分量包含了主信道(20Hz～15KHz)副信道(23KHz～53KHz)信号，因此只需加入频率为19KHz的导频信号，就可以形成立体声复合信号。19KHz的导频信号通过38KHz的开关频率2分频得到。此处确保导频信号与副载波的相位一致。

中频锁相环42和射频锁相环43中生成的信号输出至上混频器44进行混频。图5a是为上混频器电路44的原理图，图5b是图5a上混频器电路输出双转单并匹配到50欧姆的匹配电路。图中，电路里的电感和电容为外接器件，具有双转单的功能。

立体声调频装置的中频锁相环42和射频锁相环43电路的结构基本相同。下面以采用本实用新型锁相环电路的中频锁相环42来进行说明。

图6所示为锁相环电路的总体结构框图，锁相环电路包括：鉴频鉴相器1、电流泵2、环路滤波器3、压控振荡器4、分频器5和频段自调节电路6。

本实施例的锁相环电路42的频率为中频800MHz。图7所示为锁相环路42的电路结构示意图，该锁相环路还带有锁定检测电路，图中电流泵单元包括电流泵2，还包括辅助电流泵，。鉴频鉴相器1的输入端REF接参考频率信号fref，分频信号接收端接收来自分频器5输出端的信号，鉴频鉴相器1输出端接电流泵单元，电流泵单元的输出接至环路滤波器3的输入，环路滤波器3的输出接所述压控振荡器4的输入，同时压控振荡器4接收MPX信号；压控振荡器4产生的信号一路经缓冲后直接输出到上混频器44，另一路输送至分频器5的输入端，频段自调节电路6的输入端接环路滤波器3的输出，其参考信号端接时钟信号CLK，频段自调节电路6的输出端K0～K4接至压控振荡器4的输入。频段自调节电路6可根据环路滤波器3输出的电压信号控制压控振荡器4工作在不同频率范围内。

本实施例压控振荡器的电路如图8a和图8b所示。其中图8a是本实用新型实施例的压控振荡器电路原理图，图8b为图8a振荡器电路中的可变电容阵列。在锁相环路中，环路滤波器3输出的电压即使在锁定状态下也在不断变化，这是因为电流泵2不断地充放电引起的。作为压控振荡器4的输入压控电压，环路滤波器输出的电压不断波动，必然引起压控振荡器的可变电容的电容值的变化，从而增大了相噪声及突波。突波的幅度由下述三个因素决定：压控振荡器的增益(K_VCO)、调节电压的噪声幅度(Vm)及参考频率(fref)，可用式(4)来表示：

$\frac{A_{\mathrm{spur}}}{A_{\mathrm{carrier}}}=\frac{1}{2}\frac{K_{\mathrm{vco}}\×V_m}{2{\mathrm{\πf}}_{\mathrm{ref}}}---\left(4\right)$

从上式可知通过减小噪声幅度(Vm)、压控振荡器的增益(K_VCO)，或增大参考频率(fref)可以减小突波。这里晶振一般在设计前就定下了，所以提高压控振荡器的相位噪声及突波性能的方法就主要是减小振荡器增益。目前的压控振荡器频段调节一般为查表方式，这一方式为芯片在流片后通过测试把压控振荡器的各个频段的范围测量出来，然后写到寄存器里，当锁相环跳频时通过查表来确定振荡器的频段。这一方法的缺点是：当工艺或温度变化时，频段范围有可能发生变化，导致锁相环无法锁定。本实用新型可避免这一情况。本实用新型锁相环电路将大的压控振荡器频率调节范围分成几个小段，通过频段自调节电路来控制。图9所示为不采用频段自调节电路的压控振荡器伏频曲线，图10所示为采用本实用新型频段自调节电路后的压控振荡器伏频曲线。如图9，对于一般的Kvco曲线，其只能通过提高压控电压来提高频率范围。而采用频段自调节电路后则可通过频段的变化来提高调节范围。如图10，比如频段为00的曲线Kvco的变化范围为1.6GHZ到1.65GHZ，01的曲线Kvco的变化范围为1.645GHZ到1.695GHZ，10的曲线Kvco的变化范围为1.690GHZ到1.740GHZ，11的曲线Kvco的变化范围为1.735GHZ到1.785GHZ，这样振荡器的增益就可减小到50MHZ/V。而要达到同样的频率范围，未设置频段自调节电路的压控振荡器的增益就要185MHZ/V。

在本实施例中，频段自调节电路6分为信号检测单元7和逻辑控制单元8，信号检测单元7用于检测环路滤波器3的输出电压，逻辑控制单元8根据该检测信号调整压控振荡器4的工作频率范围。频段自调节6的电路结构如图11所示。信号检测单元7包括第一比较器71和第二比较器72，逻辑控制单元8包括第一计数器81、第二计数器82和可加可减计数器83。第一比较器71的一个输入端接环路滤波器3的输出信号LPF，另一个输入端接1V的参考电平，其输出端接第一计数器81的使能端。第二比较器72的一个输入端同接环路滤波器3的输出信号LPF，另一个输入端接2V的参考电平，其输出端接第二计数器82的使能端，第一、二计数器的时钟输入端接同一个clock时钟信号，第一计数器81的输出端cbit接可加可减计数器83的高位输入端UP，第二计数器82的输出端cbit接可加可减计数83器的低位输入端DOWN，第一、二计数器的输出同时还通过一个逻辑或门接可加可减计数器83的时钟输入端clk，可加可减计数器83生成的调节信号从其四个端脚K0～K3输出至所述压控振荡器4。

频段自调节电路也称粗调电路(coarse tune)，其工作方式为：频段自调节电路6检测环路滤波器3的输出电压值，该电压值与可变电容有关。当Enable为1时计数器开始计数，当计到8时就进位，延迟100ns后计数器清零。当clk的信号从0变为1时，如果UP为1，则计数器加1，如果DOWN为1，则计数器减1。UP和DOWN不同时为1。当频段自调节电路6检测到环路滤波器3的电压长时间低于下限电压值，如1V时，其逻辑电路的计数器加一，频段上跳一个频段，当检测到环路滤波器的电压长时间高于上限电压值，如2V时，逻辑电路的计数器减一，频段下跳一个频段。

为了加快锁相环的建立时间，本实用新型实施例还包括锁定检测电路9(lock detect)，以实现环路带宽的自调节。

如图7所示，该锁定检测电路9的一个输入接鉴频鉴相器1的输出信号端脚up和down，通过检测鉴频鉴相器1的输出信号获得相位差值，另一个输入接计数时钟信号CLK，其输出接电流泵2和环路滤波器3，锁定检测电路9根据上述相位差信号对电流泵2和环路滤波器3进行相应的调节，从而可以调整环路带宽，以加速锁相环的锁定。图12表示的是包括了锁定检测电路9、鉴频鉴相器1、电流泵2和环路滤波器3的锁相环路带宽调节电路部分。本实施例中鉴频鉴相器1的两路输出通过一个逻辑或门后连接至锁定检测电路9的输入端X1，其输入端X2接计数时钟。该电流泵部分2中，除了电流泵21，还增设了并接在鉴频鉴相器1和环路滤波器3之间的两个电流泵22和电流泵23，环路滤波器3中对应地设置有与增设的电流泵相配合工作的两个旁路电阻支路32和33，旁路电阻支路32包含旁路电阻R2和一个MOS场效应管Q2，旁路电阻支路33包含旁路电阻R3和一个MOS场效应管Q3，锁定检测电路9的控制信号输出端脚control1接至电流泵23的控制端off3和场效应管Q2的栅极，控制信号输出端脚control2接至电流泵22的控制端off2和场效应管Q3的栅极，场效应管Q2、Q3的漏极分别通过所在支路上的旁路电阻R2、R3接至环路滤波器3的滤波电容C1和滤波电阻R1的连结点，场效应管Q2、Q3的源极与滤波电阻R1的一端同接地；锁定检测电路9根据其从鉴频鉴相器l获得的相位差信号控制电流泵22、23和旁路电阻支路32、33的打开与关断。当中频锁相环的远未锁定时，环路带宽将适当放宽。当锁定检测电路9检测到鉴频鉴相器1的输入信号的相位快要对齐，也就是中频锁相环快要锁定时，则将环路带宽减小为合适的值。环路带宽自调节电路的主要部分就是锁定检测电路。其工作原理是：鉴频鉴相器1的输出信号经过前述或门，得到的脉宽大小表示锁相环的相位对齐相差的大小。我们用一个约800MHz的频率高频时钟CLK在这个脉宽内进行计数。当计数值大于某一值X时，如本实施例规定为4，表示锁相环电路离锁定还差很远；当其值小于X时锁定检测发出控制信号输入一个电流泵的off端，关闭此路电流泵，同时信号输送至一路环路滤波器旁路电阻支路的开关管栅极，控制该旁路电阻支路关断。电流泵电流和环路滤波器旁路电阻的关系为，电阻减小一倍，电流减小四倍。当锁定检测电路9的计数器记数值小于Y值(本实施例规定Y为2)时说明锁相环快要锁定，就将第二组电流泵和LPF旁路电阻关闭，锁相环中环路滤波器3的带宽就减小至我们需要的值，这样使得锁相环的建立时间大大减小。

本实施例中分频器5采用带双模分频电路的M/A分频器结构。图13为该分频器的基本结构，该分频器5包括一个双模分频电路51、减计数器M_counter 52和减计数器A_counter 53。双模分频电路51采用除15/16电路，其电路图如图9所示。除15/16电路的输入端inm和inp分别接收压控振荡器4的输出信号Vco_inm和Vco_inp，control端接收由减计数器A_counter 53提供的换模控制信号，除15/16电路的输出端脚out连至减计数器M_counter 52时钟输入端clk3，同时其端脚out输出的信号与减计数器A counter 53的输出同接一个逻辑与门后接至减计数器A counter 53的时钟输入端clk4，减计数器M_counter 52的输出同时接M_counter 52的复位端reset1和A_counter 53的复位端reset2，减计数器M_counter 52的信号端pll_clk输出信号至鉴频鉴相器1的输入。如图14所示，上述除15/16电路包含了4个高频除2电路、一个缓冲电路Buffer和一个8选1数据选择电路。第一个高频除2电路为正交4端输出，其中2个输出是作为下混频器的本振信号，故要加缓冲电路以启动混频器。它的电路一般为简单的一级5管单元的开路放大。由于本实用新型不涉及射频接收，这里就不作进一步说明。除15/16电路接收的压控振荡信号经除2电路的变换后送入8选1电路进行相位选择，产生除15/16信号。图15是高频除2电路的电路结构图。图16是8选1数据选择电路图。除15/16电路产生的相位选择信号由8选1数据选择电路输出，相位选择的电路原理图如图17所示。上述输出的相位选择信号，通过一个移位寄存器实现相位选择逻辑。图18是该移位寄存器的电路结构示意图。该移位寄存器为首尾相连的D触发器连接而成，初始状态下其中的一个D触发器置1，其它的D触发器置0。

本实施例分频器的工作原理在于：锁相环中，压控振荡器4首先输出高频信号给可换模的除15/16电路，其换模信号由后级的M/A计数器提供。M_counter计数器是个减计数器，当M_counter的reset1输进一个复位信号时，把M_bits的计数值锁存到计数器中进行减计数。当计数器的值大于M_bits值的某一域值时，本实施例设为M_bits值的一半，p11_clk为高电平，反之为低电平。当计数器减计数到某一值时，如本实施例设置为0，则C端输出退位信号，此处设置为0。A_counter计数器也是一个减计数器，reset2输出一个复位信号时，把A_bits的值锁存到计数器中，当计数器计到0时C输出为0，这个信号控制双模分频电路51的换模。经该分频器的作用，本实用新型锁相环电路的输出频率fout＝(15M+A)*fref。

在分频器的设计上本实用新型采用除15/16电路，而不是一般的除8/9电路或除16/17电路，这样相位选择逻辑的设计比较简单，而逻辑电路的在温度和制程变化时的相位转换比较平滑，不会出现毛刺信号。

采用0.25u CMOS工艺，本实用新型的锁相环电路可应用于2.4GHz立体声发射芯片中。相对于目前广泛应用的蓝牙技术，本方案实现的立体声发射装置成本更低，功耗更小，音质更好。

Claims (9)

1.一种锁相环电路，包括鉴频鉴相器(1)、电流泵(2)、环路滤波器(3)、压控振荡器(4)和分频器(5)，所述鉴频鉴相器(1)的两个输入分别接参考频率信号(fref)和所述分频器(5)的输出，所述鉴频鉴相器(1)的输出接电流泵(2)，所述电流泵(2)的输出接所述环路滤波器(3)的输入，所述环路滤波器(3)的输出接所述压控振荡器(4)的输入，压控振荡器(4)的输出信号一路直接输出，一路接所述分频器(5)的输入，其特征在于，还包括一个频段自调节电路(6)，其输入接所述环路滤波器(3)的输出和时钟信号(clock)，其输出接所述压控振荡器(4)，它根据环路滤波器(3)的输出信号调整压控振荡器(4)的工作频段。

2.如权利要求1所述的锁相环电路，其特征在于，所述频段自调节电路(6)包括信号检测单元(7)和逻辑控制单元(8)，所述信号检测单元(7)对所述环路滤波器(3)的输出电压进行检测，所述逻辑控制单元(8)接收所述信号检测单元(7)的输出信号并据此调整压控振荡器(4)的工作频段。

3.如权利要求2所述的锁相环电路，其特征在于，所述频段信号检测单元(7)包括第一比较器(71)和第二比较器(72)，所述逻辑控制单元(8)包括第一计数器(81)、第二计数器(82)和可加可减计数器(83)，其连接关系为：所述第一比较器(71)的一个输入端接所述环路滤波器(3)的输出，另一个输入端接第一参考电平，其输出端接第一计数器(81)的使能端，所述第二比较器(72)的一个输入端接所述环路滤波器(3)的输出，另一个输入端接第二参考电平，其输出端接第二计数器(82)的使能端，所述第一、二计数器(81、82)的时钟输入端同接所述时钟信号(clock)，所述第一计数器(81)的输出接可加可减计数器(83)的高位输入端，所述第二计数器(82)的输出接可加可减计数器(83)的低位输入端，第一、二计数器(81、82)的输出同时还通过一个逻辑或门接可加可减计数器(83)时钟输入端，可加可减计数器(83)生成的调整信号输出至所述压控振荡器(4)。

4.如权利要求1～3任一项所述的锁相环电路，其特征在于，还包括一个锁定检测电路(9)、多个与所述电流泵(2)并接的辅助电流泵以及多个与所述环路滤波器(3)的滤波电阻并接的旁路电阻支路，该锁定检测电路(9)检测所述鉴频鉴相器(1)的相位差信号，并根据该信号控制上述各辅助电流泵和旁路电阻支路的通断。

5.如权利要求4所述的锁相环电路，其特征在于，所述旁路电阻支路包括一个旁路电阻和一个开关管，所述锁定检测电路(9)的有多个控制信号输出端，每个输出端均连至一个辅助电流泵的控制端和一个开关管的控制极。

6.如权利要求1～3任一项所述的锁相环电路，其特征在于，所述分频器(5)包括一个双模分频电路(51)、第一减计数器(52)和第二减计数器(53)，所述双模分频电路(51)的输入接压控振荡器(4)的输出和由所述第二减计数器(53)提供的换模控制信号，双模分频器(51)的输出连至第一减计数器(52)时钟输入端，并与第二减计数器(53)的输出同接一个逻辑与门后接至第二减计数器(53)时钟输入端，第一减计数器的(52)输出接第二减计数器(53)和第一减计数器(52)的复位端，第一减计数器(52)的锁相时钟信号端接鉴频鉴相器(1)的输入。

7.如权利要求6所述的锁相环电路，其特征在于，所述双模分频电路(51)采用除15/16电路。

8.如权利要求7所述的锁相环电路，其特征在于，所述除15/16电路由除2电路和8选1数据选择电路实现，所述双模分频电路还包括一个移位寄存器，除15/16电路产生的相位选择信号由8选1数据选择电路输出，通过所述移位寄存器实现相位选择逻辑。

9.如权利要求8所述的锁相环电路，其特征在于，所述移位寄存器为首尾相连的D触发器连接而成。

Images