CN104579333A - 相位噪声最优化装置及方法 - Google Patents

相位噪声最优化装置及方法 Download PDF

Info

Publication number
CN104579333A
CN104579333A CN201410350280.9A CN201410350280A CN104579333A CN 104579333 A CN104579333 A CN 104579333A CN 201410350280 A CN201410350280 A CN 201410350280A CN 104579333 A CN104579333 A CN 104579333A
Authority
CN
China
Prior art keywords
frequency
signal
phase
phase noise
bandwidth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410350280.9A
Other languages
English (en)
Other versions
CN104579333B (zh
Inventor
裵晟瑚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hyundai Mobis Co Ltd
Original Assignee
Hyundai Mobis Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Mobis Co Ltd filed Critical Hyundai Mobis Co Ltd
Publication of CN104579333A publication Critical patent/CN104579333A/zh
Application granted granted Critical
Publication of CN104579333B publication Critical patent/CN104579333B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明涉及数码PLL(Phase？Locked？Loop-锁相环路)技术，更详细地说，设置可变型的PLL(Phase？Locked？Loop-锁相环路)的环路滤波器而维持对环境变化的相位噪声最优化的装置及方法。根据本发明，构成可变型的PLL(Phase？Locked？Loop-锁相环路)的环路滤波器，从而通过相位噪声特性最优化，提高雷达适用时的接收灵敏度及角分辨率。

Description

相位噪声最优化装置及方法
技术领域
本发明涉及数码PLL(Phase Locked Loop-锁相环路)技术，更详细地说，设置可变型的PLL(Phase Locked Loop-锁相环路)的环路滤波器而维持对环境变化的相位噪声最优化的装置及方法。
尤其，本发明的相位噪声最优化装置及方法是为了最小化输出信号抖动，以减少两个信号(基准信号/反馈信号)间相位错误为目标，使PFD(PhaseFrequency Detector-相频检测器)增益及环路滤波器带宽可变。
背景技术
图1中图示了呈现一般的数码PLL的构成的图。参照图1，数码PLL(Phase Locked Loop-锁相环路)包括适应性PFD(Phase FrequencyDetector-相频检测器)110、适应性环路滤波器120、iDAC(currentDigital-to-Analog Converter-电流数模转换器)130、ICO(current ControlledOscillator-电流控制振荡器)140及分割器150等。
适应性PFD110接收基准信号和反馈信号，决定该两个信号间的相位错误，各个相位比较期间内提供PFD值。为获得快速的频率及减少抖动(相位晃动)而调整PFD大小。
并且，对最优化的判断基准为适应性PFD110的基准时钟及反馈信号的相位错误程度。因此，PFD110为了最小化时间上的相位错误，调节PFD的输出电流大小和适应性环路滤波器的带域。
每次接收PFD值，更新其输出，检测到大错误值时，扩大PLL环路带宽，检测到小的平均相位错误时，缩小环路带宽。通过调整电流源和单一—终端电流源量子可呈现的iDAC130把环路滤波器输出变换为模拟电流。
ICO140提供振荡器信号，该信号具有根据iDAC输出而决定的相位。把分割器信号分割为因子N，提供反馈信号。图1中图示的数码PLL记载于韩国专利注册编号第10-1040915号，因此省略详细说明。
但是，这种PLL构成，与系统带宽无关，设有可变要素(PFD/环路滤波器)输出信号而能够最小化抖动，在实际适用系统中不能视为已实现抖动最优化。
并且，如FMCW(Frequency Modulated Continous Wave-调频连续波)雷达等，根据时间快速扫描频率的情况下，通过相位错误的环路带宽调节无法具有充分的时间，实际上很难实现相位噪声最优化。
若详述，根据PLL(Phase Locked Loop-锁相环路)相位噪声的RMSJitter(抖动)是雷达系统中决定信号与噪音的比例的重要因素，是决定角分辨率及最大探测距离的重要因素。
这种PLL的相位噪声在负反馈结构中添加或减少构成此的众多噪声要素而形成，这时决定相位噪声的主要因素为环路的带宽。常温下，即使为最小化相位噪声而调节环路滤波器的带宽，根据温度特别是VCO(Voltage Controlled Oscillator-压控振荡器)的特性值产生变化时，整体环路带宽会改变，导致相位噪声产生变化。
如上述涉及的技术，一般，为了对这种环境变化也能维持相位噪声的最优化，提出过环路滤波器的带宽可变的适应型结构。
这种适应型结构中判断相位噪声的最优化的基准是PFD(PhaseFrequency Detector-相频检测器)的相位错误且为使其最小化，使环路滤波器的带宽是可变。但是，考虑构成PLL的各要素的相位噪声影响性，这种方法在实际系统中无法成为最优化判断基准。
并且，已公开的方法无法适用于像车辆用雷达等频率根据时间而快速产生变化的FMCW结构。因为频率根据时间快速变化时，PFD的相位错误按各变化等级而持续产生变化。
专利文献
1、韩国专利注册编号第10-1040915号
2、韩国公开专利编号第10-2013-0079868号
3、韩国专利注册编号第10-1298621号
发明内容
(要解决的技术问题)
本发明为了解决根据上述背景技术的问题点而提出，其目的在于提供一种相位噪声最优化装置及方法，设置PLL(Phase Locked Loop-锁相环路)的环路滤波器为可变型，能够维持对环境变化的相位噪声最优化。
并且，本发明提供一种相位噪声最优化装置及方法，用于相位噪声最优化的判断基准不是根据PFD的相位错误，而是自行产生的拍频的RMS(Root Mean Square-均方根)Jitter(抖动)大小。
并且，本发明的另一目的在于，提供一种相位噪声最优化装置及方法，利用所述结构而在FMCW(Frequency Modulated Continous Wave-调频连续波)雷达也能实现实时相位噪声的最优化补正。
并且，本发明的又一目的在于提供一种通过自行产生的差拍信号的带域限制而接收相应带域的相位错误、能够实现已公开的技术无法实现的适用系统带宽中最优化相位噪声的最优化装置及方法。
(解决问题的手段)
本发明为实现所述技术问题，提供一种相位噪声最优化装置，设置PLL(Phase Locked Loop-锁相环路)的环路滤波器为可变型，能够维持对环境变化的相位噪声最优化。
所述相位噪声最优化装置，其特征在于，包括：
电压控制振荡器，输出相当于输入电压的输出频率；
电力分配机，为产生线性调频信号所需的反馈环路控制或拍频的产生而分配输出电力量；
第1耦合器，为线性调频信号或拍频的产生，连接输出电力量；频率分频器，为产生线性调频信号，对输出频率进行分频而产生反馈信号分频频率；
相位检测器，产生相当于反馈信号分频频率和基准时钟频率间相位差的电荷；
环路滤波器，根据带宽，把电荷变换为输入电压；
第2耦合器，分配输出电力量，产生用于产生拍频的调变或解调信号；
第1混频器，利用频率上调变换，由线性调频信号产生调变信号；
第2混频器，解调调变信号而产生拍频；
MCU(Micro Controlled Unit-微控制单元)，比较生成的拍频的相位错误大小与预先设定的初始值，调节所述环路滤波器的带宽。
并且，还包括：第1基准频率振荡器，把用于所述频率上调变换的基准频率提供到所述第2混频器；及第2基准频率振荡器，把所述基准时钟频率提供到所述相位检测器。
并且，所述线性调频信号利用预先设定的线性调频信号的初始信息值而产生，所述初始信息值包括频率带宽、频率偏差(deviation)、维持时间(dwell time)及频率阶跃个数中的至少一个以上。
并且，还包括：LPF(Low Pass Filter-低通滤波器)，通过带域限制而限制所述相位错误大小；及ADC(Analog-to-Digital Converter：模拟-数字转换器)，把拍频从模拟信号变换成数码信号并提供到所述MCU。
并且，所述相位错误大小为RMS(Root Means Square：均方根)抖动大小，所述MCU通过在拍频下的电压峰点，计算RMS(Root Means Square：均方根)抖动。
并且，所述LPF具有相当于雷达系统的带宽的通频带，所述通频带根据所述相位错误的大小而变更，雷达系统为FMCW(Frequency ModulatedContinous Wave-调频连续波)雷达系统。
并且，所述线性调频信号的产生路径为电压控制振荡器、第1耦合器、频率分频器、相位检测器、环路滤波器的顺序。
并且，所述差拍信号的产生路径由信号调变路径及信号解调路径构成，所述信号调变路径为加上第2基准频率振荡器的第1路径和电压控制振荡器、电力分配机、第1耦合器、第2耦合器的第2路径的路径，所述信号解调路径为加上电压控制振荡器、电力分配机、第1耦合器、第2耦合器的第2路径和第1混频器的第3路径的路径。
所述环路滤波器相比设定的初始值，若改善了线性度，带宽就会增加，若相反，所述环路滤波器的带宽会减少。
另外，本发明的另一实施例，提供一种相位噪声最优化方法，其特征在于，包括：从MCU(Micro Control Unit-微控制单元)利用线性调频信号的初始信息值而设定环路滤波器的初始值的步骤；根据设定的初始值而产生线性调频信号的步骤；利用所述线性调频信号而产生差拍信号的步骤；所述MCU收集生成的差拍信号的步骤；从生成的拍频计算相位错误大小的步骤；比较计算的相位错误大小与预先设定的初始值，调节所述环路滤波器的带宽的步骤。
(发明的效果)
根据本发明，构成可变型的PLL(Phase Locked Loop-锁相环路)的环路滤波器，从而通过相位噪声特性最优化，提高雷达适用时的接收灵敏度及角分辨率。
并且，本发明的另一效果，用于相位噪声最优化的判断基准并不是根据PFD的相位错误，而是自行产生的拍频的RMS Jitter(抖动)大小，因此提高了探测距离及位置准确度而为驾驶员提供更宽广的视野。
并且，作为本发明的又一效果，具有FMCW(Frequency ModulatedContinous Wave-调频连续波)调变方式的车辆用雷达系统下，运用中也能实现相位噪声最优化。
附图说明
图1是呈现一般的数码相位-同期环路的构成的图。
图2是为了说明PLL(Phase Locked Loop-锁相环路)的概念的构成框图。
图3是呈现图2中图示的PLL的线性模型的图。
图4是为了说明考虑到噪声源的PLL的概念的图。
图5是为了说明PLL相位噪声特性的概念的图表。
图6是根据本发明的一实施例的相位噪声最优化装置600的构成框图。
图7是呈现图6中图示的第2混频器611之后的差拍信号及拍频的发生原理的图表。
图8是呈现图6中图示的通过LPF612之后的差拍信号及拍频的相位错误的图表。
图9是呈现根据图6中图示的LPF612的带宽变化的频率上的相位噪声的图表。
图10是呈现根据本发明的一实施例的线性调频档案及同步化信号的图表。
图11是呈现图6中图示的构成框图中线性调频信号的产生路径的图。
图12是呈现图6中图示的构成框图中差拍信号的产生路径的图。
图13是呈现根据本发明的一实施例的相位噪声最优化过程的流程图。
符号说明
110：适应性PFD(Phase Frequency Detector-相频检测器)
120：适应性环路滤波器
130：iDAC(current Digital-to-Analog：电流数模转换器)
140：ICO(current Controlled Oscilator-电流控制振荡器)
150：分割器
601：电压控制振荡器
602：电力分配机
603：第1耦合器
604：频率分频器
605：相位检测器
606：环路滤波器
608：第2耦合器
609：第1混频器
610：第2基准频率振荡器
611：第2混频器
612：LPF(Low Pass Filter-低通滤波器)
613：ADC(Analog-to-Digital Converter：模拟-数字转换器)
614：MCU(Micro Control Unit-微控制单元)
具体实施方式
本发明可实现多种变形并具有多种实施例，因此通过附图例示了特定实施例而具体说明本发明。但这并不是把本发明限定于特定的实施形态，而应理解为包括了属于本发明的思想及技术范围内的所有变更、均等物及代替物。
说明各附图时类似的参照符号适用于类似的构成要素。
第1、第2等用语可使用于说明多种构成要素，但所述构成要素不可限定为所述用语。所述用语的目的只是为了从其他构成要素中区别一个构成要素。
例如，不脱离本发明的权利范围的前提下，第1构成要素可命名为第2构成要素，类似地，第2构成要素也可命名为第1构成要素。"及/或"这种用语包括多个相关记载项目的组合或多个相关记载项目中的其中一个项目。
除了另有定义之外，包括技术性或科学的用语，这里使用的所有用语可被本发明所属技术领域具有一般知识的人所理解。
一般使用的词典中已有定义的用语应解释为具有与相关技术的文脉上的意思相一致的意思，本说明书中明确定义的以外，不可解释成异常或过度形式化的意思。
下面参照附图详细说明根据本发明的一实施例的相位噪声最优化装置及方法。
图2是为了说明PLL(Phase Locked Loop-锁相环路)的概念的构成框图。参照图2，PLL接收基准时钟的输入，输出具有基准时钟的N倍频率的输出时钟。为此，PLL200由PFD(Phase Frequency Detector-相频检测器)210、电荷泵220、环路滤波器230、VCO(Voltage Controlled Oscillator-压控振荡器)240及频率分频器250等构成。
继续参照图2，首先，PFD210比较基准时钟与分频的VCO输出时钟之间的相位及频率差异而产生Up(上升)/Down(下降)脉冲。其次，电荷泵220和环路滤波器230使离散的Up/Down脉冲变换为能够控制VCO的模拟电压，控制成VCO输出频率最终成为基准时钟频率的N倍。
为了简略呈现PLL模块，通常电荷泵220与PFD(Phase FrequencyDetector-相频检测器)一同标记，图3呈现PLL的线性模型。
这里Kd是相位比较期的增益，F(s)是环路滤波器的传递函数、Kvco是VCO的增益。VCO的输出频率变异通过下列公式1表现、输出相位通过下列公式2表现，VCO可通过积分器表现。
【数学式1】
Δw0＝dθ0/dt
【数学式2】
θ0＝∫Δw0dt
并且，PLL线性模型的传递函数通过下列公式3表现。
【数学式3】
θ 0 ( s ) θ i ( s ) = K d F ( s ) K 0 / s 1 + K d F ( s ) K 0 / Ns
这里，Kd和Ko为常数，根据F(s)的次数决定整体传递函数的次数。因环境变化导致系数变化时，传递特性会产生变化，并且即使部分系数产生变化，可通过部分系数的变化而维持整体传递特性。
图4呈现构成图3中图示的PLL的构成元件的噪声要素。多个噪声要素对相位噪声产生影响，但基准时钟噪声、VCO噪声、PDF噪声、频率分频器以外的噪声不会产生太大影响。
图4呈现根据前述的4个要素的整体相位噪声特性。整体相位噪声呈现为，考虑到根据负反馈的传递特性的各噪声之和。
负反馈结构中以环路带宽为基准，VCO噪声因环路内高通传递特性而带域内噪声信号衰减，根据PFD及频率分频器的噪声因环路内低通传递特性而带域外的噪声信号衰减。因此，反映根据各噪声要素的反馈回应特性的衰减特性时，整体相位噪声如图5的整体相位噪声。
图5是为了说明PLL相位噪声特性的概念的图表。参照图5，根据环路带宽而整体相位噪声特性产生变化，环路带宽应调节成跟随在各构成要素中噪声特性最佳的一边。
即比较VCO噪声、PFD噪声及频率分频器噪声时，扩张环路带域到PFD及频率分频器的噪声小于VCO噪声的频率带域为止，这样有利于减少整体相位噪声。这种相位噪声测定方法为：从原频率到偏移(Offset)频率，测定电力能源量的Spot相位噪声测定方法，及时间上测定相位晃动程度的RMS(Root Means Square：均方根)Jitter(抖动)测定方法。
图6是根据本发明的一实施例的相位噪声最优化装置600的构成框图。参照图6，记载于背景技术的发明的情况是，通过PFD的相位错误而掌握最优化程度，在本发明中的相位噪声最优化程度根据变/解调而自行产生差拍信号的相位错误大小而判断。即，相位错误的大小通过MCU614通过ADC613收集的数据而计算RMS Jitter(抖动)而判断。
为此，所述相位噪声最优化装置600包括：电压控制振荡器601，输出相当于输入电压的输出频率；电力分配机602，为产生线性调频信号所需的反馈环路控制或拍频的产生而分配输出电力量；第1耦合器603，为线性调频信号或拍频的产生，连接输出电力量；频率分频器604，为产生线性调频信号，对输出频率进行分频而产生反馈信号分频频率；相位检测器605，产生相当于反馈信号分频频率和基准时钟频率间相位差的电荷；环路滤波器606，根据带宽，把电荷变换为输入电压；第2耦合器608，分配输出电力量，产生用于产生拍频的调变或解调信号；第1混频器609，利用频率上调变换，由线性调频信号产生调变信号；第2混频器611，解调调变信号而产生拍频；MCU(Micro Controlled Unit-微控制单元)614，比较生成的拍频的相位错误大小与预先设定的初始值，调节所述环路滤波器的带宽。
并且，还包括：第1基准频率振荡器610，把用于所述频率上调变换的基准频率提供到所述第2混频器609；及第2基准频率振荡器，把所述基准时钟频率提供到所述相位检测器605。
并且，还包括：LPF(Low Pass Filter-低通滤波器)612，，通过带域限制而限制所述相位错误大小；及ADC(Analog-to-Digital Converter：模拟-数字转换器)614，把拍频从模拟信号变换成数码信号并提供到所述MCU。
图7是呈现图6中图示的第2混频器611之后的差拍信号及拍频的发生原理的图表。参照图7，第2混频器611中两个输入之间的时间迟延非常小，根据线性调频(Chirp)非线性度的相位错误被无视，纯粹反映根据相位噪声的相位错误。
图8是呈现图6中图示的通过LPF612之后的差拍信号及拍频的相位错误的图表。参照图8，LPF612具有等于雷达系统的带宽的通频带，相位错误根据这种带宽而不同。MCU614在通过ADC613收集的数据中，通过电压Peak(峰值)点计算RMS Jitter(抖动)。
图9是呈现根据图6中图示的LPF612的带宽变化的频率上的相位噪声的图表。记载于背景技术的技术无法适用于如车辆用雷达等根据时间而频率连续变化的FMCW(Frequency Modulated Continous Wave-调频连续波)结构。但是，本发明利用FMCW信号而自行产生差拍信号，因此运用中能够随时进行相位噪声最优化补正。
并且，记载于背景技术的技术中抖动最优化与系统带宽无关。即，与适用系统的带宽无关，决定为最小化PLL的相位错误而能够最优化抖动大小的带宽910。
若系统带宽为10kHz时，10kHz之后的噪声与系统SNR(Signalto NoisePowerRatio)性能无关。因此，如图9中图示的带宽920进行调节时，还能进一步改善适用系统中的抖动大小。本发明中LPF612执行这种带域限制功能，在适用系统中最优化相位噪声特性。
图10是呈现根据本发明的一实施例的线性调频档案及同步化信号的图表。参照图10，雷达系统中决定对线性调频(Chirp)信号的初始信息值。这种线性调频信号的初始信息值为频率带宽、频率偏差(deviation)、维持时间(dwell time)、频率阶跃个数等。
尤其，雷达系统中对Chirp信号的信息(频率带宽、频率Deviation、Dwell时间、频率Step个数)如图10决定时，环路滤波器606具有初始值而产生Chirp(线性调频)信号。
这种Chirp(线性调频)信号的产生根据MCU610把初始值传到环路滤波器606的控制命令执行，产生信号的同时生成的部分Chirp(线性调频)信号被上调频率调变成等于第2基准频率振荡器610频率，从第2混频器611重新解调成拍频。
这样解调的信号在相位噪声较佳时，总能维持固定的频率，若不是，会产生频率变动而在时间轴上诱发RMS Jitter(抖动)。
图11是呈现图6中图示的构成框图中线性调频信号的产生路径的图。参照图11，线性调频信号产生路径为电压控制振荡器601、第1耦合器603、频率分频器604、相位检测器605、环路滤波器606的顺序。
图12是呈现图6中图示的构成框图中差拍信号的产生路径的图。参照图12，差拍信号产生路径根据第1混频器609及第2混频器611而构成为信号调变路径及信号解调路径。
信号调变路径以第1混频器609为基准，由LO2路径和IF路径构成。这些路径如下。
i)LO2路径：第2基准频率振荡器
ii)IF路径：电压控制振荡器601、电力分配机602、第1耦合器603、第2耦合器608
信号解调路径以第2混频器611为基准，由LO2路径和RF路径构成。这些路径如下。
i)LO1路径：电压控制振荡器601、电力分配机602、第1耦合器603、第2耦合器608
ii)RF路径：第1混频器609
调变的拍频通过LPF612而具有相应于系统带域的相位错误，通过ADC613，拍频被根据时间的电压收集。
MCU614在收集的数据中通过电压Peak(峰值)发生时间而测定RMSJitter(抖动)大小。MCU614增加了环路滤波器606带宽而调节环路回应时间，在变更的条件下测定拍频的RMS Jitter(抖动)大小而与初始值进行比较。
相比初始值，线性度被改善时，向增加环路滤波器606的带宽的方向进行控制，相反时，向减少环路带宽的方向进行控制。这种环路无限反复而在运营中使相位噪声维持最佳状态。
图13是呈现根据本发明的一实施例的相位噪声最优化过程的流程图。参照图13，MCU614对环路滤波器606提供初始值后，根据这种初始值设定而产生线性调频信号，利用这种线性调频信号的部分产生差拍信号(步骤S1300、S1310)。
调变的拍频通过LPF612而具有相应于系统带域的相位错误，通过ADC613，拍频被根据时间的电压收集(步骤S1320)。
MCU614在收集的数据中通过电压Peak(峰值)发生时间而测定RMSJitter(抖动)大小。MCU614增加环路滤波器606带宽而调节环路回应时间，在变更的条件下测定拍频的RMS Jitter(抖动)大小而与初始值进行比较。
相比初始值，线性度被改善时，向增加环路滤波器606的带宽的方向进行控制，相反时，向减少环路带宽的方向进行控制(步骤S1330至S1380)。这种环路无限反复而在运营中使相位噪声维持最佳状态。

Claims (14)

1.一种相位噪声最优化装置，其特征在于，包括：
电压控制振荡器，输出相当于输入电压的输出频率；
电力分配机，为产生线性调频信号所需的反馈环路控制或拍频的产生而分配输出电力量；
第1耦合器，为线性调频信号或拍频的产生，连接输出电力量；
频率分频器，为产生线性调频信号，对输出频率进行分频而产生反馈信号分频频率；
相位检测器，产生相当于反馈信号分频频率和基准时钟频率间相位差的电荷；
环路滤波器，根据带宽，把电荷变换为输入电压；
第2耦合器，分配输出电力量，产生用于产生拍频的调变或解调信号；
第1混频器，利用频率上调变换，由线性调频信号产生调变信号；
第2混频器，解调调变信号而产生拍频；
MCU(Micro Controlled Unit-微控制单元)，比较生成的拍频的相位错误大小与预先设定的初始值，调节所述环路滤波器的带宽。
2.根据权利要求1所述的相位噪声最优化装置，其特征在于，还包括：
第1基准频率振荡器，把用于所述频率上调变换的基准频率提供到所述第2混频器；及
第2基准频率振荡器，把所述基准时钟频率提供到所述相位检测器。
3.根据权利要求1所述的相位噪声最优化装置，其特征在于：
所述线性调频信号利用预先设定的线性调频信号的初始信息值而产生，所述初始信息值包括频率带宽、频率偏差(deviation)、维持时间(dwelltime)及频率阶跃个数中的至少一个以上。
4.根据权利要求1所述的相位噪声最优化装置，其特征在于，还包括：
LPF(Low Pass Filter-低通滤波器)，通过带域限制而限制所述相位错误大小；及
ADC(Analog-to-Digital Converter：模拟-数字转换器)，把拍频从模拟信号变换成数码信号并提供到所述MCU。
5.根据权利要求1所述的相位噪声最优化装置，其特征在于：
所述相位错误大小为RMS(Root Means Square：均方根)抖动大小，所述MCU通过在拍频下的电压峰点，计算RMS(Root Means Square：均方根)抖动。
6.根据权利要求4所述的相位噪声最优化装置，其特征在于：
所述LPF具有相当于雷达系统的带宽的通频带，所述通频带根据所述相位错误的大小而变更。
7.根据权利要求6所述的相位噪声最优化装置，其特征在于：
雷达系统为FMCW(Frequency Modulated Continuous Wave-调频连续波)雷达系统。
8.根据权利要求2所述的相位噪声最优化装置，其特征在于：
所述线性调频信号的产生路径为电压控制振荡器、第1耦合器、频率分频器、相位检测器、环路滤波器的顺序。
9.根据权利要求2所述的相位噪声最优化装置，其特征在于：
所述差拍信号的产生路径由信号调变路径及信号解调路径构成，所述信号调变路径为加上第2基准频率振荡器的第1路径和电压控制振荡器、电力分配机、第1耦合器、第2耦合器的第2路径的路径，所述信号解调路径为加上电压控制振荡器、电力分配机、第1耦合器、第2耦合器的第2路径和第1混频器的第3路径的路径。
10.根据权利要求1所述的相位噪声最优化装置，其特征在于：
所述环路滤波器相比设定的初始值，若改善了线性度，带宽就会增加，若相反，所述环路滤波器的带宽会减少。
11.一种相位噪声最优化方法，其特征在于，包括：
从MCU(Micro Control Unit-微控制单元)利用线性调频信号的初始信息值而设定环路滤波器的初始值的步骤；
根据设定的初始值而产生线性调频信号的步骤；
利用所述线性调频信号而产生差拍信号的步骤；
所述MCU收集生成的差拍信号的步骤；
从生成的拍频计算相位错误大小的步骤；
比较计算的相位错误大小与预先设定的初始值，调节所述环路滤波器的带宽的步骤。
12.根据权利要求11所述的相位噪声最优化方法，其特征在于：
所述初始信息值包括频率带宽、频率偏差(deviation)、维持时间(dwelltime)及频率阶跃个数中的至少一个以上。
13.根据权利要求11所述的相位噪声最优化方法，其特征在于：
所述相位错误大小为RMS(Root Means Square：均方根)抖动大小，所述MCU通过在拍频下的电压峰点，计算RMS(Root Means Square：均方根)抖动。
14.根据权利要求11所述的相位噪声最优化方法，其特征在于：
所述环路滤波器相比设定的初始值，若改善了线性度，带宽就会增加，若相反，所述环路滤波器的带宽会减少。
CN201410350280.9A 2013-10-18 2014-07-22 相位噪声优化装置及方法 Active CN104579333B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130124380A KR102090185B1 (ko) 2013-10-18 2013-10-18 위상 잡음 최적화 장치 및 방법
KR10-2013-0124380 2013-10-18

Publications (2)

Publication Number Publication Date
CN104579333A true CN104579333A (zh) 2015-04-29
CN104579333B CN104579333B (zh) 2019-02-05

Family

ID=53037172

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410350280.9A Active CN104579333B (zh) 2013-10-18 2014-07-22 相位噪声优化装置及方法

Country Status (2)

Country Link
KR (1) KR102090185B1 (zh)
CN (1) CN104579333B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107786238A (zh) * 2016-08-25 2018-03-09 英飞凌科技股份有限公司 具有相位噪声测试能力的集成rf 电路
CN117054847A (zh) * 2023-07-31 2023-11-14 中国矿业大学 一种评估vco相位噪声灵敏度的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102277683B1 (ko) * 2014-10-21 2021-07-15 현대모비스 주식회사 레이더의 주파수 변조 제어 장치 및 방법
CN107678338B (zh) * 2017-09-29 2024-06-18 江苏安德信加速器有限公司 一种模拟加速器调控系统的实验装置
KR102292170B1 (ko) * 2020-02-28 2021-08-23 한밭대학교 산학협력단 광음향 측정기로 측정되는 광음향 신호의 신호 대 잡음비를 향상시키는 방법
CN115001489B (zh) * 2022-05-27 2025-03-25 电子科技大学 一种低噪声毫米波小数分频综合器锁相环结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1829094A (zh) * 2005-02-28 2006-09-06 鼎芯半导体（上海）有限公司 用于无线通信系统的锁相环环路带宽切换电路及方法
US20060211390A1 (en) * 2005-03-15 2006-09-21 Toshiya Uozumi Semiconductor integrated circuit for communication and terminal device for mobile communication
CN201022190Y (zh) * 2007-02-08 2008-02-13 深圳源核微电子技术有限公司 一种锁相环电路
CN101421929A (zh) * 2006-02-24 2009-04-29 日本电波工业株式会社 Pll电路
CN102414980A (zh) * 2009-04-29 2012-04-11 高通股份有限公司 具有使用累加器和相位-数字转换器的两点调制的数字锁相环

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0179566B1 (ko) * 1995-04-29 1999-05-01 배순훈 위성방송용 복조기
KR100519482B1 (ko) * 2002-11-30 2005-10-07 인티그런트 테크놀로지즈(주) 전압 제어 발진기의 주파수 이득 변화가 보상된 위상 고정루프 주파수 합성기
US7042972B2 (en) 2003-04-09 2006-05-09 Qualcomm Inc Compact, low-power low-jitter digital phase-locked loop
KR101238778B1 (ko) * 2011-10-25 2013-03-04 주식회사 파나시아 직접 디지털 합성기를 이용하여 직선성과 정밀성을 향상시킨 레이더 레벨 측정 시스템
KR101883946B1 (ko) 2012-01-03 2018-07-31 현대모비스 주식회사 밸런스 구조의 ｆｍｃｗ 레이더 장치
KR101298621B1 (ko) 2013-03-19 2013-08-26 국방과학연구소 Fmcw 주파수 합성기 및 그것의 제어 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1829094A (zh) * 2005-02-28 2006-09-06 鼎芯半导体（上海）有限公司 用于无线通信系统的锁相环环路带宽切换电路及方法
US20060211390A1 (en) * 2005-03-15 2006-09-21 Toshiya Uozumi Semiconductor integrated circuit for communication and terminal device for mobile communication
CN101421929A (zh) * 2006-02-24 2009-04-29 日本电波工业株式会社 Pll电路
CN201022190Y (zh) * 2007-02-08 2008-02-13 深圳源核微电子技术有限公司 一种锁相环电路
CN102414980A (zh) * 2009-04-29 2012-04-11 高通股份有限公司 具有使用累加器和相位-数字转换器的两点调制的数字锁相环

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107786238A (zh) * 2016-08-25 2018-03-09 英飞凌科技股份有限公司 具有相位噪声测试能力的集成rf 电路
CN107786238B (zh) * 2016-08-25 2020-02-28 英飞凌科技股份有限公司 一种集成电路、测试系统和用于测试rf振荡器的方法
CN117054847A (zh) * 2023-07-31 2023-11-14 中国矿业大学 一种评估vco相位噪声灵敏度的方法
CN117054847B (zh) * 2023-07-31 2024-04-19 中国矿业大学 一种评估vco相位噪声灵敏度的方法

Also Published As

Publication number Publication date
CN104579333B (zh) 2019-02-05
KR20150045124A (ko) 2015-04-28
KR102090185B1 (ko) 2020-03-17

Similar Documents

Publication Publication Date Title
CN104579333A (zh) 相位噪声最优化装置及方法
CN104579324B (zh) 调频连续波雷达系统及其运用方法
JP5566974B2 (ja) 信号生成回路、発振装置、レーダー装置
US9985638B2 (en) Wideband direct modulation with two-point injection in digital phase locked loops
US9007109B2 (en) Automatic loop-bandwidth calibration for a digital phased-locked loop
US8315559B2 (en) Transmitter and control method for transmitting and calibrating a phase signal and an amplitude signal
US20100245160A1 (en) Fmcw signal generation circuit
US10585169B2 (en) Signal generating circuit
JP5727978B2 (ja) Ｆｍｃｗ信号発生器
JP6494888B2 (ja) Ｐｌｌ回路
US20100123488A1 (en) Digital pll with known noise source and known loop bandwidth
CN103809159B (zh) 雷达系统的信号线性化装置及方法
US9191190B2 (en) Methods and apparatus for digital host-lock mode in a transceiver
JP2024524245A (ja) 高精度で低アラン偏差の原子時計のための方法及びシステム
US9614535B2 (en) PLL circuit, method, and electronic apparatus
CN103312343B (zh) 发射器及其降低频率偏移的方法
JP7261077B2 (ja) Ｐｌｌ装置
CN114731137A (zh) 用于数据传输的设备和方法
JP2016161499A (ja) 周波数変調回路
RU2765273C1 (ru) Цифровой формирователь частотно-модулированных сигналов с низким уровнем искажений
Alawneh et al. Single loop synthesizer and SDR modulator
KR102277683B1 (ko) 레이더의 주파수 변조 제어 장치 및 방법
CN117674829A (zh) 锁相环控制方法、系统、雷达及介质
KR20140126033A (ko) 디지털 위상 고정 루프 회로
JPWO2018131084A1 (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant