JP2016161499A - 周波数変調回路 - Google Patents
周波数変調回路 Download PDFInfo
- Publication number
- JP2016161499A JP2016161499A JP2015042673A JP2015042673A JP2016161499A JP 2016161499 A JP2016161499 A JP 2016161499A JP 2015042673 A JP2015042673 A JP 2015042673A JP 2015042673 A JP2015042673 A JP 2015042673A JP 2016161499 A JP2016161499 A JP 2016161499A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- frequency
- controlled oscillator
- reference signal
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Radar Systems Or Details Thereof (AREA)
Abstract
【課題】部品コストの増大及び回路構成の大規模化を抑制しつつ、FMCWレーダ装置として機能しない時間を最小限にする周波数変調回路を得ること。【解決手段】VCO1のデフォルト変調チャープの電圧‐周波数特性が記録された第1のルックアップテーブルであるLUT9と、VCO1とREF6との位相差検出信号が入力されて、VCO1とREF6の位相同期時間が記録される第2のルックアップテーブルであるLUT10と、LUT9に記録された電圧‐周波数特性及びLUT10に記録されたVCO1とREF6の位相同期時間から、時間間隔ごとのアナログ電圧の変化量及び発振周波数の変化量を記録する第3のルックアップテーブルとを有するマイコン12を備える周波数変調回路が、電圧制御発振器の周波数変調動作と注入同期動作を同時に実行し、参照信号源と電圧制御発振器の位相同期時間からFMCWレーダ装置上でルックアップテーブルの修正を行う。【選択図】図1
Description
本発明は、FMCWレーダ装置の周波数変調回路に関する。
車載用ミリ波レーダには、回路構成が比較的簡素であるFMCW(Frequency Modulated Continuous Waves)方式が広く採用されている。FMCW方式では、周波数変調した送信信号と被測定物から反射した受信信号とのビート信号の周波数を計測し、被測定物との相対距離及び相対速度を算出する。このようなFMCWレーダ装置には電圧制御発振器が設けられており、電圧制御発振器は、ルックアップテーブルに記録されたV‐F(Voltage‐Frequency)特性に従って発振する。この電圧制御発振器とルックアップテーブルの間にはDAC(Digital to Analog Converter)及びLPF(Low Pass Filter)が設けられており、DACはルックアップテーブルのデータが入力されて周波数制御電圧を出力するが、この周波数制御電圧はデジタル的に変動するため、LPFが高周波成分を除去して波形を整形し、整形された波形の周波数制御電圧が電圧制御発振器に入力される。このようなFMCWレーダ装置の信号源は、電圧制御発振器の発振周波数を線形的に制御し、ルックアップテーブルを作成することで、周波数が時間的に増加するアップチャープと、周波数が時間的に減少するダウンチャープとを繰り返すことが可能である。このような電圧制御発振器の発振周波数は周波数制御電圧により制御するが、発振周波数は周波数制御電圧に対して線形的に変化しない。FMCWレーダ装置で電圧制御発振器を線形的に変調させるためには、電圧制御発振器の周波数特性に対応した周波数制御電圧を生成するようにルックアップテーブルの修正を要する。
従来、このようなルックアップテーブルの修正は製品出荷前の検査で行われており、検査コストを増大させる一因となっていた。また、電圧制御発振器は温度特性を有するため、使用環境の温度変化によって発振周波数特性が変動し、経年劣化によっても発振周波数特性が変動するため、製品出荷前の検査で修正したルックアップテーブルでは使用環境の温度変化及び経年劣化に対応できず、周波数変調の線形性が低下し、被測定物との相対距離及び相対速度の検出精度の低下を引き起こし、FMCWレーダ装置のレーダ精度を低下させる一因となっていた。
そこで、このようなレーダ精度の低下を抑制すべく技術開発が進められている。一例である特許文献1には、FMCWレーダ装置にルックアップテーブルを自動修正する回路を実装し、製品出荷後にルックアップテーブルを自動生成可能に構成することで、電圧制御発振器の温度特性及び経年劣化に起因する周波数変調の線形性の低下を抑制する技術が開示されている。
しかしながら、上記従来の技術では、PLL(Phase Locked Loop)による部品コストの増大及び回路構成の大規模化を招き、また、ルックアップテーブル修正時にはレーダ装置として機能しないにも関わらず、使用環境下における温度変動が大きい場合にはルックアップテーブルの修正を頻繁に行わなければならない。そのため、部品コストが増大し、回路構成が大規模化し、温度変動が大きい場合にはレーダ装置としての稼働時間が著しく低下する、という問題があった。
本発明は、上記に鑑みてなされたものであって、部品コストの増大及び回路構成の大規模化を抑制しつつ、FMCWレーダ装置として機能しない時間を最小限にしてレーダの稼働時間を改善する周波数変調回路を得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、周波数制御電圧が入力されて信号を出力する電圧制御発振器と、前記電圧制御発振器の電圧‐周波数特性が入力されてアナログ電圧を出力するデジタル‐アナログ変換器と、前記アナログ電圧が入力されて前記周波数制御電圧を出力する低域通過フィルタと、前記電圧制御発振器が出力する信号の電力を分配して発振周波数を出力する方向性結合器と、前記電圧制御発振器に位相同期するための注入信号を出力する参照信号源と、前記電圧制御発振器と前記参照信号源の位相状態を検出して位相差検出信号を出力する位相検出器及びインバータと、前記位相差検出信号が入力されるマイコンとを備え、前記マイコンは、前記電圧‐周波数特性が記録された第1のルックアップテーブルと、前記位相差検出信号が入力されて計測された前記電圧制御発振器と前記参照信号源の位相同期時間が記録される第2のルックアップテーブルと、前記第1のルックアップテーブルに記録された前記電圧‐周波数特性及び前記第2のルックアップテーブルに記録された前記電圧制御発振器及び前記参照信号源の位相同期時間から、時間間隔ごとの前記アナログ電圧の変化量及び前記発振周波数の変化量を記録する第3のルックアップテーブルとを有することを特徴とする。
本発明によれば、部品コストの増大及び回路構成の大規模化を抑制しつつ、FMCWレーダ装置として機能しない時間を最小限にしてレーダの稼働時間を改善する周波数変調回路を得ることができるという効果を奏する。
以下に、本発明の実施の形態に係る周波数変調回路を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態1.
図1は、本実施の形態1に係るFMCWレーダ装置の周波数変調回路の一構成例を示す図である。図1に示すFMCWレーダ装置の周波数変調回路は、周波数制御電圧が入力されて信号を出力する電圧制御発振器であるVCO(Voltage Controlled Oscillator)1と、VCO1が出力する信号の電力を分配して発振周波数を出力する方向性結合器であるCPL2と、周波数分周器であるDIV(Divider)3と、VCO1とREF6の位相状態を検出して位相差検出信号を出力する位相検出器であるLD4及びインバータであるINV5と、VCO1に位相同期するための注入信号を出力する参照信号源であるREF6と、スイッチであるSW7と、位相差検出信号が入力されるマイクロコンピュータであるマイコン12と、VCO1の電圧‐周波数特性が入力されてアナログ電圧であるDAC出力電圧VDACを出力するデジタル‐アナログ変換器であるDAC13と、DAC出力電圧VDACが入力されて周波数制御電圧を出力する低域通過フィルタであるLPF14と、を備える。マイコン12は、VCO1とREF6の位相同期時間を計測するCapture部8と、デフォルト変調チャープのV‐F特性を記録している第1のルックアップテーブルであるLUT(Look Up Table)9と、VCO1及びREF6の位相同期時間が記録される第2のルックアップテーブルであるLUT10と、周波数変調動作をするために拡張され、LUT9に記録された電圧‐周波数特性及びLUT10に記録されたVCO1及びREF6の位相同期時間から、時間間隔ごとのDAC出力電圧VDACの変化量及び発振周波数の変化量を記録する第3のルックアップテーブルであるLUT11とを備える。
図1は、本実施の形態1に係るFMCWレーダ装置の周波数変調回路の一構成例を示す図である。図1に示すFMCWレーダ装置の周波数変調回路は、周波数制御電圧が入力されて信号を出力する電圧制御発振器であるVCO(Voltage Controlled Oscillator)1と、VCO1が出力する信号の電力を分配して発振周波数を出力する方向性結合器であるCPL2と、周波数分周器であるDIV(Divider)3と、VCO1とREF6の位相状態を検出して位相差検出信号を出力する位相検出器であるLD4及びインバータであるINV5と、VCO1に位相同期するための注入信号を出力する参照信号源であるREF6と、スイッチであるSW7と、位相差検出信号が入力されるマイクロコンピュータであるマイコン12と、VCO1の電圧‐周波数特性が入力されてアナログ電圧であるDAC出力電圧VDACを出力するデジタル‐アナログ変換器であるDAC13と、DAC出力電圧VDACが入力されて周波数制御電圧を出力する低域通過フィルタであるLPF14と、を備える。マイコン12は、VCO1とREF6の位相同期時間を計測するCapture部8と、デフォルト変調チャープのV‐F特性を記録している第1のルックアップテーブルであるLUT(Look Up Table)9と、VCO1及びREF6の位相同期時間が記録される第2のルックアップテーブルであるLUT10と、周波数変調動作をするために拡張され、LUT9に記録された電圧‐周波数特性及びLUT10に記録されたVCO1及びREF6の位相同期時間から、時間間隔ごとのDAC出力電圧VDACの変化量及び発振周波数の変化量を記録する第3のルックアップテーブルであるLUT11とを備える。
なお、図1に示す発振周波数fVCOは、VCO1がCPL2を介して出力する信号の発振周波数であり、発振周波数fREFは、REF6が出力する注入信号の発振周波数である。
図2は、電圧制御発振器をデフォルト変調チャープモードで動作させるために、横軸を時間tとし、縦軸にデジタル‐アナログ変換器が出力するDAC出力電圧VDACを示す図である。なお、デフォルト変調チャープモードは、時間に対して線形な周波数制御電圧を電圧制御発振器であるVCO1に印加した時のチャープモードである。図2に示すDAC出力電圧VDACが入力されると、VCO1の発振周波数を決定する可変容量の非線形性に起因して、VCO1の発振周波数は時間tに対して非線形となる。なお、tminは最小電圧Vmin時の時間であり、tmaxは最大電圧Vmax時の時間であり、Vcenterは最小電圧Vminと最大電圧Vmaxの中間の電圧である。
図3は、第1のルックアップテーブルであるLUT9を示す図である。図1に示すLUT9には、図3のように時間‐電圧特性であるt‐V特性が記録されており、マイコン12は、一定の時間ステップΔtで、DAC出力電圧VDACの一定の電圧ステップΔVをデジタル‐アナログ変換器であるDAC13に出力し、DAC13は、図2に示すように時間に対して階段状に変化するDAC出力電圧VDACを出力する。DAC13が出力したDAC出力電圧VDACは、LPF14で波形整形された後に周波数制御電圧VCtrlとして出力され、電圧制御発振器であるVCO1の周波数制御電圧端子に入力される。なお、ルックアップテーブルであるLUT9は、時間t及びDAC出力電圧VDACについてNdc個のデータを有する。なお、Ndcはデフォルト変調チャープモード時のデータ数である。
図4は、横軸を周波数制御電圧VCtrlとし、縦軸を発振周波数fVCOとし、FMCWレーダ動作モード時であるVCO自走発振時とLUT修正モード時であるVCO注入同期時における電圧制御発振器の電圧‐周波数特性であるV‐F特性を示す図である。LUT9を用いて自走発振時のVCO1において、DAC出力電圧VDACを変化させて周波数制御電圧VCtrlを最小電圧Vminから最大電圧Vmaxまで掃引すると、VCO1の発信周波数が変調し、方向性結合器であるCPL2から出力される発振周波数fVCOは図4に示すように変調する。
マイコン12は、変調動作の開始と同時にモード切替用信号をSW7に入力してSW7をオン状態とすると、参照信号源であるREF6からの注入信号が電圧制御発振器であるVCO1へと注入される。注入信号が入力されている状態では、電圧制御発振器であるVCO1の発振周波数はステップΔfで非線形に変化する。VCO1が一定周波数を出力している時、すなわち発振周波数fVCOが一定であるときには、VCO1とREF6は位相同期し、周波数制御電圧VCtrlを変化させても位相同期を維持し、VCO1は一定周波数を出力する。このような注入同期型の電圧制御発振器の性質により、注入同期中に周波数変調すると、周波数ステップΔfは、参照信号源であるREF6が出力する発振周波数とルックアップテーブル補正モード時のデータ数Nの逆数との積となり、Δf=fref/Nである。
図5は、横軸を時間tとし、縦軸を位相差検出信号VLDとし、電圧制御発振器であるVCO1と、参照信号源であるREF6との位相差検出信号を示す図である。VCO1の周波数変調時に、REF6からの注入信号をVCO1に入力すると、発振周波数が変動するタイミングでVCO1とREF6の位相同期が解除する。周波数変調と注入同期を同時に組み合わせて実行すると、位相検出器であるLD4は、位相同期時にはHighの信号を出力し、位相非同期時にはLowの信号を出力する。そして、LD4の出力信号が反転されたINV5の出力信号は、図5に示すような位相差検出信号VLDで表される。すなわち、図5においては、位相非同期時にはHighの信号であり、位相同期時にはLowの信号である。
位相差検出信号VLDは、マイコン12に入力される。マイコン12のCapture部8は、位相差検出信号VLDの立ち上がりの時間間隔Δtiを取得してLUT10に記録する。なお、iは1からNまでの自然数であり、以下同様である。
図6は、第2のルックアップテーブルであるLUT10を示す図である。マイコン12は、LUT10に記録した時間間隔ΔtiとLUT9の関係より、周波数ステップΔfに対応したDAC出力電圧VDACの電圧ステップΔViを算出し、時間間隔Δtiと対応付けてLUT10に記録する。LUT10に記録されたV‐F特性によれば、電圧制御発振器であるVCO1の発振周波数は、周波数ステップΔfで変化させることが可能であるが、FMCWレーダ装置として周波数変調動作をするためには、LUTを拡張することを要する。ここでは一例として、変調帯域B、変調傾きα、変調時間Tのパラメータで変調するLUT11について説明する。
図7は、第3のルックアップテーブルであるLUT11を示す図である。LUT11の時間t、DAC出力電圧VDAC及び発振周波数fVCOのルックアップテーブル補正後のデータ数NCCは、参照信号源であるREF6の発振周波数fREFと変調帯域BによりNCC=B/fREFで表され、この式よりLUT11の時間ステップΔt’は、変調時間を表すT=ΣΔtを用いると、Δt’=T/NCCとなり、データ数NCC及び時間ステップΔt’が決定される。DAC出力電圧VDACは、i=NCC/2番目に対応する周波数制御電圧VCtrlがVcenterとなるように決定される。このように作成したLUT11のt‐V特性により、FMCWレーダ装置は、線形チャープ動作を行うことができる。
図8は、横軸を時間tとし、縦軸を周波数制御電圧VCtrlとし、FMCWレーダ動作モードにおけるLUT10の使用時と、LUT11の使用時における周波数制御電圧VCtrlを示す図である。図9は、横軸を時間tとし、縦軸を発振周波数fVCOとし、FMCWレーダ動作モードにおけるLUT10の使用時と、LUT11の使用時におけるVCO1の発振周波数fVCOを示す図である。LUT修正モードで作成したLUT11を使用すると、発振周波数fVCOは線形に周波数変調する。
以上説明したように、本実施の形態1に係るFMCWレーダ装置の周波数変調回路によれば、PLLを用いることなく、使用環境の温度変化及び経年劣化による特性変動に対応しつつ、FMCWレーダ装置として機能しない時間を最小限にしてレーダの稼働時間を改善することができる。なお、PLLに設けられる周波数分周器は、参照信号源と同じ周波数まで電圧制御発振器の発振周波数を分周する必要があるため、本実施の形態のDIV3よりも大規模である。また、PLLに設けられる位相比較器、チャージポンプ及びループフィルタは、本実施の形態1のLD4及びINV5よりも大規模である。本実施の形態1に係るFMCWレーダ装置の周波数変調回路ではPLLを用いないため、PLLを用いた構成よりも小規模化することが可能となる。
実施の形態2.
図10は、本実施の形態2に係るFMCWレーダ装置の周波数変調回路の一構成例を示す図である。図10に示すFMCWレーダ装置の周波数変調回路は、実施の形態1における図1の構成からDIV3を除外した構成である。その他の基本的な構成及び動作は実施の形態1と同様である。電圧制御発振器であるVCO1の発振周波数が位相検出器であるLD4の動作周波数帯であれば、図10に示すようにVCO1及び参照信号源であるREF6の出力をLD4に直接入力して、位相同期時間を観測することが可能である。図10に示すようにDIV3を除外することで、部品が削減され、更なる低コストが可能である。
図10は、本実施の形態2に係るFMCWレーダ装置の周波数変調回路の一構成例を示す図である。図10に示すFMCWレーダ装置の周波数変調回路は、実施の形態1における図1の構成からDIV3を除外した構成である。その他の基本的な構成及び動作は実施の形態1と同様である。電圧制御発振器であるVCO1の発振周波数が位相検出器であるLD4の動作周波数帯であれば、図10に示すようにVCO1及び参照信号源であるREF6の出力をLD4に直接入力して、位相同期時間を観測することが可能である。図10に示すようにDIV3を除外することで、部品が削減され、更なる低コストが可能である。
実施の形態3.
図11は、本実施の形態3に係るFMCWレーダ装置の周波数変調回路の一構成例を示す図である。図11に示すFMCWレーダ装置の周波数変調回路は、実施の形態1における図1の構成に対して、REF6の信号を増幅する増幅器であるAMP15が追加された構成である。図11に示すように、AMP15を追加することでVCO1の動作電力に対してREF6の注入信号電力を増加させると、VCO1の注入同期の動作をより安定化することができる。周波数変調回路のその他の基本的な動作は実施の形態1と同様である。
なお、本実施の形態において、AMP15の電力利得の一例は−20dB以上−30dB以下である。
図11は、本実施の形態3に係るFMCWレーダ装置の周波数変調回路の一構成例を示す図である。図11に示すFMCWレーダ装置の周波数変調回路は、実施の形態1における図1の構成に対して、REF6の信号を増幅する増幅器であるAMP15が追加された構成である。図11に示すように、AMP15を追加することでVCO1の動作電力に対してREF6の注入信号電力を増加させると、VCO1の注入同期の動作をより安定化することができる。周波数変調回路のその他の基本的な動作は実施の形態1と同様である。
なお、本実施の形態において、AMP15の電力利得の一例は−20dB以上−30dB以下である。
実施の形態4.
図12は、本実施の形態4に係るFMCWレーダ装置の周波数変調回路の一構成例を示す図である。図12に示すFMCWレーダ装置の周波数変調回路は、実施の形態1における図1の構成に対して、REF6が出力する発振周波数fREFを可変とする制御端子16をREF6に追加した点が異なる。マイコン12は、REF6の制御端子を介して周波数制御信号をREF6に出力する。周波数変調回路のその他の基本的な動作は実施の形態1と同様である。
図12は、本実施の形態4に係るFMCWレーダ装置の周波数変調回路の一構成例を示す図である。図12に示すFMCWレーダ装置の周波数変調回路は、実施の形態1における図1の構成に対して、REF6が出力する発振周波数fREFを可変とする制御端子16をREF6に追加した点が異なる。マイコン12は、REF6の制御端子を介して周波数制御信号をREF6に出力する。周波数変調回路のその他の基本的な動作は実施の形態1と同様である。
実施の形態1に係る周波数変調回路では、周波数ステップΔfがΔf=fref/Nであるため、データ数NはREF6の発振周波数fREFによって決定される。しかしながら、本実施の形態4に係る周波数変調回路では、REF6の発振周波数fREFをマイコン12によって制御可能であるためデータ数Nを制御可能であり、データ数Nを増加させることでルックアップテーブルの周波数分解能を向上させることができる。
以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
1 VCO、2 CPL、3 DIV、4 LD、5 INV、6 REF、7 SW、8 Capture部、9,10,11 LUT、12 マイコン、13 DAC、14 LPF、15 AMP、16 制御端子。
Claims (4)
- 周波数制御電圧が入力されて信号を出力する電圧制御発振器と、
前記電圧制御発振器の電圧‐周波数特性が入力されてアナログ電圧を出力するデジタル‐アナログ変換器と、
前記アナログ電圧が入力されて前記周波数制御電圧を出力する低域通過フィルタと、
前記電圧制御発振器が出力する信号の電力を分配して発振周波数を出力する方向性結合器と、
前記電圧制御発振器に位相同期するための注入信号を出力する参照信号源と、
前記電圧制御発振器と前記参照信号源の位相状態を検出して位相差検出信号を出力する位相検出器及びインバータと、
前記位相差検出信号が入力されるマイコンとを備え、
前記マイコンは、
時間に対して線形な周波数制御電圧を前記電圧制御発振器に印加した時のチャープモードにおける前記電圧‐周波数特性が記録された第1のルックアップテーブルと、
前記位相差検出信号が入力されて計測された前記電圧制御発振器と前記参照信号源の位相同期時間が記録される第2のルックアップテーブルと、
前記第1のルックアップテーブルに記録された前記電圧‐周波数特性及び前記第2のルックアップテーブルに記録された前記電圧制御発振器及び前記参照信号源の位相同期時間から、時間間隔ごとの前記アナログ電圧の変化量及び前記発振周波数の変化量を記録する第3のルックアップテーブルとを有することを特徴とするFMCWレーダ装置の周波数変調回路。 - 前記方向性結合器によって分配された前記電圧制御発振器の出力信号を周波数分周して位相検出器に出力する周波数分周器を備えることを特徴とする請求項1に記載のFMCWレーダ装置の周波数変調回路。
- 前記参照信号源の出力信号の高調波成分を増幅する増幅器を備えることを特徴とする請求項1に記載のFMCWレーダ装置の周波数変調回路。
- 前記参照信号源が、前記参照信号源の発振周波数を可変とし、前記第1から第3のルックアップテーブルの周波数分解能を制御可能とする制御端子を備えることを特徴とする請求項1に記載のFMCWレーダ装置の周波数変調回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015042673A JP2016161499A (ja) | 2015-03-04 | 2015-03-04 | 周波数変調回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015042673A JP2016161499A (ja) | 2015-03-04 | 2015-03-04 | 周波数変調回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016161499A true JP2016161499A (ja) | 2016-09-05 |
Family
ID=56845035
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015042673A Pending JP2016161499A (ja) | 2015-03-04 | 2015-03-04 | 周波数変調回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016161499A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10957238B2 (en) | 2018-11-08 | 2021-03-23 | Samsung Electronics Co., Ltd. | Display apparatus and control method thereof |
JPWO2020194462A1 (ja) * | 2019-03-25 | 2021-10-14 | 三菱電機株式会社 | レーダ装置 |
-
2015
- 2015-03-04 JP JP2015042673A patent/JP2016161499A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10957238B2 (en) | 2018-11-08 | 2021-03-23 | Samsung Electronics Co., Ltd. | Display apparatus and control method thereof |
JPWO2020194462A1 (ja) * | 2019-03-25 | 2021-10-14 | 三菱電機株式会社 | レーダ装置 |
JP7154386B2 (ja) | 2019-03-25 | 2022-10-17 | 三菱電機株式会社 | レーダ装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8610508B2 (en) | Injection-locked oscillator | |
US6486826B1 (en) | Arrangement for the precise distance measuring, in particular the filling level measuring | |
US8315559B2 (en) | Transmitter and control method for transmitting and calibrating a phase signal and an amplitude signal | |
US7679454B2 (en) | Hybrid phase-locked loop | |
US7154347B2 (en) | Compensating method for a PLL circuit that functions according to the two-point principle, and PLL circuit provided with a compensating device | |
JP5938466B2 (ja) | Pll回路、キャリブレーション方法及び無線通信装置 | |
JP2013047617A (ja) | 信号生成回路、発振器、レーダー装置 | |
WO2012120795A1 (ja) | Pll回路、キャリブレーション方法及び無線通信端末 | |
JP5988662B2 (ja) | 周波数変調発振源およびレーダ装置 | |
JP2005109619A (ja) | 原子発振装置 | |
US10511469B2 (en) | Synthesizer | |
JP2011147169A (ja) | Fm変調器 | |
JP5436332B2 (ja) | Fmcwレーダ装置の周波数変調回路 | |
JP2016161499A (ja) | 周波数変調回路 | |
JP2005072876A (ja) | 広帯域変調pllおよびその変調度調整方法 | |
US7839230B2 (en) | PLL oscillation circuit, polar transmitting circuit, and communication device | |
CN111835347B (zh) | 锁相环装置 | |
US6181758B1 (en) | Phase-locked loop with small phase error | |
US5777464A (en) | Spectrum analyzer | |
KR100795478B1 (ko) | 전압제어발진기 | |
JP4857190B2 (ja) | 周波数掃引発振回路 | |
JP2011014961A (ja) | Pll装置及び不要周波数回避方法 | |
WO2020003514A1 (ja) | 位相振幅制御発振装置 | |
JP6556383B2 (ja) | Pll回路 | |
WO1996023232A1 (fr) | Analyseur de spectre |