CN111835347B - 锁相环装置 - Google Patents

锁相环装置 Download PDF

Info

Publication number
CN111835347B
CN111835347B CN202010315515.6A CN202010315515A CN111835347B CN 111835347 B CN111835347 B CN 111835347B CN 202010315515 A CN202010315515 A CN 202010315515A CN 111835347 B CN111835347 B CN 111835347B
Authority
CN
China
Prior art keywords
signal
digital
component
frequency
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010315515.6A
Other languages
English (en)
Other versions
CN111835347A (zh
Inventor
古幡司
赤池和男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Dempa Kogyo Co Ltd
Original Assignee
Nihon Dempa Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Dempa Kogyo Co Ltd filed Critical Nihon Dempa Kogyo Co Ltd
Publication of CN111835347A publication Critical patent/CN111835347A/zh
Application granted granted Critical
Publication of CN111835347B publication Critical patent/CN111835347B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

发明提供一种锁相环装置，可输出相位噪声低的频率信号。电压控制振荡部(1)使具有对应于控制电压的频率的模拟的输出信号振荡，ADC(21)将输出信号作为反馈信号，来转换成数字的反馈信号。正交解调部(3)对数字的反馈信号进行正交解调来获取同相成分(I成分)、正交成分(Q成分)。相位差检测部(4)根据数字的反馈信号的I成分、Q成分，及从比较信号输出部(41)输出的具有输出信号的设定频率的数字的比较信号的I成分、Q成分，求出所述数字的反馈信号与所述数字的比较信号的相位差。环路滤波器(5)输出与相位差对应的控制电压值，由DAC(22)转换成控制电压，来供给至电压控制振荡部(1)。

Description

锁相环装置
技术领域
本发明涉及一种输出相位噪声(phase noise)低的频率信号的技术，尤其涉及一种锁相环装置。
背景技术
作为使从电压控制振荡器(Voltage Controlled Oscillator，VCO)输出的频率信号稳定化的技术，已知有锁相环(Phased Locked Loop，PLL)装置。锁相环装置进行从VCO输出，视需要分频的频率信号与稳定的基准频率信号的相位比较，对应于其相位差来调节VCO的控制电压，由此获得稳定的频率信号。
例如，在移动局中的局振荡部或无线通信机器的试验用信号源、播放机器等中，使用频率合成器等的标准信号产生器，锁相环装置用于此种机器。通常在通信领域中，为了避免与其他频道的串线而要求噪声少。尤其，在如近几年这样电波过于密集化的状况下，需要噪声少、频率稳定性高的锁相环装置。
此处，在专利文献1中记载有一种频率合成器，其对从VCO输出的频率信号进行数字的形式的转换后，利用频率ω0/2π的正弦波信号进行正交检波，对应于这些信号的频率差，取出经复数表示的旋转矢量。在所述频率合成器中，根据对应于VCO的设定输出频率所计算的旋转矢量的频率、与实际获得的旋转矢量的频率的差值，调节VCO的控制电压。
但是，所述技术并非着眼于抑制从锁相环装置输出的频率信号的相位噪声的技术。
[现有技术文献]
[专利文献]
[专利文献1]日本专利特开2007-74291号公报
发明内容
[发明所要解决的问题]
本发明是在此种情况下而成，其提供一种可输出相位噪声低的频率信号的锁相环装置。
[解决问题的技术手段]
本发明的锁相环装置包括：
电压控制振荡部，使具有对应于控制电压的频率的模拟的输出信号振荡；
模拟/数字转换部，将所述输出信号、或以预设的分频数对所述输出信号进行分频所获得的分频信号作为反馈信号，来转换成数字(digital)的反馈信号；
正交解调部，对所述数字的反馈信号进行正交解调，来获取同相成分即I成分、正交成分即Q成分；
比较信号输出部，输出数字的比较信号的I成分、Q成分，在所述反馈信号为所述输出信号的情况下，所述数字的比较信号具有所述输出信号的设定频率，在所述反馈信号为所述分频信号的情况下，所述数字的比较信号具有以所述分频数对所述设定频率进行分频所得的频率；
相位差检测部，根据所述数字的反馈信号的I成分、Q成分，及所述数字的比较信号的I成分、Q成分，求出所述数字的反馈信号与所述数字的比较信号的相位差；
环路滤波器，输出与由所述相位差检测部所求出的所述相位差对应的控制电压值；以及
数字/模拟转换部，用于对由所述环路滤波器所获得的所述控制电压值进行数字/模拟转换，并将模拟转换后的值作为控制电压供给至所述电压控制振荡部。
另外，另一发明的锁相环装置包括：
电压控制振荡部，使具有对应于控制电压的频率的模拟的输出信号振荡；
模拟/数字转换部，将所述输出信号、或以预设的分频数对所述输出信号进行分频所获得的分频信号作为反馈信号，来转换成数字的反馈信号；
正交解调部，对所述数字的反馈信号进行正交解调，来获取同相成分即I成分、正交成分即Q成分；
比较信号输出部，输出数字的比较信号的I成分、Q成分，在所述反馈信号为所述输出信号的情况下，所述数字的比较信号具有所述输出信号的设定频率，在所述反馈信号为所述分频信号的情况下，所述数字的比较信号具有以所述分频数对所述设定频率进行分频所得的频率；
相位差检测部，根据所述数字的反馈信号的I成分、Q成分，及所述数字的比较信号的I成分、Q成分，求出所述数字的反馈信号与所述数字的比较信号的相位差；
数字/模拟转换部，对由所述相位差检测部所求出的所述相位差进行数字/模拟转换；以及
环路滤波器，用于将与模拟转换后的相位差对应的控制电压值，供给至所述电压控制振荡部。
所述各锁相环装置也可以包括以下的构成。
(a)还包括：运行时钟供给部，对所述模拟/数字转换部供给运行时钟，作为从所述运行时钟供给部供给的运行时钟，使用噪声比所述输出信号低的频率信号。从所述运行时钟供给部，供给在所述模拟/数字转换部与所述数字/模拟转换部中通用的运行时钟。
(b)所述正交解调部包含：希尔伯特滤波器(Hilbert filter)，对所述数字的反馈信号进行希尔伯特转换来获得所述Q成分。
(c)所述比较信号输出部是直接数字合成器(Direct Digital Synthesizer，DDS)，将所述数字的比较信号的振幅作为所述I成分来输出，且将相位从所述数字的比较信号偏移了90°的频率信号的振幅作为所述Q成分来输出。
[发明的效果]
根据本发明，将从电压控制振荡部的输出信号获得的数字的反馈信号的I成分、Q成分和具有与输出信号的设定频率对应的频率的数字的比较信号的I成分、Q成分进行比较，求出这些信号的相位差，由此可减少输出信号的相位噪声。
附图说明
图1是先前的锁相环装置的框图。
图2是实施方式的锁相环装置的框图。
图3是所述锁相环装置的相位噪声的特性图。
[符号的说明]
1：VCO
3：正交解调部
4：相位旋转器
5：环路滤波器
11：LPF
20：基准信号源
21：ADC
22：DAC
41：DDS部
61：分频器
62：基准信号源
63：相位比较器
64：电荷泵
I_1、I_2、Q_1、Q_2：成分
具体实施方式
首先，关于相位噪声特性，一边参照图1，一边对先前的模拟锁相环装置具有的课题进行说明。
从VCO 1朝外部及分频器61输出作为频率信号的输出信号。由分频器61进行了N分频的频率信号作为反馈信号而输入至相位比较器63中，进行与从外部的基准信号源62供给的基准信号的相位比较。相位比较器63输出了具有与相位差对应的脉冲宽度的信号，由电荷泵64输出了具有与所述脉冲宽度对应的平均电流或平均电压的脉冲信号。环路滤波器5对从电荷泵64输出的脉冲信号进行平均化，将与所述相位差对应的控制电压供给至VCO 1。
在包括所述构成的锁相环装置中，如图3中所例示的那样，VCO 1单体中的相位噪声特性，从作为设定频率的载波频率(本例中为950MHz)的附近位置，斜度随着频率差(偏移频率)变大而逐渐变得平缓后，变成基底噪声(floor noise)。
锁相环装置使对VCO 1的输出信号进行分频所获得的反馈信号的相位、与基准信号的相位同步，由此可获得相位噪声得到抑制的稳定的频率信号。
根据所述锁相环装置的原理，也可以认为只要使用相位噪声远低于VCO 1的基准信号，便可获得相位噪声特性与基准信号一致的高品质的输出频率。但是，实际的输出频率的相位噪声，也受到由构成锁相环装置的各机器所引起的相位噪声的影响。
另外，在图3中所示的例子中，基准信号的中心频率为270MHz，但在此图3中，表示了将中心频率换算成950MHz的特性。
此处，作为与锁相环装置的瞬态响应特性相关的两个指数的阻尼因数ζ及自然频率fn、与环路滤波器5的截止频率fLF之间，存在下述(1)式的关系。
fn＝fLF/(2ζ)…(1)
另外，自然频率fn由下述(2)式表示。
fn＝{(Kp·Kv)/(N·A)}0.5/(2π)…(2)
其中，Kp为相位比较器63的增益，Kv为VCO 1的增益，N为分频器61的分频数，A为由环路滤波器5所决定的常数。
通常，阻尼因数ζ大概设定成0.7，因此，根据(1)，自然频率fn比环路滤波器5的截止频率fLF低。因此，自载波频率至自然频率为止的频率差范围可以说是借由锁相环装置的作用，将相位噪声抑制至与基准信号同等程度为止的区域。
但是，在先前构成的锁相环装置中，如图3中由虚线所示的那样，随着频率差变大，锁相环装置的针对输出频率的相位噪声的抑制效果逐渐地下降后，相位噪声大致变成固定(在图3的例子中为-120dBc/Hz左右)。
发明人确定，自基准信号的相位噪声起的主要的增加因素，起因于：对应于分频器61中的分频数所产生的相位噪声(20log(10N)，N为分频数)、由相位比较器63及电荷泵64所产生的噪声功率、由锁相环装置抑制后的VCO 1的噪声功率。已知它们之中，相位比较器63及电荷泵64的噪声功率是占10dB左右的大的因素。
通常，为了提升锁相环装置的瞬态响应特性，优选的是，提高自然频率fn。但是，根据(1)式，在提高了自然频率fn的情况下，环路滤波器5的截止频率也变高，由所述锁相环装置内的各机器所引起的相位噪声明显化的区域扩大。
因此，本实施方式的锁相环装置采用不易产生相位噪声的相位比较方法，来代替先前的相位比较器63及电荷泵64，由此，谋求输出信号的相位噪声的减少。以下，一边参照图2，一边对实施方式的锁相环装置的构成进行说明。另外，在图2中，对与使用图1所说明的构成元件相同的构成元件，赋予与图1中所使用的符号相同的符号。
本例的锁相环装置，将从VCO 1输出的输出信号用作反馈信号。如上所述，为了削减由分频器61所产生的相位噪声，在图2中所示的例子中未设置分频器61，但视需要也可以设置分频器61，将分频信号作为反馈信号。
反馈信号输入至模拟/数字转换部(Analog Digital Converter，ADC)21中，并转换成数字的反馈信号。基准信号源20作为用于使ADC 21运行的运行时钟。此处，使ADC 21运行的运行时钟决定载波频率的附近区域中的相位噪声特性，因此，优选使用：相位噪声特性与在使用图1所说明的先前的锁相环装置中用于相位比较的基准信号同等程度良好的运行时钟。
就此观点而言，优选使用如下的运行时钟：当以使运行时钟的中心频率与载波频率一致的方式进行了换算时，偏移频率为100Hz～10kHz的范围，相位噪声比输出信号低40dBc/Hz～70dBc/Hz。
即便进行运行时钟的频率为输出信号的设定频率(载波频率)的两倍以下的欠采样(under-sampling)，相位噪声的特性也不劣化。但是，需要确定出现折叠频率(foldingfrequency)的位置，确认在可利用后段的低通滤波器(Low Pass Filter，LPF)11来去除的位置上出现折叠频率。
由ADC 21进行了数字化的反馈信号由正交解调部3进行正交解调，并进行获取同相成分(I成分；I_1)与正交成分(Q成分；Q_1)的处理。例如，正交解调部3包含希尔伯特滤波器，将数字的反馈信号直接作为I成分来输出，对所述反馈信号进行希尔伯特转换，将使相位前移了90°的信号作为Q成分来输出。
希尔伯特滤波器的运算处理简单，因此，可抑制伴随运算处理的延迟(latency)的增加。通过将延迟抑制得小，即便扩大环路滤波器5的环路带宽(loop bandwidth)，也可以抑制相位噪声的增大。
另外，正交解调部3并不限定于包含希尔伯特滤波器的情况。例如，也可以使用规定的频率信号、及相位从所述频率信号前移了90°的频率信号进行数字的反馈信号的正交检波，而取出I成分、Q成分。
针对从正交解调部3输出的反馈信号的IQ成分(IQ_1＝(I_1、Q_1))，进行求出与从DDS(直接数字合成器)部41输出的比较信号的I成分(I_2)、Q成分(Q_2)的相位差的运算。包含DDS部41的本锁相环装置的数字电路，例如可例示：包含现场可编程门阵列(Field-Programmable Gate Array，FPGA)的情况。此时，关于FPGA的运行时钟(DDS部41的运行时钟)，只要可使FPGA正常地运转，则不存在与相位噪声特性相关的限制。
对DDS部41输入根据VCO 1的设定频率、及DDS部41的运行时钟的频率所求出的设定数据(f_data)。DDS部41根据所述设定数据来读出保存在未图示的表中的振幅数据，并输出具有设定频率的比较信号的I成分(I_2)。所述DDS部41成为：一并输出相位比所述I成分前移了90°的Q成分(Q_2)的构成。DDS部41相当于本例的比较信号输出部。
另外，在反馈信号由分频器61进行了分频的情况下，DDS部41输出了具有以分频数N对设定频率进行分频所得的频率的比较信号的I成分、Q成分。
相位旋转器(phase rotator)4将从正交解调部3获取的反馈信号的IQ_1＝(I_1、Q_1)、与从DDS部41获取的比较信号的IQ_2＝(I_2、Q_2)的共轭数IQ_2'＝(I_2、-Q_2)相乘，求出e(jω1t)×e(-ω2t)＝e(j(ω1－ω2)t)。此处，ω1、ω2分别为反馈信号、比较信号的角速度。
当反馈信号与比较信号的相位差十分小时，所述相位差((ω1－ω2)t)与所述相乘值的Q成分(设为“Q_3”)的值大致相等。因此，相位旋转器4将所述Q_3作为反馈信号与比较信号的相位差，而输出至环路滤波器5。
环路滤波器5输出与由相位旋转器4所求出的相位差Q_3对应的数字的控制电压值，数字/模拟转换部(Digital Analog Converter，DAC)22将所述控制电压值转换成模拟的形式来作为控制电压。此处，关于DAC 22的运行时钟，因与ADC 21相同的理由，也优选使用相位噪声特性与基准信号同等程度良好的运行时钟。
LPF 11将包含由ADC 21进行了欠采样时产生的折叠频率的高频成分，从模拟转换后的控制电压进行去除，并将其作为控制电压来供给至VCO 1。
根据包括所述构成的实施方式的锁相环装置，如图3中由粗实线所示的那样，可改善由虚线所示的先前锁相环装置中相位噪声大致变成固定区域中的特性。另外，所述特性改善之中，伴随未设置有设置在先前锁相环装置的分频器61的改善，相当于如上所述的“20log(10N)，N为分频数”。另外，若去除300Hz附近的杂音杂散(低频区域的不需要的杂散)，则90dBc以下的杂散为三条，杂散特性也优异。
根据包括所述构成的锁相环装置，将从VCO 1的输出信号获得的数字的反馈信号的I成分、Q成分和具有与输出信号的设定频率对应的频率的数字的比较信号的I成分、Q成分进行比较，求出这些信号的相位差，由此可减少输出信号的相位噪声。
此处，在图2中表示了将DAC 22配置在环路滤波器5的后段的锁相环装置的例子，但也可以调换环路滤波器5与DAC 22的配置。
即，也可以设为如下的构成：利用DAC 22将由相位旋转器4所求出的相位差Q_3转换成模拟的形式，继而，环路滤波器5输出与模拟的相位差对应的控制电压，并朝VCO 1供给。
如此，构成锁相环装置的机器的相位噪声变低，因此，使锁相环装置的瞬态响应特性提升，因此即便将自然频率fn设定得高，并且提高了环路滤波器5的截止频率，也可以抑制相位噪声特性的恶化。

Claims (10)

1.一种锁相环装置，其特征在于，包括：
电压控制振荡部，使具有对应于控制电压的频率的模拟的输出信号振荡；
模拟/数字转换部，将所述输出信号、或以预设的分频数对所述输出信号进行分频所获得的分频信号作为反馈信号，来转换成数字的反馈信号；
正交解调部，对所述数字的反馈信号进行正交解调，来获取同相成分即I成分、正交成分即Q成分；
比较信号输出部，输出数字的比较信号的I成分、Q成分，在所述反馈信号为所述输出信号的情况下，所述数字的比较信号具有所述输出信号的设定频率，在所述反馈信号为所述分频信号的情况下，所述数字的比较信号具有以所述分频数对所述设定频率进行分频所得的频率；
相位差检测部，根据所述数字的反馈信号的I成分、Q成分，及所述数字的比较信号的I成分、Q成分，求出所述数字的反馈信号与所述数字的比较信号的相位差；
环路滤波器，输出与由所述相位差检测部所求出的所述相位差对应的控制电压值；以及
数字/模拟转换部，用于对由所述环路滤波器所获得的所述控制电压值进行数字/模拟转换，并将模拟转换后的值作为控制电压供给至所述电压控制振荡部。
2.根据权利要求1所述的锁相环装置，其特征在于，还包括：
运行时钟供给部，对所述模拟/数字转换部供给运行时钟，
作为从所述运行时钟供给部供给的运行时钟，使用噪声比所述输出信号低的频率信号。
3.根据权利要求2所述的锁相环装置，其特征在于，
从所述运行时钟供给部，供给在所述模拟/数字转换部与所述数字/模拟转换部中通用的运行时钟。
4.根据权利要求1至3中任一项所述的锁相环装置，其特征在于，
所述正交解调部包含：希尔伯特滤波器，对所述数字的反馈信号进行希尔伯特转换来获得所述Q成分。
5.根据权利要求1至3中任一项所述的锁相环装置，其特征在于，
所述比较信号输出部是直接数字合成器，将所述数字的比较信号的振幅作为所述I成分来输出，且将相位从所述数字的比较信号偏移了90°的频率信号的振幅作为所述Q成分来输出。
6.一种锁相环装置，其特征在于，包括：
电压控制振荡部，使具有对应于控制电压的频率的模拟的输出信号振荡；
模拟/数字转换部，将所述输出信号、或以预设的分频数对所述输出信号进行分频所获得的分频信号作为反馈信号，来转换成数字的反馈信号；
正交解调部，对所述数字的反馈信号进行正交解调，来获取同相成分即I成分、正交成分即Q成分；
比较信号输出部，输出数字的比较信号的I成分、Q成分，在所述反馈信号为所述输出信号的情况下，所述数字的比较信号具有所述输出信号的设定频率，在所述反馈信号为所述分频信号的情况下，所述数字的比较信号具有以所述分频数对所述设定频率进行分频所得的频率；
相位差检测部，根据所述数字的反馈信号的I成分、Q成分，及所述数字的比较信号的I成分、Q成分，求出所述数字的反馈信号与所述数字的比较信号的相位差；
数字/模拟转换部，对由所述相位差检测部所求出的所述相位差进行数字/模拟转换；以及
环路滤波器，用于将与模拟转换后的相位差对应的控制电压值，供给至所述电压控制振荡部。
7.根据权利要求6所述的锁相环装置，其特征在于，还包括：
运行时钟供给部，对所述模拟/数字转换部供给运行时钟，
作为从所述运行时钟供给部供给的运行时钟，使用噪声比所述输出信号低的频率信号。
8.根据权利要求7所述的锁相环装置，其特征在于，
从所述运行时钟供给部，供给在所述模拟/数字转换部与所述数字/模拟转换部中通用的运行时钟。
9.根据权利要求6至8中任一项所述的锁相环装置，其特征在于，
所述正交解调部包含：希尔伯特滤波器，对所述数字的反馈信号进行希尔伯特转换来获得所述Q成分。
10.根据权利要求6至8中任一项所述的锁相环装置，其特征在于，
所述比较信号输出部是直接数字合成器，将所述数字的比较信号的振幅作为所述I成分来输出，且将相位从所述数字的比较信号偏移了90°的频率信号的振幅作为所述Q成分来输出。
CN202010315515.6A 2019-04-23 2020-04-21 锁相环装置 Active CN111835347B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-082083 2019-04-23
JP2019082083A JP7261077B2 (ja) 2019-04-23 2019-04-23 Ｐｌｌ装置

Publications (2)

Publication Number Publication Date
CN111835347A CN111835347A (zh) 2020-10-27
CN111835347B true CN111835347B (zh) 2024-04-12

Family

ID=72913668

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010315515.6A Active CN111835347B (zh) 2019-04-23 2020-04-21 锁相环装置

Country Status (4)

Country Link
US (1) US10868548B2 (zh)
JP (1) JP7261077B2 (zh)
CN (1) CN111835347B (zh)
TW (1) TW202040943A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114938225B (zh) * 2022-07-25 2022-10-28 广东大普通信技术股份有限公司 相位同步电路及相位同步方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009077432A (ja) * 2006-06-29 2009-04-09 Nippon Dempa Kogyo Co Ltd 周波数シンセサイザ
CN101416393A (zh) * 2006-03-31 2009-04-22 日本电波工业株式会社 频率合成器
CN102468849A (zh) * 2010-11-09 2012-05-23 索尼公司 频率合成器和频率合成方法
CN103348644A (zh) * 2011-02-08 2013-10-09 高通股份有限公司 两点调制数字锁相环
CN107925413A (zh) * 2016-08-05 2018-04-17 亚库蒂尔·约瑟夫斯伯格 超低相位噪声频率合成器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0667244B2 (ja) * 1986-12-04 1994-08-24 横河電機株式会社 速度演算装置
JP3204175B2 (ja) * 1997-08-28 2001-09-04 日本電気株式会社 クロック位相同期回路
JP4397363B2 (ja) * 2005-09-06 2010-01-13 日本電波工業株式会社 周波数シンセサイザ
JP4252605B2 (ja) 2006-02-24 2009-04-08 日本電波工業株式会社 Ｐｌｌ回路
EP1885094B1 (en) * 2006-07-31 2010-08-25 Toshiba TEC Kabushiki Kaisha Quadrature demodulator
CN114978161A (zh) * 2014-10-03 2022-08-30 三菱电机株式会社 信号生成电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101416393A (zh) * 2006-03-31 2009-04-22 日本电波工业株式会社 频率合成器
CN102291131A (zh) * 2006-03-31 2011-12-21 日本电波工业株式会社 频率合成器
JP2009077432A (ja) * 2006-06-29 2009-04-09 Nippon Dempa Kogyo Co Ltd 周波数シンセサイザ
CN102468849A (zh) * 2010-11-09 2012-05-23 索尼公司 频率合成器和频率合成方法
CN103348644A (zh) * 2011-02-08 2013-10-09 高通股份有限公司 两点调制数字锁相环
CN107925413A (zh) * 2016-08-05 2018-04-17 亚库蒂尔·约瑟夫斯伯格 超低相位噪声频率合成器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
宽带低相噪频率合成锁相环的设计与实现;李晓慧;顾军;成华强;;电子质量(第06期);全文 *

Also Published As

Publication number Publication date
CN111835347A (zh) 2020-10-27
JP7261077B2 (ja) 2023-04-19
US10868548B2 (en) 2020-12-15
US20200343895A1 (en) 2020-10-29
TW202040943A (zh) 2020-11-01
JP2020182031A (ja) 2020-11-05

Similar Documents

Publication Publication Date Title
US8154329B2 (en) Device and method for phase compensation
JPH0897744A (ja) 通信装置、周波数シンセサイザ、通信方法及びシンセサイズ方法
US8004324B2 (en) Phase-locked loop frequency synthesizer of fractional N-type, and phase shift circuit with frequency converting function
EP1868295A2 (en) Polar transmitter for increasing modulation rate using multi-phase generator
US9019016B2 (en) Accumulator-type fractional N-PLL synthesizer and control method thereof
US7826550B2 (en) Method and system for a high-precision frequency generator using a direct digital frequency synthesizer for transmitters and receivers
CN111835347B (zh) 锁相环装置
JP6366523B2 (ja) 周波数シンセサイザ
US20200186153A1 (en) Signal source
US8125255B2 (en) PLL circuit
JP5701149B2 (ja) 高周波発振源
KR101959789B1 (ko) 주파수합성기
JP2017135525A (ja) 発振回路、無線通信装置、及び感度抑圧低減方法
KR20200052183A (ko) 밀리미터파 통신 시스템을 위한 저잡음 국부 발진 장치
JPH08256058A (ja) 信号発生装置
JP2013131985A (ja) 信号発生装置及び信号発生方法
US20150188552A1 (en) Phase locked loop and control method thereof
JP2016161499A (ja) 周波数変調回路
JP2015198282A (ja) 音響用ｆｍ送信機
JP2757801B2 (ja) ダイレクト・デジタル・シンセサイザ位相同期発振回路
JP2002198847A (ja) 通信装置、周波数シンセサイザ、通信方法及びシンセサイズ方法
JP2011014961A (ja) Ｐｌｌ装置及び不要周波数回避方法
JP2002141797A (ja) 周波数シンセサイザ
JP2006186576A (ja) 位相同期ループ形周波数シンセサイザ
JP2000261318A (ja) シンセサイザ及び基準信号生成回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant