CN114938225B - 相位同步电路及相位同步方法 - Google Patents

Abstract

本发明公开一种相位同步电路及相位同步方法，该相位同步电路包括：鉴相模块确定时钟参考源频率与本地时钟源频率之间的相位差，并对相位差进行精度检测；鉴相模块在精度检测结果不满足预设条件时，将相位差转换成脉冲信号输出至RC电路；RC电路将脉冲信号转换成模拟信号，并将模拟信号输出至模数转换模块；模数转换模块根据模拟信号对RC电路进行采样后转换成数字信号，并将数字信号传输至处理器；处理器接收数字信号，并根据数字信号确定目标相位差。由于本发明在相位差检测精度不满足预设条件时，通过RC电路的特性计算相位差，解决了现有技术中因相位差精度低导致鉴相模块无法检测到的技术问题，从而实现对相位差进行高精度的检测。

Description

相位同步电路及相位同步方法

技术领域

本发明涉及时钟同步技术领域，尤其涉及一种相位同步电路及相位同步方法。

背景技术

目前，在无线通信的发展下，对时钟同步的要求也越来越高，通常通过软件锁相环来实现时钟同步。

在软件锁相环中，通过鉴相器模块中相位差计数器来计算相位差脉冲宽度，通过相位差去修正本地时钟源来达到时钟同步，但是在相位差计数器计算相位差的精度不高时，鉴相器无法检测到相位差，无法实现时钟同步。

上述内容仅用于辅助理解本发明的技术方案，并不代表承认上述内容是现有技术。

发明内容

本发明的主要目的在于提出一种相位同步电路及相位同步方法，旨在解决的因相位差精度不高，致使鉴相器无法检测到相位差，从而无法实现时钟同步的技术问题。

为实现上述目的，本发明提出一种相位同步电路，所述相位同步电路包括：鉴相模块、RC电路、模数转换模块以及处理器，所述鉴相模块分别与所述RC电路和所述处理器连接、所述模数转换模块分别与所述RC电路和所述处理器连接；

所述鉴相模块，用于确定时钟参考源频率与本地时钟源频率之间的相位差，并对所述相位差进行精度检测；

所述鉴相模块，还用于在精度检测结果不满足预设条件时，将所述相位差转换成脉冲信号输出至RC电路；

所述RC电路，用于将所述脉冲信号转换成模拟信号，并将所述模拟信号输出至所述模数转换模块；

所述模数转换模块，用于根据所述模拟信号对所述RC电路进行采样后转换成数字信号，并将所述数字信号传输至所述处理器；

所述处理器，用于接收所述数字信号，并根据所述数字信号确定目标相位差。

可选地，所述鉴相模块，还用于将计算出的所述相位差与预设阈值进行比较，在所述相位差小于所述阈值时，判定精度检测结果不满足预设条件。

可选地，所述RC电路包括：电容和电阻；

其中，所述电阻的第一端与所述鉴相模块的输出端连接，所述电阻的第二端分别所述模数转换模块和所述电容的第一端连接，所述电容的第二端与地连接。

可选地，所述模数转换模块包括：模数转换器；

其中，所述模数转换器中比较单元的正相输入端与电阻的第二端连接，所述模数转换器中寄存单元的输出端与所述处理器连接。

可选地，所述相位同步电路还包括：数模转化模块，所述处理器与所述数模转化模块连接，所述数模转化模块与本地时钟源模块连接；

所述数模转化模块，用于接收所述处理器输出的数字信号，将所述数字信号转化成模拟信号；

所述数模转化模块，还用于将所述模拟信号输出至所述本地时钟源模块，所述模拟信号用于调节所述本地时钟源模块输出的频率。

为实现上述目的，本发明还提出一种基于相位同步电路的相位同步方法，所述相位同步方法包括：

所述鉴相模块确定时钟参考源频率与本地时钟源频率之间的相位差，并对所述相位差进行精度检测；

所述鉴相模块在精度检测结果不满足预设条件时，将所述相位差转换成脉冲信号输出至RC电路；

所述RC电路将所述脉冲信号转换成模拟信号，并将所述模拟信号输出至所述模数转换模块；

所述模数转换模块根据所述模拟信号对所述RC电路进行采样后转换成数字信号，并将所述数字信号传输至所述处理器；

所述处理器接收所述数字信号，并根据所述数字信号确定目标相位差。

可选地，所述模数转换模块根据所述模拟信号对所述RC电路进行采样后转换成数字信号，并将所述数字信号传输至所述处理器的步骤，包括：

所述模数转换模块接收到所述模拟信号后，对所述模拟信号进行采样并获得电压值；

将所述电压值转换成所述数字信号输出至所述处理器。

可选地，所述处理器接收所述数字信号，并根据所述数字信号确定目标相位差的步骤，包括：

所述处理器接收所述数字信号，对所述数字信号进行拟合获得电压变化曲线；

所述处理器将所述电压变化曲线与所述RC电路的充电曲线进行对比，获得所述目标相位差。

可选地，所述处理器将所述电压变化曲线与所述RC电路的充电曲线进行对比，获得所述目标相位差的步骤，包括：

所述处理器根据所述电压变化曲线与所述充电曲线进行对比后得到所述相位差的高电平电压、电容的初始电压值、最终充电电压值和电容量以及电阻值，通过预设公式计算所述目标相位差；

其中，所述预设公式为：

式中，

为t时刻的电压值，

为初始电压值，

为电容最终充电的电压值，RC为时间常数，t为目标相位差。

可选地，所述鉴相模块，用于确定时钟参考源频率与本地时钟源频率之间的相位差，并对所述相位差进行精度检测的步骤，包括：

所述鉴相模块通过鉴相电路确定所述时钟参考源频率和所述本地时钟源频率的相位差。

本发明提出一种相位同步电路，所述相位同步电路包括：鉴相模块、RC电路、模数转换模块以及处理器，所述鉴相模块分别与所述RC电路和所述处理器连接、所述模数转换模块分别与所述RC电路和所述处理器连接；所述鉴相模块，用于确定时钟参考源频率与本地时钟源频率之间的相位差，并对所述相位差进行精度检测；所述鉴相模块，还用于在精度检测结果不满足预设条件时，将所述相位差转换成脉冲信号输出至RC电路；所述RC电路，用于将所述脉冲信号转换成模拟信号，并将所述模拟信号输出至所述模数转换模块；所述模数转换模块，用于根据所述模拟信号对所述RC电路进行采样后转换成数字信号，并将所述数字信号传输至所述处理器；所述处理器，用于接收所述数字信号，并根据所述数字信号确定目标相位差。由于本发明在相位差检测精度不满足预设条件时，通过RC电路的特性计算相位差，解决了现有技术中因相位差精度低导致鉴相模块无法检测到的技术问题，从而实现对相位差进行高精度的检测。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为本发明相位同步电路一实施例的结构示意图；

图2为本发明相位同步电路一实施例中RC电路连接方式图；

图3为本发明相位同步方法第一实施例流程示意示意图；

图4为本发明相位同步方法一实施例的异或门输入输出图；

图5为本发明相位同步方法第二实施例流程示意示意图；

图6为本发明相位同步方法第三实施例流程示意示意图。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明，本发明实施例中所有方向性指示（诸如上、下、左、右、前、后……）仅用于解释在某一特定姿态（如附图所示）下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

另外，在本发明中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

参照图1，图1为本发明相位同步电路的一实施例结构示意图。

如图1所示，相位同步电路包括：鉴相模块10、RC电路20、模数转换模块30以及处理器40，所述鉴相模块10分别与所述RC电路20和所述处理器40连接、所述模数转换模块30分别与所述RC电路20和所述处理器40连接；

所述鉴相模块10，用于确定时钟参考源频率与本地时钟源频率之间的相位差，并对所述相位差进行精度检测。

需要说明的是，相位差是两个频率相同的交流电相位的差，这两个频率相同的交流电可以是交流电流，也可以是交流电压。在本实施例中，是指时钟参考源频率和本地时钟源频率之间相位的差。

可以理解的是，时钟参考源频率是时钟参考源发出的信号，时钟参考源是为了整个系统或者某个设备提供时钟标准的一个装置仪器。时钟参考源可以是系统根据算法确定所需要的时钟参考源，也可以是用户根据自己的需求制定系统选择所需要的时钟参考源。

可以理解的是，本地时钟源频率是本地时钟源发出的信号，本地时钟源需要通过相位差对时钟频率进行修正，将调节好的时钟频率发送给下级系统使用。

需要说明的是，在鉴相模块10实现信号输入输出的过程中，无论本地时钟源频率和时钟参考源频率哪一个先变化，相位差输出的都是高电平。

所述鉴相模块10，还用于在精度检测结果不满足预设条件时，将所述相位差转换成脉冲信号输出至RC电路。

需要说明的是，当精度结果不满足预设条件时，鉴相模块10无法检测到相位差，就无法将相位差传输给处理器40。

需要说明的是，软件锁相环是闭环反馈结构，在本地时钟源频率修正后又发生变化时，本地时钟源频率的变化传输给鉴相模块10，通过鉴相模块10进行处理传输形成闭环反馈系统。

可以理解的是，在通过鉴相模块10确定相位差后，鉴相模块10将相位差以脉冲信号的形式输出。

进一步地，为了检测相位差的精度是否满足预设条件，所述鉴相模块10，还用于将计算出的所述相位差与预设阈值进行比较，在所述相位差小于所述阈值时，判定精度检测结果不满足预设条件。

需要说明的是，例如相位差计数器的频率为200MHz，则检测到相位差的精度为5纳秒，在相位差精度小于5纳秒时，鉴相模块10无法检测到该相位差，即在相位差精度小于5纳秒时，精度结果不满足预设条件。

所述RC电路20，用于将所述脉冲信号转换成模拟信号，并将所述模拟信号输出至所述模数转换模块。

需要说明的是，RC电路20是RC滤波电路，属于模拟滤波器并且可以构成多阶RC滤波电路，其中，电阻R在电路中起到限流作用，电容C起到平滑滤波的作用。R和C的乘积为时间常数，决定了电路的幅频特性和相频特性。

进一步地，参照图2，为了提高相位差的计算精度，所述RC电路20包括：电容和电阻；

其中，所述电阻的第一端与所述鉴相模块的输出端连接，所述电阻的第二端分别所述模数转换模块和所述电容的第一端连接，所述电容的第二端与地连接。

所述模数转换模块30，用于根据所述模拟信号对所述RC电路20进行采样后转换成数字信号，并将所述数字信号传输至所述处理器40。

需要说明的是，模数转换模块30包括模数转换器，模数转换器每隔一段时间对模拟信号信号进行采样并获得电压值，将电压值转化成数字信号传输至处理器。

进一步地，为了计算相位差，所述模数转换模块30包括：模数转换器；其中，所述模数转换器中比较单元的正相输入端与电阻的第二端连接，所述模数转换器中寄存单元的输出端与所述处理器40连接。

需要说明的是，模数转换器中包含比较单元和寄存单元，比较单元通过接收到RC电路输出的模拟信号和寄存单元输出的模拟进行比对，将比对结果输出至寄存单元，寄存单元将结果输出至处理器40。

所述处理器40，用于接收所述数字信号，并根据所述数字信号确定目标相位差。

进一步地，为了修正本地时钟源的频率，所述相位同步电路还包括，数模转化模块，所述处理器40与所述数模转化模块连接，所述数模转化模块与本地时钟源模块连接；

所述数模转化模块，用于接收所述处理器40输出的数字信号，将所述数字信号转化成模拟信号；

所述数模转化模块，还用于将所述模拟信号输出至所述本地时钟源模块，所述模拟信号用于调节所述本地时钟源模块输出的频率。

可以理解的是，数模转化模块包含数模转换器，数模转换器将数字信号转换成模拟信号。

可以理解的是，本地时钟源模块包含本地时钟源，本地时钟源用来接收数模转换器的控制电压，即模拟信号，通过模拟信号调节时钟频率并将调节好的时钟频率传输至下级系统。

本实施例提出一种相位同步电路，所述相位同步电路包括：鉴相模块、RC电路、模数转换模块以及处理器，所述鉴相模块分别与所述RC电路和所述处理器连接、所述模数转换模块分别与所述RC电路和所述处理器连接；所述鉴相模块，用于确定时钟参考源频率与本地时钟源频率之间的相位差，并对所述相位差进行精度检测；所述鉴相模块，还用于在精度检测结果不满足预设条件时，将所述相位差转换成脉冲信号输出至RC电路；所述RC电路，用于将所述脉冲信号转换成模拟信号，并将所述模拟信号输出至所述模数转换模块；所述模数转换模块，用于根据所述模拟信号对所述RC电路进行采样后转换成数字信号，并将所述数字信号传输至所述处理器；所述处理器，用于接收所述数字信号，并根据所述数字信号确定目标相位差。由于本发明在相位差检测精度不满足预设条件时，通过RC电路的特性计算相位差，解决了现有技术中因相位差精度低导致鉴相模块无法检测到的技术问题，从而实现对相位差进行高精度的检测。

此外，本发明实施例还提出一种相位同步方法。参照图3，图3为本发明相位同步方法第一实施例的流程示意图，提出本发明相位同步方法第一实施例。

本实施例中，所述相位同步方法包括以下步骤：

步骤S10：所述鉴相模块确定时钟参考源频率与本地时钟源频率之间的相位差，并对所述相位差进行精度检测。

需要说明的是，相位差是两个频率相同的交流电相位的差，这两个频率相同的交流电可以是交流电流，也可以是交流电压。在本实施例中，是指时钟参考源频率和本地时钟源频率之间相位的差。

可以理解的是，时钟参考源频率是时钟参考源发出的信号，时钟参考源是为了整个系统或者某个设备提供时钟标准的一个装置仪器。时钟参考源可以是系统根据算法确定所需要的时钟参考源，也可以是用户根据自己的需求制定系统选择所需要的时钟参考源。

可以理解的是，本地时钟源频率是本地时钟源发出的信号，本地时钟源需要通过相位差对时钟频率进行修正，将调节好的时钟频率发送给下级系统使用。

需要说明的是，在鉴相模块实现信号输入输出的过程中，无论本地时钟源频率和时钟参考源频率哪一个先变化，相位差输出的都是高电平。

进一步地，为了将计算相位差，所述鉴相模块，用于确定时钟参考源频率与本地时钟源频率之间的相位差，并对所述相位差进行精度检测的步骤，包括：

所述鉴相模块通过鉴相电路确定所述时钟参考源频率和所述本地时钟源频率的相位差。

需要说明的是，鉴相电路包括异或门，为了便于理解，参照图4进行说明，但本实施例不对此加以限制。图4为异或门输入输出图，图中V1为时钟参考源频率，V2为本地时钟源频率，ΔΦ为时钟参考源频率与本地时钟源频率的相位差。

步骤S20：所述鉴相模块在精度检测结果不满足预设条件时，将所述相位差转换成脉冲信号输出至RC电路。

需要说明的是，当精度结果不满足预设条件时，鉴相器模块无法检测到相位差，就无法将相位差传输给处理器。

需要说明的是，软件锁相环是闭环反馈结构，在本地时钟源频率修正后又发生变化时，本地时钟源频率的变化传输给鉴相模块，通过鉴相模块进行处理传输形成闭环反馈系统。

可以理解的是，在通过鉴相模块确定相位差后，鉴相模块将相位差以脉冲信号的形式输出。

步骤S30：所述RC电路将所述脉冲信号转换成模拟信号，并将所述模拟信号输出至所述模数转换模块。

需要说明的是，RC电路是RC滤波电路，属于模拟滤波器并且可以构成多阶RC滤波电路，其中，电阻R在电路中起到限流作用，电容C起到平滑滤波的作用。RC为时间常数，决定了电路的幅频特性和相频特性。

步骤S40：所述模数转换模块根据所述模拟信号对所述RC电路进行采样后转换成数字信号，并将所述数字信号传输至所述处理器。

需要说明的是，模数转换模块包括模数转换器，模数转换器每隔一段时间对模拟信号信号进行采样并获得电压值，将电压值转化成数字信号传输至处理器。

步骤S50：所述处理器接收所述数字信号，并根据所述数字信号确定目标相位差。

本实施例通过所述鉴相模块计算时钟参考源频率与本地时钟源频率之间的相位差，并对所述相位差进行精度检测；所述鉴相模块在精度检测结果不满足预设条件时，将所述相位差转换成脉冲信号输出至RC电路；所述RC电路将所述脉冲信号转换成模拟信号，并将所述模拟信号输出至所述模数转换模块；所述模数转换模块根据所述模拟信号对所述RC电路进行采样后转换成数字信号，并将所述数字信号传输至所述处理器；所述处理器接收所述数字信号，并根据所述数字信号确定目标相位差。由于本发明在相位差检测精度不满足预设条件时，通过RC电路的特性计算相位差，解决了现有技术中因相位差精度低导致鉴相模块无法检测到的技术问题，从而实现对相位差进行高精度的检测。

参照图5，图5为本发明相位同步方法第二实施例的流程示意图，基于上述图3所示的第一实施例，提出本发明相位同步方法的第二实施例。

在第二实施例中，所述步骤S40，包括：

步骤S401：所述模数转换模块接收到所述模拟信号后，对所述模拟信号进行采样并获得电压值。

可以理解的是，模拟信号是连续不断的，模数转换模块包含模数转换器。

需要说明的是，模数转换器会每隔一段时间对模拟信号进行采样获得电压值。

步骤S402：将所述电压值转换成所述数字信号输出至所述处理器。

第二实施例通过所述模数转换模块接收到所述模拟信号后，对模拟信号进行采样并获得电压值；将所述电压值转换成所述数字信号输出至所述处理器。由于本实施例通过模数转换模块对模拟信号进行采样处理获得电压值，将电压值转化成数字信号传输给处理器，让处理器计算相位差，能够在高精度鉴相应用中，大幅度提高鉴相精度，从而获得更高的同步精度。

参照图6，图6为本发明相位同步方法第三实施例的流程示意图，基于上述图5所示的第二实施例，提出本发明相位同步方法的第三实施例。

在第三实施例中，所述步骤S50，包括：

步骤S501：所述处理器接收所述数字信号，对所述数字信号进行拟合获得电压变化曲线。

可以理解的是，对数字信号进行拟合获得电压变化曲线是为了提高鉴相精度，处理器接收的数字信号是经过采样后得到的。

步骤S502：所述处理器将所述电压变化曲线与所述RC电路的充电曲线进行对比，获得所述目标相位差。

需要说明的是，通过对将电压变化曲线与充电曲线进行对比，可以看出高电平的变化，根据高电平出现的时间即可得到目标相位差。

进一步地，为了计算目标相位差，所述处理器将所述电压变化曲线与所述RC电路的充电曲线进行对比，获得所述目标相位差的步骤，包括：

所述处理器根据所述电压变化曲线与所述充电曲线进行对比后得到所述相位差的高电平电压、电容的初始电压值、最终充电电压值和电容量以及电阻值，通过预设公式计算所述目标相位差；

需要说明的是，所述预设公式为：

式中，

为t时刻的电压值，

为初始电压值，

为电容最终充电的电压值，RC为时间常数，t为目标相位差。

可以理解的是，RC电路中电容充电的特性可以通过预设公式进行量化，所述预设公式即为电容充电公式，通过预设公式可以得到目标相位差。

可以理解的是，电容充满时为最终充电电压，需要选取合适的电容量和电阻的电阻值，可以提高相位差精度。

第三实施例通过所述处理器接收所述数字信号，对所述数字信号进行拟合获得电压变化曲线；所述处理器将所述电压变化曲线与所述RC电路的充电曲线进行对比，获得所述目标相位差。本实施例通过拟合电压变化曲线与RC电路的充电曲线做对比计算相位差，解决了现有技术中无法计算高时钟频率，并且需要达到更高精度，需要提高时钟频率，成本也会增加的技术问题，从而提高时钟同步精度。

以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (8)

1.一种相位同步电路，其特征在于，所述相位同步电路包括：鉴相模块、RC电路、模数转换模块以及处理器，所述鉴相模块分别与所述RC电路和所述处理器连接、所述模数转换模块分别与所述RC电路和所述处理器连接；

所述鉴相模块，用于确定时钟参考源频率与本地时钟源频率之间的相位差，并对所述相位差进行精度检测；

所述鉴相模块，还用于在精度检测结果不满足预设条件时，将所述相位差转换成脉冲信号输出至RC电路；

所述RC电路，用于将所述脉冲信号转换成模拟信号，并将所述模拟信号输出至所述模数转换模块；

所述模数转换模块，用于根据所述模拟信号对所述RC电路进行采样后转换成数字信号，并将所述数字信号传输至所述处理器；

所述处理器，用于接收所述数字信号，并根据所述数字信号确定目标相位差；

其中，所述处理器，用于接收所述数字信号，并根据所述数字信号确定目标相位差，还用于:

所述处理器，还用于接收所述数字信号，对所述数字信号进行拟合获得电压变化曲线；

所述处理器，还用于根据所述电压变化曲线与充电曲线进行对比后得到所述相位差的高电平电压、电容的初始电压值、最终充电电压值和电容量以及电阻值，通过预设公式计算所述目标相位差；

其中，所述预设公式为：

式中，

为t时刻的电压值，

为初始电压值，

为电容最终充电的电压值，RC为时间常数，t为目标相位差。

2.如权利要求1所述的相位同步电路，其特征在于，所述鉴相模块，还用于将计算出的所述相位差与预设阈值进行比较，在所述相位差小于所述阈值时，判定精度检测结果不满足预设条件。

3.如权利要求1所述的相位同步电路，其特征在于，所述RC电路包括：电容和电阻；

其中，所述电阻的第一端与所述鉴相模块的输出端连接，所述电阻的第二端分别所述模数转换模块和所述电容的第一端连接，所述电容的第二端与地连接。

4.如权利要求1所述的相位同步电路，其特征在于，所述模数转换模块包括：模数转换器；

其中，所述模数转换器中比较单元的正相输入端与电阻的第二端连接，所述模数转换器中寄存单元的输出端与所述处理器连接。

5.如权利要求1至4任一项所述的相位同步电路，其特征在于，所述相位同步电路还包括：数模转化模块，所述处理器与所述数模转化模块连接，所述数模转化模块与本地时钟源模块连接；

所述数模转化模块，用于接收所述处理器输出的数字信号，将所述数字信号转化成模拟信号；

所述数模转化模块，还用于将所述模拟信号输出至所述本地时钟源模块，所述模拟信号用于调节所述本地时钟源模块输出的频率。

6.一种基于权利要求1至5任一项所述的相位同步电路的相位同步方法，其特征在于，所述相位同步方法包括：

所述鉴相模块确定时钟参考源频率与本地时钟源频率之间的相位差，并对所述相位差进行精度检测；

所述鉴相模块在精度检测结果不满足预设条件时，将所述相位差转换成脉冲信号输出至RC电路；

所述RC电路将所述脉冲信号转换成模拟信号，并将所述模拟信号输出至所述模数转换模块；

所述模数转换模块根据所述模拟信号对所述RC电路进行采样后转换成数字信号，并将所述数字信号传输至所述处理器；

所述处理器接收所述数字信号，并根据所述数字信号确定目标相位差；

其中，所述处理器接收所述数字信号，并根据所述数字信号确定目标相位差，还包括：

所述处理器接收所述数字信号，对所述数字信号进行拟合获得电压变化曲线；

所述处理器根据所述电压变化曲线与所述充电曲线进行对比后得到所述相位差的高电平电压、电容的初始电压值、最终充电电压值和电容量以及电阻值，通过预设公式计算所述目标相位差；

其中，所述预设公式为：

式中，

为t时刻的电压值，

为初始电压值，

为电容最终充电的电压值，RC为时间常数，t为目标相位差。

7.如权利要求6所述的相位同步方法，其特征在于，所述模数转换模块根据所述模拟信号对所述RC电路进行采样后转换成数字信号，并将所述数字信号传输至所述处理器的步骤，包括：

所述模数转换模块接收到所述模拟信号后，对所述模拟信号进行采样并获得电压值；

将所述电压值转换成所述数字信号输出至所述处理器。

8.如权利要求6或7任一项所述的相位同步方法，其特征在于，所述鉴相模块，用于确定时钟参考源频率与本地时钟源频率之间的相位差，并对所述相位差进行精度检测的步骤，包括：

所述鉴相模块通过鉴相电路确定所述时钟参考源频率和所述本地时钟源频率的相位差。

Images