JP7261077B2 - Ｐｌｌ装置 - Google Patents

Ｐｌｌ装置 Download PDF

Info

Publication number
JP7261077B2
JP7261077B2 JP2019082083A JP2019082083A JP7261077B2 JP 7261077 B2 JP7261077 B2 JP 7261077B2 JP 2019082083 A JP2019082083 A JP 2019082083A JP 2019082083 A JP2019082083 A JP 2019082083A JP 7261077 B2 JP7261077 B2 JP 7261077B2
Authority
JP
Japan
Prior art keywords
signal
component
frequency
digital
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019082083A
Other languages
English (en)
Other versions
JP2020182031A (ja
Inventor
司 古幡
和男 赤池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Dempa Kogyo Co Ltd
Original Assignee
Nihon Dempa Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Dempa Kogyo Co Ltd filed Critical Nihon Dempa Kogyo Co Ltd
Priority to JP2019082083A priority Critical patent/JP7261077B2/ja
Priority to CN202010315515.6A priority patent/CN111835347B/zh
Priority to TW109113339A priority patent/TW202040943A/zh
Priority to US16/854,928 priority patent/US10868548B2/en
Publication of JP2020182031A publication Critical patent/JP2020182031A/ja
Application granted granted Critical
Publication of JP7261077B2 publication Critical patent/JP7261077B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

本発明は、位相雑音の低い周波数信号を出力する技術に関する。
電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator）から出力される周波数信号を安定化させる技術として、ＰＬＬ（Phased Locked Loop）装置が知られている。ＰＬＬ装置は、ＶＣＯから出力され、必要に応じて分周された周波数信号と、安定な基準周波数信号との位相比較を行い、その位相差に応じてＶＣＯの制御電圧を調節することにより、安定した周波数信号を得る。
例えば移動局における局発振部や無線通信機器の試験用信号源、放送機器などにおいては、周波数シンセサイザなどの標準信号発生器が用いられており、ＰＬＬ装置はこのような機器に利用される。一般に通信分野において、他のチャンネルとの混信を避けるために雑音が少ないことが要求される。特に、近年のように電波が過密化している状況下では雑音が少なく、周波数安定性の高いＰＬＬ装置が求められている。
ここで特許文献１には、ＶＣＯから出力された周波数信号をディジタル変換した後、周波数ω０／２πの正弦波信号で直交検波を行い、これらの信号の周波数差に対応し、複素表示された回転ベクトルを取り出す周波数シンセサイザが記載されている。当該周波数シンセサイザにおいては、ＶＣＯの設定出力周波数に対応して計算された回転ベクトルの周波数と、実際に得られた回転ベクトルの周波数との差分値に基づいてＶＣＯの制御電圧が調節される。
しかしながら、当該技術はＰＬＬ装置から出力される周波数信号の位相雑音の抑圧に着目した技術ではない。
特開２００７－７４２９１号公報
本発明はこのような事情の下になされたものであり、位相雑音の低い周波数信号を出力することが可能なＰＬＬ装置を提供する。
本発明に係るＰＬＬ装置は、制御電圧に応じた周波数を持つアナログの出力信号を発振する電圧制御発振部と、
前記出力信号、または当該出力信号を予め設定した分周数で分周して得られた分周信号を帰還信号としてディジタルに変換するアナログ／ディジタル変換部と、
前記ディジタルの帰還信号を直交復調して同相成分（Ｉ成分）、直交成分（Ｑ成分）を取得する直交復調部と、
前記帰還信号が前記出力信号である場合は、前記出力信号の設定周波数を持ち、前記帰還信号が前記分周信号である場合は、前記設定周波数を前記分周数で分周した周波数を持つ比較信号のＩ成分、Ｑ成分を出力する比較信号出力部と、
前記帰還信号のＩ成分、Ｑ成分と、前記比較信号のＩ成分、Ｑ成分とに基づき、前記帰還信号と前記比較信号との位相差を求める位相差検出部と、
前記位相差検出部にて求めた位相差に対応する制御電圧値を出力するループフィルタと、
前記ループフィルタにて得られた制御電圧値をディジタル／アナログ変換し、制御電圧として前記電圧制御発振部に供給するためのディジタル／アナログ変換部と、を備えたことを特徴とする。
また、他の発明のＰＬＬ装置は、制御電圧に応じた周波数を持つアナログの出力信号を発振する電圧制御発振部と、
前記出力信号、または当該出力信号を予め設定した分周数で分周して得られた分周信号を帰還信号としてディジタルに変換するアナログ／ディジタル変換部と、
前記ディジタルの帰還信号を直交復調して同相成分（Ｉ成分）、直交成分（Ｑ成分）を取得する直交復調部と、
前記帰還信号が前記出力信号である場合は、前記出力信号の設定周波数を持ち、前記帰還信号が前記分周信号である場合は、前記設定周波数を前記分周数で分周した周波数を持つ比較信号のＩ成分、Ｑ成分を出力する比較信号出力部と、
前記帰還信号のＩ成分、Ｑ成分と、前記比較信号のＩ成分、Ｑ成分とに基づき、前記帰還信号と前記比較信号との位相差を求める位相差検出部と、
前記位相差検出部にて求めた位相差をディジタル／アナログ変換するディジタル／アナログ変換部と、
前記アナログ変換後の位相差に対応する制御電圧値を前記電圧制御発振部に供給するためのループフィルタと、を備えたことを特徴とする。
上述の各ＰＬＬ装置は、以下の構成を備えていてもよい。
（ａ）前記アナログ／ディジタル変換部に動作クロックを供給する動作クロック供給部を備え、前記動作クロック供給部から供給される動作クロックとして、前記出力信号よりも低雑音の周波数信号を用いること。前記動作クロック供給部から、前記アナログ／ディジタル変換部と前記ディジタル／アナログ変換部とに共通の動作クロックを供給すること。
（ｂ）前記直交復調部は、ディジタルの帰還信号をヒルベルト変換して前記Ｑ成分を得るヒルベルトフィルタを含むこと。
（ｃ）前記比較信号出力部は、前記比較信号の振幅を前記Ｉ成分として出力し、この比較信号から位相が９０°ずれた周波数信号の振幅を前記Ｑ成分として出力するＤＤＳであること。
本発明によれば、電圧制御発振部の出力信号から得られたディジタルの帰還信号のＩ成分、Ｑ成分と、出力信号の設定周波数に対応する周波数を持つディジタルの比較信号のＩ成分、Ｑ成分とを比較してこれらの信号の位相差を求めることにより出力信号の位相雑音を低減できる。
従来のＰＬＬ装置のブロック図である。 実施形態に係るＰＬＬ装置のブロック図である。 前記ＰＬＬ装置に係る位相雑音の特性図である。
初めに、図１を参照しながら位相雑音特性に関し、従来のアナログＰＬＬ装置が持つ課題について説明する。
ＶＣＯ１からは、外部及び分周器６１へ向けて、周波数信号である出力信号が出力される。分周器６１にてＮ分周された周波数信号は、帰還信号として位相比較器６３へ入力され、外部の基準信号源６２から供給された基準信号との位相比較が行われる。位相比較器６３は位相差に対応するパルス幅を持つ信号を出力し、チャージポンプ６４にて前記パルス幅に応じた平均電流または平均電圧を持つパルス信号を出力する。ループフィルタ５はチャージポンプ６４から出力されたパルス信号を平均化して、前記周波数差に対応する制御電圧をＶＣＯ１に供給する。
上述の構成を備えるＰＬＬ装置において、図３に例示するように、ＶＣＯ１単体での位相雑音特性は、設定周波数であるキャリア周波数（本例では９５０ＭＨｚ）の近傍位置から、周波数差（オフセット周波数）が大きくなるにつれて傾きが徐々になだらかになった後、フロア雑音となる。
ＰＬＬ装置は、ＶＣＯ１の出力信号を分周して得られた帰還信号の位相と、基準信号の位相とを同期させることにより、位相雑音が抑圧された安定した周波数信号を得ることができる。
上述のＰＬＬ装置の原理によれば、ＶＣＯ１よりも十分に位相雑音が低い基準信号を用いれば、位相雑音特性が基準信号に一致した、高品質の出力周波数が得られるようにも思える。しかしながら、実際の出力周波数の位相雑音は、ＰＬＬ装置を構成する各機器に起因する位相雑音の影響も受ける。
なお、図３に示す例において、基準信号の中心周波数は２７０ＭＨｚであるが、同図中には、中心周波数を９５０ＭＨｚに換算したものを示してある。
ここで、ＰＬＬ装置の過渡応答特性に係る２つの指数であるダンピングファクタζ、及び自然周波数ｆｎとループフィルタ５のカットオフ周波数ｆＬＦとの間には下記（１）式の関係がある。
ｆｎ＝ｆＬＦ／（２ζ） …（１）
また、自然周波数ｆｎは、下記（２）式で表される。
ｆｎ＝{（Ｋｐ・Ｋｖ）／（Ｎ・Ａ）}０．５／（２π） …（２）
但し、Ｋｐは位相比較器６３のゲイン、ＫｖはＶＣＯ１のゲイン、Ｎは分周器６１の分周数、Ａはループフィルタ５により決まる定数である。
通常、ダンピングファクタζはおよそ０．７に設定されるので、（１）より自然周波数ｆｎはループフィルタ５のカットオフ周波数ｆＬＦよりも低い。従って、キャリア周波数から自然周波数までの周波数差範囲は、ＰＬＬ装置の作用により、位相雑音が基準信号と同程度まで抑圧される領域といえる。
しかしながら従来構成のＰＬＬ装置では、図３中に破線で示すように、周波数差が大きくなるに連れ、ＰＬＬ装置の出力周波数に対する位相雑音の抑圧効果が徐々に低下した後、位相雑音はほぼ一定（図３の例では－１２０ｄＢｃ／Ｈｚ程度）になってしまう。
発明者は、基準信号の位相雑音からの主要な増加要因は、分周器６１における分周数に応じて発生する位相雑音（２０ｌｏｇ（１０Ｎ）、Ｎは分周数）、位相比較器６３及びチャージポンプ６４にて発生する雑音電力、ＰＬＬ装置により抑圧された後のＶＣＯ１の雑音電力に起因するものであることを特定した。これらのうち、位相比較器６３及びチャージポンプ６４の雑音電力は、１０ｄＢ分程度を占める大きな要因であることが分かった。
一般に、ＰＬＬ装置の過渡応答特性を向上させるためには、自然周波数ｆｎを高くすることが好ましい。しかしながら（１）式によると、自然周波数を高くした場合は、ループフィルタ５のカットオフ周波数も高くなり、上述のＰＬＬ装置内の各機器に起因する位相雑音が顕在化する領域が広がってしまう。
そこで本実施形態のＰＬＬ装置は、従来の位相比較器６３及びチャージポンプ６４に替えて、位相雑音の発生しにくい位相比較手法を採用することにより、出力信号の位相雑音の低減を図っている。以下、図２を参照しながら、実施の形態に係るＰＬＬ装置の構成について説明する。なお、図２において、図１を用いて説明したものと共通の構成要素には、図１にて用いたものと同じ符号を付してある。
本例のＰＬＬ装置は、ＶＣＯ１から出力される出力信号を帰還信号として用いる。既述のように、分周器６１にて発生する位相雑音を削減するため、図１に示す例では分周器６１を設けていないが、必要に応じて分周器６１を設け、分周信号を帰還信号としてもよい。
帰還信号は、アナログ／ディジタル変換部（ＡＤＣ：Analog Digital Converter）２１に入力されてディジタルに変換される。ここで、ＡＤＣ２１を動作させる動作クロックは、キャリア周波数の近傍領域における位相雑音特性を決めるので、図１を用いて説明した従来のＰＬＬ装置で位相比較に用いられる基準信号と同程度に位相雑音特性の良いものを用いることが好ましい。
この観点で、動作クロックの中心周波数がキャリア周波数と一致するように換算したとき、オフセット周波数が１００Ｈｚ～１０ｋＨｚの範囲で、出力信号よりも４０～７０ｄＢｃ／Ｈｚ位相雑音が低いものを用いることが好ましい。
動作クロックの周波数が、出力信号の設定周波数（キャリア周波数）の２倍以下であるアンダーサンプリングを行っても位相雑音の特性は劣化しない。但し、折り返し周波数の現れる位置を特定して、後段のＬＰＦ１１にて除去可能な位置に折り返し周波数が現れることを確認する必要がある。
ＡＤＣ２１にてディジタル化された帰還信号は、直交復調部３にて直交復調され、同相成分（Ｉ成分；Ｉ_１）と直交成分（Ｑ成分；Ｑ_１）とを取得する処理が行われる。例えば直交復調部３はヒルベルトフィルタにより構成され、ディジタルの帰還信号をそのままＩ成分として出力し、当該帰還信号をヒルベルト変換して、位相を９０°進めた信号をＱ成分として出力する。
ヒルベルトフィルタは演算処理が簡素なので、演算処理に伴うレイテンシーの増加を抑えることができる。レイテンシーを小さく抑えることにより、ループフィルタ５のループ大域幅を広げても、位相雑音の増大を抑制することができる。
なお、直交復調部３はヒルベルトフィルタにより構成する場合に限定されるものではない。例えば所定の周波数信号と、この周波数信号から位相が９０°進んだ周波数信号とを用いてディジタルの帰還信の直交検波を行い、Ｉ成分、Ｑ成分を取り出してもよい。
直交復調部３から出力された帰還信号のＩＱ成分（ＩＱ_１＝（Ｉ_１，Ｑ_１）に対しては、ＤＤＳ（Direct Digital Synthesizer）部４１から出力された比較信号のＩ成分（Ｉ_２）、Ｑ成分（Ｑ_２）との位相差を求める演算が行われる。ＤＤＳ部４１を含む、本ＰＬＬ装置のディジタル回路は、例えばＦＰＧＡ（Field-Programmable Gate Array）により構成する場合を例示できる。このとき、ＦＰＧＡの動作クロック（ＤＤＳ部４１の動作クロック）については、ＦＰＧＡを正常に作動させることができるものであれば、位相雑音特性に係る制約はない。
ＤＤＳ部４１に対しては、ＶＣＯ１の設定周波数と、ＤＤＳ部４１の動作クロックの周波数とから求めた設定データ（ｆ_ｄａｔａ）が入力される。ＤＤＳ部４１は、この設定データに基づき不図示のテーブルに格納された振幅データを読み出して、設定周波数を持つ比較信号のＩ成分（Ｉ_２）を出力する。当該ＤＤＳ部４１は、前記Ｉ成分より位相が９０°進んだＱ成分（Ｑ_２）を並行して出力する構成となっている。ＤＤＳ部４１は本例の比較信号出力部に相当する。
なお、帰還信号が分周器６１で分周されている場合は、ＤＤＳ部４１は設定周波数を分周数Ｎで分周した周波数を持つ比較信号のＩ成分、Ｑ成分を出力する。
位相ローテータ４は、直交復調部３から取得した帰還信号のＩＱ_１＝（Ｉ_１，Ｑ_１）と、ＤＤＳ部４１から取得した比較信号のＩＱ_２＝（Ｉ_１，Ｑ_１）の共役数ＩＱ_２’＝（Ｉ_１，－Ｑ_１）との乗算を行い、ｅ（ｊω１ｔ）×ｅ（－ω２ｔ）＝ｅ（ｊ（ω１－ω２）ｔ）を求める。ここで、ω１、ω２は、各々、帰還信号、比較信号の角速度である。
帰還信号と比較信号との位相差が十分に小さいとき、当該位相差（（ω１－ω２）ｔ）は、前記乗算値のＱ成分（「Ｑ_３」とする）の値にほぼ等しい。そこで位相ローテータ４は、前記Ｑ_３を帰還信号と比較信号との位相差としてループフィルタ５に出力する。位相ローテータ４は、本例の位相差検出部に相当する。
ループフィルタ５は、位相ローテータ４にて求めた位相差Ｑ_３に対応するディジタルの制御電圧値として出力し、ディジタル／アナログ変換部（ＤＡＣ： Digital Analog Converter）２２は当該制御電圧値をアナログに変換して制御電圧とする。ここで、ＡＤＣ２１と同様の理由で、ＤＡＣ２２の動作クロックについても、基準信号と同程度に位相雑音特性の良いものを用いることが好ましい。
ＬＰＦ１１は、ＡＤＣ２１にてアンダーサンプリングが行われている場合に発生する折り返し周波数を含む高周波成分を除去し、制御電圧としてＶＣＯ１に供給する。
上述の構成を備えた実施形態に係るＰＬＬ装置によれば、図３中に太い実線で示すように、破線で示した従来ＰＬＬ装置にて位相雑音がほぼ一定になる領域での特性を改善することができた。なお、この特性改善のうち、従来ＰＬＬ装置に設けられていた分周器６１を設けていないことに伴う改善は、既述のように「２０ｌｏｇ（１０Ｎ）、Ｎは分周数」に相当する。また、３００Ｈｚ近傍のハムスプリアス（低周波領域の不要スプリアス）を除けば９０ｄＢｃ以下のスプリアスは３本であり、スプリアス特性も優れている。
上述の構成を備えるＰＬＬ装置によれば、ＶＣＯ１の出力信号から得られたディジタルの帰還信号のＩ成分、Ｑ成分と、出力信号の設定周波数に対応する周波数を持つディジタルの比較信号のＩ成分、Ｑ成分とを比較してこれらの信号の位相差を求めることにより出力信号の位相雑音を低減できる。
ここで図２には、ループフィルタ５の後段にＤＡＣ２２を配置したＰＬＬ装置の例を示したが、これらの機器５、２２の配置を入れ替えてもよい。
即ち、位相ローテータ４にて求めた位相差Ｑ_３をＤＡＣ２２にてアナログに変換し、次いで、ループフィルタ５がアナログの位相差に対応する制御電圧を出力し、ＶＣＯ１に向けて供給する構成としてもよい。
このように、ＰＬＬ装置を構成する機器の位相雑音が低くなっているので、ＰＬＬ装置の過渡応答特性を向上させるため、自然周波数ｆｎを高く設定すると共に、ループフィルタ５のカットオフ周波数を高くしたとしても、位相雑音特性の悪化が抑えられる。
１ ＶＣＯ
２１ ＡＤＣ
２２ ＤＡＣ
３ 直交復調部
４ 位相ローテータ
４１ ＤＤＳ部
５ ループフィルタ
６２ 基準信号源

Claims (6)

  1. 制御電圧に応じた周波数を持つアナログの出力信号を発振する電圧制御発振部と、
    前記出力信号、または当該出力信号を予め設定した分周数で分周して得られた分周信号を帰還信号としてディジタルに変換するアナログ／ディジタル変換部と、
    前記ディジタルの帰還信号を直交復調して同相成分（Ｉ成分）、直交成分（Ｑ成分）を取得する直交復調部と、
    前記帰還信号が前記出力信号である場合は、前記出力信号の設定周波数を持ち、前記帰還信号が前記分周信号である場合は、前記設定周波数を前記分周数で分周した周波数を持つ比較信号のＩ成分、Ｑ成分を出力する比較信号出力部と、
    前記帰還信号のＩ成分、Ｑ成分と、前記比較信号のＩ成分、Ｑ成分とに基づき、前記帰還信号と前記比較信号との位相差を求める位相差検出部と、
    前記位相差検出部にて求めた位相差に対応する制御電圧値を出力するループフィルタと、
    前記ループフィルタにて得られた制御電圧値をディジタル／アナログ変換し、制御電圧として前記電圧制御発振部に供給するためのディジタル／アナログ変換部と、を備えたことを特徴とするＰＬＬ装置。
  2. 制御電圧に応じた周波数を持つアナログの出力信号を発振する電圧制御発振部と、
    前記出力信号、または当該出力信号を予め設定した分周数で分周して得られた分周信号を帰還信号としてディジタルに変換するアナログ／ディジタル変換部と、
    前記ディジタルの帰還信号を直交復調して同相成分（Ｉ成分）、直交成分（Ｑ成分）を取得する直交復調部と、
    前記帰還信号が前記出力信号である場合は、前記出力信号の設定周波数を持ち、前記帰還信号が前記分周信号である場合は、前記設定周波数を前記分周数で分周した周波数を持つ比較信号のＩ成分、Ｑ成分を出力する比較信号出力部と、
    前記帰還信号のＩ成分、Ｑ成分と、前記比較信号のＩ成分、Ｑ成分とに基づき、前記帰還信号と前記比較信号との位相差を求める位相差検出部と、
    前記位相差検出部にて求めた位相差をディジタル／アナログ変換するディジタル／アナログ変換部と、
    前記アナログ変換後の位相差に対応する制御電圧値を前記電圧制御発振部に供給するためのループフィルタと、を備えたことを特徴とするＰＬＬ装置。
  3. 前記アナログ／ディジタル変換部に動作クロックを供給する動作クロック供給部を備え、前記動作クロック供給部から供給される動作クロックとして、前記出力信号よりも低雑音の周波数信号を用いることを特徴とする請求項１または２に記載のＰＬＬ装置。
  4. 前記動作クロック供給部から、前記アナログ／ディジタル変換部と前記ディジタル／アナログ変換部とに共通の動作クロックを供給することを特徴とする請求項３に記載のＰＬＬ装置。
  5. 前記直交復調部は、ディジタルの帰還信号をヒルベルト変換して前記Ｑ成分を得るヒルベルトフィルタを含むことを特徴とする請求項１ないし４のいずれか一つに記載のＰＬＬ装置。
  6. 前記比較信号出力部は、前記比較信号の振幅を前記Ｉ成分として出力し、この比較信号から位相が９０°ずれた周波数信号の振幅を前記Ｑ成分として出力するＤＤＳであることを特徴とする請求項１ないし５のいずれか一つに記載のＰＬＬ装置。
JP2019082083A 2019-04-23 2019-04-23 Ｐｌｌ装置 Active JP7261077B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019082083A JP7261077B2 (ja) 2019-04-23 2019-04-23 Ｐｌｌ装置
CN202010315515.6A CN111835347B (zh) 2019-04-23 2020-04-21 锁相环装置
TW109113339A TW202040943A (zh) 2019-04-23 2020-04-21 鎖相環裝置
US16/854,928 US10868548B2 (en) 2019-04-23 2020-04-22 PLL device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019082083A JP7261077B2 (ja) 2019-04-23 2019-04-23 Ｐｌｌ装置

Publications (2)

Publication Number Publication Date
JP2020182031A JP2020182031A (ja) 2020-11-05
JP7261077B2 true JP7261077B2 (ja) 2023-04-19

Family

ID=72913668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019082083A Active JP7261077B2 (ja) 2019-04-23 2019-04-23 Ｐｌｌ装置

Country Status (4)

Country Link
US (1) US10868548B2 (ja)
JP (1) JP7261077B2 (ja)
CN (1) CN111835347B (ja)
TW (1) TW202040943A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114938225B (zh) * 2022-07-25 2022-10-28 广东大普通信技术股份有限公司 相位同步电路及相位同步方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007259431A (ja) 2006-02-24 2007-10-04 Nippon Dempa Kogyo Co Ltd Ｐｌｌ回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0667244B2 (ja) * 1986-12-04 1994-08-24 横河電機株式会社 速度演算装置
JP3204175B2 (ja) * 1997-08-28 2001-09-04 日本電気株式会社 クロック位相同期回路
JP4397363B2 (ja) * 2005-09-06 2010-01-13 日本電波工業株式会社 周波数シンセサイザ
KR100990612B1 (ko) * 2006-03-31 2010-10-29 니혼 덴파 고교 가부시끼가이샤 주파수 신시사이저
CN101098141B (zh) * 2006-06-29 2012-05-30 日本电波工业株式会社 频率合成器
DE602007008651D1 (de) * 2006-07-31 2010-10-07 Toshiba Tec Kk Quadratur-Demodulator
US20120112806A1 (en) * 2010-11-09 2012-05-10 Sony Corporation Frequency synthesizer and frequency synthesizing method
US8634512B2 (en) * 2011-02-08 2014-01-21 Qualcomm Incorporated Two point modulation digital phase locked loop
JP6381656B2 (ja) * 2014-10-03 2018-08-29 三菱電機株式会社 信号生成回路
JP2019504520A (ja) * 2016-08-05 2019-02-14 ジョセフバーグ，イェクティエル 超低位相雑音周波数シンセサイザ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007259431A (ja) 2006-02-24 2007-10-04 Nippon Dempa Kogyo Co Ltd Ｐｌｌ回路

Also Published As

Publication number Publication date
CN111835347A (zh) 2020-10-27
CN111835347B (zh) 2024-04-12
JP2020182031A (ja) 2020-11-05
TW202040943A (zh) 2020-11-01
US10868548B2 (en) 2020-12-15
US20200343895A1 (en) 2020-10-29

Similar Documents

Publication Publication Date Title
US6463112B1 (en) Phase locked-loop using sub-sampling
JPH0897744A (ja) 通信装置、周波数シンセサイザ、通信方法及びシンセサイズ方法
US8004324B2 (en) Phase-locked loop frequency synthesizer of fractional N-type, and phase shift circuit with frequency converting function
US9019016B2 (en) Accumulator-type fractional N-PLL synthesizer and control method thereof
US9628066B1 (en) Fast switching, low phase noise frequency synthesizer
JP2013200135A (ja) レーダ送受信機
JP7261077B2 (ja) Ｐｌｌ装置
JP6366523B2 (ja) 周波数シンセサイザ
US20200186153A1 (en) Signal source
KR102535645B1 (ko) 밀리미터파 통신 시스템을 위한 저잡음 국부 발진 장치
KR101959789B1 (ko) 주파수합성기
JPH08256058A (ja) 信号発生装置
JP2016144054A (ja) 周波数シンセサイザ
JP2013131985A (ja) 信号発生装置及び信号発生方法
US20190238144A1 (en) ADC Based PLL
JP2010141519A (ja) 位相同期回路、および通信装置
JPH05122068A (ja) 周波数シンセサイザ
JP2006186576A (ja) 位相同期ループ形周波数シンセサイザ
JP2002198847A (ja) 通信装置、周波数シンセサイザ、通信方法及びシンセサイズ方法
JP2002141797A (ja) 周波数シンセサイザ
JP3792955B2 (ja) 周波数シンセサイザ及び装置
JP2015220480A (ja) 信号発生回路
JP6204218B2 (ja) 信号生成回路
JP2004312247A (ja) ローカル信号発生装置
JP2018061117A (ja) 周波数シンセサイザ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230407

R150 Certificate of patent or registration of utility model

Ref document number: 7261077

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150