CN109217868A - 锁相回路 - Google Patents

锁相回路 Download PDF

Info

Publication number
CN109217868A
CN109217868A CN201810742135.3A CN201810742135A CN109217868A CN 109217868 A CN109217868 A CN 109217868A CN 201810742135 A CN201810742135 A CN 201810742135A CN 109217868 A CN109217868 A CN 109217868A
Authority
CN
China
Prior art keywords
phase
frequency
voltage
locked loop
chirp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810742135.3A
Other languages
English (en)
Other versions
CN109217868B (zh
Inventor
塔里克·萨里科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN109217868A publication Critical patent/CN109217868A/zh
Application granted granted Critical
Publication of CN109217868B publication Critical patent/CN109217868B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/35—Details of non-pulse systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开一种用于产生频率线性调频脉冲的锁相回路。锁相回路包括：相位频率检测器，其配置成在第一输入端处接收参考频率信号；低通滤波器，其配置成在滤波器输入端处接收来自相位频率检测器的电流，且输出控制电压；压控振荡器，其配置成响应于接收到控制电压而在输出端处产生频率线性调频脉冲；反馈路径，其将压控振荡器的输出端连接到相位频率检测器的第二输入端，反馈路径包括分频器；以及计时模块，其配置成产生重置脉冲。低通滤波器包括：多个电容器，其在滤波器输入端与共同电压线之间并联连接；以及电压源，其配置成产生初始控制电压。

Description

锁相回路
技术领域
本公开涉及一种锁相回路，具体来说涉及一种用于产生频率线性调频脉冲的锁相回路。
背景技术
调频连续波(Frequency modulated continuous wave；FCMW)雷达可用以确定到目标的范围。相比于例如脉冲雷达的其它雷达系统，FCMW雷达系统辐射连续发射功率。在频率线性调频脉冲中，所发射的雷达射束的频率随时间的推移而改变。线性调频脉冲的带宽(即最低发射频率与最高发射频率之间的差值)确定雷达系统的分辨率。具有较大带宽的系统与具有较小带宽的那些系统相比具有更高分辨率。因此，为检测附近目标，需要大的带宽，例如用于汽车雷达系统的1GHz或4GHz。
频率线性调频脉冲具有限定的上升/下降时间，常常分别称作采集时间和重置时间。在采集时间期间测量用于确定范围的所有重要信息。重置时间是将线性调频脉冲从其最终频率重置到其初始频率所需的时间。期望重置时间尽可能短，以使有用的采集时间最大化，从而产生雷达系统的较好动态范围和较低功率消耗量(这是由于较短数据后处理时间)。因此，频率的改变速率通常在重置时间中比在采集时间中高得多。
用于FCMW雷达系统的频率线性调频脉冲通常由锁相回路(PLL)产生。对于这类闭合回路，较快的重置时间需要较高的PLL带宽。然而，较高的PLL带宽还导致较高相位噪声，这对于雷达系统是不合乎需要的。大的线性调频脉冲带宽使这个问题进一步复杂化，由于初始频率与最终频率之间较大的差值，所述大的线性调频脉冲带宽提高频率必须重置的速率。
发明内容
根据本公开的第一方面，提供一种用于产生频率线性调频脉冲的锁相回路，锁相回路包括：
相位频率检测器，其配置成在第一输入端处接收参考频率信号；
低通滤波器，其配置成在滤波器输入端处接收来自相位频率检测器的电流，且输出控制电压；
压控振荡器，其配置成响应于接收到控制电压而在输出端处产生频率线性调频脉冲；
反馈路径，其将压控振荡器的输出端连接到相位频率检测器的第二输入端，反馈路径包括分频器；以及
计时模块，其配置成产生重置脉冲；
其中所述低通滤波器包括：
多个电容器，其在滤波器输入端与共同电压线之间并联连接；以及
电压源，其配置成产生初始控制电压，其中电压源可切换地连接到多个电容器中的第一电容器与共同电压线之间的节点，其中电压源在由重置脉冲限定的线性调频脉冲重置模式期间连接到第一电容器与共同电压线之间，从而使得节点处的电压大体上与初始控制电压均等。
使节点处的电压大体上与初始控制电压均等可包括升高或降低节点处的电压直到电压在初始控制电压的5％或1％或0.5％内。
线性调频脉冲重置模式可具有与重置脉冲相同的持续时间，或可通过重置脉冲初始化且具有预定持续时间。共同电压线可以是例如接地或高压轨。
锁相回路在线性调频脉冲获取相位期间充当常规的PLL。然而在由重置脉冲限定的重置相位中，电压源连接于第一电容器与共同电压线之间。这样快速耗尽来自第一电容器的电流，或将电流快速注入第一电容器中，从而将控制电压快速拉到初始控制电压，这继而将由压控振荡器(VCO)产生的信号的频率拖到初始频率，因此重置线性调频脉冲。通过这种方式，可能在不需要高的PLL带宽的情况下实现短的重置时间，从而避免与高的PLL带宽相关的相位噪声问题。
在一些实施例中，电压源可充当从节点汲取电流的电流吸收器。在这类实施例中，节点处的电压降低到低的初始值，使得能够重置在低的频率处开始且在较高频率处结束的线性调频脉冲。
在一些实施例中，电压源可充当将电流注入节点中的电流源。在这类实施例中，节点处的电压升高到高的初始值，使得能够重置在高的频率处开始且在较低频率处结束的线性调频脉冲。
在一些实施例中，电压源可包括配置成输出固定电压的数模转换器(DAC)。通过将DAC连接于第一电容器与共同电压线之间，DAC从电容器汲取电流(或在充当电流源时注入电流)，从而产生低通滤波器输出端处的大体上匹配初始控制电压的电压。
初始控制电压可控制VCO以设定频率线性调频脉冲的初始频率。在一些实施例中，数模转换器可另外可切换地连接到低通滤波器的输出端以将初始控制电压提供到压控振荡器。
在一些实施例中，电压源可另外包括单位增益放大器，例如具有负反馈的运算放大器(op-amp)。单位增益放大器具体来说可用于DAC的转换速率不足以将第一电容器放电的情况下。
在一些实施例中，第一电容器的电容可大于所述多个电容器中的任一其它电容器的电容。
在一些实施例中，锁相回路可包括配置成响应于接收到重置脉冲而将电压源切换到与第一电容器与共同电压线之间的节点连接的切换器。举例来说，切换器可连接于第一电容器与单位增益放大器之间。
在一些实施例中，锁相回路可另外包括连接于相位频率检测器的第一输入端与相位频率检测器的第二输入端(即分频器的输出端)之间的锁定检测器，锁定检测器配置成在线性调频脉冲重置模式期间识别周跳。锁定检测器可配置成响应于检测到周跳而调整PLL以限制或预防另外的周跳。举例来说，锁定检测器可配置成例如通过增加重置脉冲的持续时间来调整线性调频脉冲重置模式的持续时间。
根据本公开的第二方面，提供一种雷达系统，雷达系统包括根据第一方面的任何实施例的锁相回路。雷达系统可以是用于汽车的雷达系统。
根据本公开的第三方面，提供一种在锁相回路中产生线性调频脉冲的方法，方法包括：
在锁相回路的压控振荡器的输出端处产生输出信号；
进入频率扫描模式，其中通过扫描锁相回路的反馈路径中的分频器的分频比来从初始控制电压到最终控制电压中扫描施加到压控振荡器的控制电压来从初始频率到最终频率中扫描输出信号的频率；
进入线性调频脉冲重置模式，其中通过将电压源切换到连接于低通滤波器的第一电容器与共同电压线之间来将控制电压重置到初始控制电压，从而使得节点处的电压大体上与由电压源产生的初始控制电压均等；以及
再次进入频率扫描模式。
在一些实施例中，线性调频脉冲重置模式的持续时间可少于频率扫描模式的持续时间的50％，或少于频率扫描模式的持续时间的20％，或少于频率扫描模式的持续时间的10％，因此增加可供用于采集模式的总时间。
在一些实施例中，将电压源切换到连接可包括在电压源两端吸收来自节点的电流，或将来自电压源的电流施加到节点。
在一些实施例中，方法可另外包括通过将固定的电压源连接到低通滤波器的输出端来将控制电压初始化。
在一些实施例中，锁相回路可包括连接于锁相回路的相位频率检测器的输入端与分频器的输出端之间的锁定检测器。方法可另外包括在线性调频脉冲重置模式期间利用锁定检测器识别周跳；以及响应于识别到周跳，调整线性调频脉冲重置模式的持续时间。
本发明的这些方面和其它方面将通过下文所描述的实施例显而易见，并且参考下文所描述的实施例阐明本发明的这些方面和其它方面。
附图说明
将参考图式仅以例子的方式来描述实施例，在图式中：
图1示出频率线性调频脉冲的常规序列；
图2示出当重置时间减少时常规PLL中的相位差的增加；
图3示出根据本公开的PLL的示意性图示；
图4示出图3的PLL的效能与常规PLL的效能的比较；以及
图5示出具有降低的PLL带宽的根据本发明的PLL的效能。
应注意，图式是图解说明，且未按比例绘制。为在图中清楚和便利起见，这些图式的各部分的相对尺寸和比例已通过在大小上放大或减小而示出。相同的附图标记一般用于指代在修改过的实施例和不同的实施例中相对应的或相同的特征。
具体实施方式
图1示出来自常规FCMW雷达系统的典型FCMW信号。信号包括多个频率线性调频脉冲(图中仅示出两个)，各自具有全部持续时间T线性调频脉冲。在各线性调频脉冲中，从初始频率(f线性调频脉冲，开始)到最终频率(f线性调频脉冲，停止)中扫描频率。从各线性调频脉冲的采集时间101获得范围信息。在重置时间102期间重置线性调频脉冲。如图1中所示，线性调频脉冲还可包括停顿时间103和稳定时间104。
频率在重置时间102期间的改变速率比在获取时间103中高得多，以将用以重置的时间损耗最小化。因此，就产生线性调频脉冲的锁相回路(PLL)的速度和改变速率的来说，重置时间102是最需要的。因此，重置时间102和重置时间102中的频率变化速率确定PLL的带宽要求：重置时间越短，所需的带宽越高，以避免周跳。较高PLL带宽导致较高相位噪声。
图2说明这个问题，示出在固定PLL带宽的情况下，在5μs(分别为线201、203、205)和2.5μs(分别为线202、204、206)的重置时间下常规PLL的的线性调频脉冲、相位频率检测器(PFD)输入端之间的相位差以及VCO控制电压。如图2中可见，减少重置时间引起PFD输入端之间的相位差中大的增加，从而达到PFD的动态范围且导致周跳。
图3示出可克服常规PLL的问题的锁相回路300。如在常规PLL中，PLL 300包括相位频率检测器和充电泵(phase frequency detector andcharge pump；PFD-CP)301、低通滤波器(LPF)302，以及压控振荡器(VCO)303。PFD 301分别在输入端304a、304b处接收参考信号和反馈信号。反馈信号是来自VCO 303的由反馈回路305经由多模分频器306反馈的输出信号。分频器306基于来自计时装置307的时钟信号将VCO输出信号的频率除以分频比N。随着扫描到N，在相位检测器的第二输入端处提供的信号的频率改变，使得由LPF 302产生的控制电压改变，且因此实现线性调频脉冲的移位频率。
PFD-CP 301基于输入端401a、401b之间的相位差产生电流。将电流馈入到LPF 302中，这继而产生用于控制VCO 303的控制电压(V诃谐)。VCO 303输出具有取决于控制电压的频率的信号。因此，通过改变控制电压来产生频率线性调频脉冲，这本身受由分频器306引入的频分控制。
LPF 302包括多个电容器307a到307c。电容器307a具有比电容器307b和307c大得多的电容，例如电容器307a可具有0.5nF与5nF之间或1nF与2nF之间的电容。
LPF 302另外包括配置成产生初始控制电压的数模转换器(DAC)308。初始控制电压可例如在100mV与500mV之间，或在140mV与160mV之间。DAC 308经由切换器309连接到LPF302的输出端310。在线性调频脉冲序列之前，将切换器309闭合从而使得从LPF 302输出来自DAC 308的初始控制电压，且所述初始控制电压用以控制VCO 303以设定初始频率。可粗略调整VCO 303的电容组以确保由VCO 303输出的频率处于期望的初始频率。在这个初始化过程期间，将PFD-CP 301的充电泵断开。之后，频率线性调频脉冲由计时模块307限定且控制，如上文所描述。
DAC 308还连接到单位增益放大器311，所述单位增益放大器311继而经由切换器312连接到电容器307a与共同电压线(例如接地)313之间的节点n1。DAC 308和单位增益放大器一起包括电压源。
在采集模式期间，将切换器312打开，从而使单位增益放大器311和DAC 308与LPF302的电容器组断开连接。PLL 300充当产生频率线性调频脉冲的常规PLL。然而在重置模式中，闭合切换器312。即使在切换器312闭合时，单位增益放大器311将其输出电压保持为DAC308电压(初始控制电压)。单位增益放大器将通过从电容器307a汲取电流来校正其固定输出电压与节点n1之间的电压差。因此，单位增益放大器311结合DAC 308充当电流吸收器以快速吸收节点n1处的电流。这个电流吸收发生的速度取决于单位增益放大器311的带宽和转换速率。
节点n1通过单位增益放大器快速放电直到电容器307a两端的电压与由DAC 308产生的初始控制电压匹配。因此，LPF 302的输出端310处的电压被快速汲取回到大致初始控制电压，继而将VCO 303的频率快速重置到大致初始频率，因此重置线性调频脉冲。
实际上，这是仅在PLL 300的重置相位期间使用的两点调变。线性调频脉冲重置可快速发生，而不需要增加的PLL的带宽。举例来说，重置时间可减少到0.5μs与2μs之间。
重置时间可由产生重置脉冲S重置的计时模块307控制。切换器312响应于接收到重置脉冲而闭合，且只要脉冲持续即保持闭合。通过这种方式，重置的时序与分频器306的时序一致，从而使PFD-CP 301的输入端304a、304b之间的相位差最小化，且因此使周跳出现的可能性最小化。
图4示出常规PLL(分别为线401、403以及407)和PLL 300(分别为线402、404以及408)的PFD输入端的频率、控制电压以及相位差的比较。还示出对理想线性调频脉冲的频率扫描(与线401重叠)、节点n1处的电压(线405)以及重置脉冲406，所述重置脉冲406限定重置相位。图4中的两个PLL的PLL带宽是525kHz。
如图4中可见，PLL 300的输出频率(线402)与常规PLL(线401)相比快得多地重置到其初始值，但不引发大量相位噪声(与线407相比的线408)。
PLL 300有效地将重置时间与PLL的带宽解除关联。因此，PLL带宽可减小，以针对采集时间和采集期间的频率变化的速率将其优化。
图5示出对具有350kHz的减小的带宽的PLL 300的模拟。线501和502示出理想线性调频脉冲的VCO控制电压与由例子PLL 300产生的控制电压的比较。两条线大体上重叠，这示出PLL以接近理想的特性运行，即使PLL带宽减小。
线503指示重置脉冲的位置。在重置模式启用时，控制电压是高的(约800mV)，因此单位增益放大器311将经历与DAC输出(155mV)相比较大的电压差，且将通过汲取大的电流来响应。线504表示由单位增益放大器311从节点n1汲取的电流。在n1处的电压和控制电压中相应的下降分别在线505和506中示出。
PFD的输入端304a、304b之间的相位由线507示出。相位在线性调频脉冲重置期间跳变到0.25，这示出与理想PLL特性存在一些偏差。随着单位增益放大器充当前馈补偿，这种偏差将被预测到。然而，这种相位差仍低于周跳将产生的水平(0.5的相位差)。
为另外限制周跳的可能性，可使用锁定检测器，所述锁定检测器连接于相位检测器301的第一输入端(304a)与第二输入端(304b)之间、具有设置在两个输入信号的约上升边缘的窗口。锁定检测器在线性调频脉冲重置期间可监测相位差，且对最大可允许相位差设定限制。如果相位差超过最大值，那么锁定检测器可调整PLL以减小相位差。具体地说，锁定检测器可调整线性调频脉冲重置时间直到相位处于可允许的范围。举例来说，锁定检测器可在2μs到0.5μs的范围内以例如0.5μs的梯级调整重置时间，直到达到线性调频脉冲重置期间可允许的相位差。因此，锁定检测器可预防周跳。
在以上例子中，将DAC和单位增益放大器描述为从节点n1汲取电流以将VCO控制电压降低到初始值的电流吸收器。应理解，在频率线性调频脉冲从高频率扫描到低频率的情况下，包括DAC和单位增益放大器的电压源可替代地充当将电流注入节点n1中以将控制电压提高到初始值的电流源。在一些例子中，电压源可在充当电流源与充当电流吸收器之间切换，以便反转线性调频脉冲的方向。
通过阅读本公开，本领域的技术人员将明白其它变化和修改。这些变化和修改可涉及在锁相回路领域中已知且可用作本文中已描述的特征的替代或补充的等效特征和其它特征。
尽管所附权利要求书是针对特定特征组合，但应理解，本发明的公开内容的范围还包括本文中明确地或隐含地公开的任何新颖特征或任何新颖特征组合，或本发明的任何普遍特征，而不管是否涉及与当前在任何权利要求中所主张的本发明相同的发明或是否缓解与本发明所缓解的任一或全部技术问题相同的技术问题。
在单独实施例的情形中描述的特征也可以组合地提供于单一实施例中。相反，为了简洁起见，在单一实施例的情形中所描述的各种特征也可以单独地或以任何合适的子组合形式而提供。申请人特此提醒，在审查本申请案或由此衍生的任何另外的申请案期间，可以根据这些特征和/或这些特征的组合来制订新的权利要求书。
为了完整起见，还指出，术语“包括”并不排除其它元件或步骤，术语“一(a/an)”并不排除多个，并且权利要求书中的附图标记不应解释为限制权利要求书的范围。

Claims (10)

1.一种用于产生频率线性调频脉冲的锁相回路，其特征在于，所述锁相回路包括：
相位频率检测器，其配置成在第一输入端处接收参考频率信号；
低通滤波器，其配置成在滤波器输入端处接收来自所述相位频率检测器的电流，且输出控制电压；
压控振荡器，其配置成响应于接收到所述控制电压而在输出端处产生所述频率线性调频脉冲；
反馈路径，其将所述压控振荡器的所述输出端连接到所述相位频率检测器的第二输入端，所述反馈路径包括分频器；以及
计时模块，其配置成产生重置脉冲；
其中所述低通滤波器包括：
多个电容器，其在所述滤波器输入端与共同电压线之间并联连接；
以及
电压源，其配置成产生初始控制电压，其中所述电压源可切换地连接到所述多个电容器中的第一电容器与所述共同电压线之间的节点，其中所述电压源在由所述重置脉冲限定的线性调频脉冲重置模式期间连接到所述节点，从而使得所述节点处的电压大体上与所述初始控制电压均等。
2.根据权利要求1所述的锁相回路，其特征在于，所述电压源充当电流吸收器，或所述电压源充当电流源。
3.根据权利要求1或权利要求2所述的锁相回路，其特征在于，所述电压源包括数模转换器。
4.根据权利要求3所述的锁相回路，其特征在于，所述数模转换器进一步可切换地连接到所述低通滤波器的输出端以将初始控制电压提供到所述压控振荡器。
5.根据权利要求3或权利要求4所述的锁相回路，其特征在于，所述电压源进一步包括单位增益放大器。
6.根据在前的任一项权利要求所述的锁相回路，其特征在于，所述第一电容器的电容大于所述多个电容器中的任一其它电容器的电容。
7.根据在前的任一项权利要求所述的锁相回路，其特征在于，所述锁相回路包括配置成响应于接收到所述重置脉冲而将所述电压源切换到与所述节点连接的切换器。
8.根据在前的任一项权利要求所述的锁相回路，其特征在于，进一步包括连接于所述相位频率检测器的第一输入端与所述相位频率检测器的第二输入端之间的锁定检测器，所述锁定检测器配置成在所述线性调频脉冲重置模式期间识别周跳。
9.根据权利要求8所述的锁相回路，其特征在于，所述锁定检测器配置成调整所述线性调频脉冲重置模式的持续时间。
10.一种在锁相回路中产生线性调频脉冲的方法，其特征在于，所述方法包括：
在所述锁相回路的压控振荡器的输出端处产生输出信号；
进入频率扫描模式，其中通过扫描所述锁相回路的反馈路径中的分频器的分频比来从初始控制电压到最终控制电压中扫描施加到所述压控振荡器的控制电压来从初始频率到最终频率中扫描所述输出信号的频率；
进入线性调频脉冲重置模式，其中通过将电压源切换到与所述低通滤波器的第一电容器与共同电压线之间的节点连接来将所述控制电压重置到所述初始控制电压，从而使得所述节点处的电压大体上与由所述电压源产生的初始控制电压均等；以及
再次进入所述频率扫描模式。
CN201810742135.3A 2017-07-07 2018-07-06 锁相回路 Active CN109217868B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP17180320.8A EP3425803B1 (en) 2017-07-07 2017-07-07 Chirp generating phase-locked loop
EP17180320.8 2017-07-07

Publications (2)

Publication Number Publication Date
CN109217868A true CN109217868A (zh) 2019-01-15
CN109217868B CN109217868B (zh) 2023-07-25

Family

ID=59298391

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810742135.3A Active CN109217868B (zh) 2017-07-07 2018-07-06 锁相回路

Country Status (3)

Country Link
US (1) US10284209B2 (zh)
EP (1) EP3425803B1 (zh)
CN (1) CN109217868B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112019212A (zh) * 2019-05-31 2020-12-01 硅谷实验室公司 锁相环中的参考时钟频率变化处理

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11133807B2 (en) 2019-06-24 2021-09-28 Texas Instruments Incorporated Phase-locked loop slip detector
FR3098665B1 (fr) * 2019-07-09 2021-07-30 St Microelectronics Rousset Procédé de gestion du démarrage d’une boucle à verrouillage de phase, et circuit intégré correspondant
US11372095B2 (en) 2019-07-24 2022-06-28 Nxp B.V. Phase-adjustable injection-locking
US11454715B2 (en) * 2019-12-06 2022-09-27 Infineon Technologies Ag Radar signal modulator with bandwidth compensation and frequency offset sequence
FR3112044B1 (fr) * 2020-06-24 2023-10-27 St Microelectronics Rousset Procédé de gestion du démarrage d’une boucle à verrouillage de phase, et circuit intégré correspondant
US11228318B1 (en) * 2020-10-29 2022-01-18 Nxp B.V. Bandwidth adjustability in an FMCW PLL system
US20230417872A1 (en) * 2022-06-22 2023-12-28 Nxp B.V. Injection current modulation for chirp signal timing control

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030043950A1 (en) * 2001-09-04 2003-03-06 Hansen Eric J. Phase-locked loop frequency synthesizer with two-point modulation
US6574288B1 (en) * 1998-05-29 2003-06-03 Silicon Laboratories Inc. Method and apparatus for adjusting a digital control word to tune synthesized high-frequency signals for wireless communications
US20080068093A1 (en) * 2006-09-06 2008-03-20 Infineon Technologies Ag Phase locked loop
US20100150209A1 (en) * 2008-12-15 2010-06-17 Motorola, Inc. Method and device for generating a location signal
CN102291125A (zh) * 2010-06-15 2011-12-21 开曼晨星半导体公司 自动校准分数型锁相回路的快速锁相系统
US20120062297A1 (en) * 2010-09-10 2012-03-15 Analog Devices, Inc. Phase locked loop (pll) based frequency sweep generator
CN102801416A (zh) * 2011-05-27 2012-11-28 联咏科技股份有限公司 锁相回路电路
US20130169368A1 (en) * 2011-12-30 2013-07-04 Tensorcom, Inc. Method and Apparatus of a Resonant Oscillator Separately Driving Two Independent Functions
US20140118037A1 (en) * 2012-10-25 2014-05-01 National Chiao Tung University Phase-locked loop
US20160241301A1 (en) * 2015-02-17 2016-08-18 Nxp B.V. Time to digital converter and phase locked loop

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2818887A1 (en) * 2013-06-26 2014-12-31 Nxp B.V. A radar transceiver
US9720074B2 (en) * 2014-02-05 2017-08-01 Nxp Usa, Inc. Circuitry for and method of generating a frequency modulated radar transmitter signal, a radar transceiver circuit and a radar system
EP3121619A1 (en) * 2015-07-22 2017-01-25 Nxp B.V. A radar system
EP3343773B1 (en) * 2016-12-29 2022-06-01 Nxp B.V. Chirp generator using a pll
EP3343774B1 (en) * 2016-12-30 2020-07-22 Nxp B.V. Digitally controlled oscillator

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6574288B1 (en) * 1998-05-29 2003-06-03 Silicon Laboratories Inc. Method and apparatus for adjusting a digital control word to tune synthesized high-frequency signals for wireless communications
US20030043950A1 (en) * 2001-09-04 2003-03-06 Hansen Eric J. Phase-locked loop frequency synthesizer with two-point modulation
US20080068093A1 (en) * 2006-09-06 2008-03-20 Infineon Technologies Ag Phase locked loop
US20100150209A1 (en) * 2008-12-15 2010-06-17 Motorola, Inc. Method and device for generating a location signal
CN102291125A (zh) * 2010-06-15 2011-12-21 开曼晨星半导体公司 自动校准分数型锁相回路的快速锁相系统
US20120062297A1 (en) * 2010-09-10 2012-03-15 Analog Devices, Inc. Phase locked loop (pll) based frequency sweep generator
CN102801416A (zh) * 2011-05-27 2012-11-28 联咏科技股份有限公司 锁相回路电路
US20130169368A1 (en) * 2011-12-30 2013-07-04 Tensorcom, Inc. Method and Apparatus of a Resonant Oscillator Separately Driving Two Independent Functions
US20140118037A1 (en) * 2012-10-25 2014-05-01 National Chiao Tung University Phase-locked loop
US20160241301A1 (en) * 2015-02-17 2016-08-18 Nxp B.V. Time to digital converter and phase locked loop
CN105897259A (zh) * 2015-02-17 2016-08-24 恩智浦有限公司 时间数字转换器和锁相环

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112019212A (zh) * 2019-05-31 2020-12-01 硅谷实验室公司 锁相环中的参考时钟频率变化处理

Also Published As

Publication number Publication date
EP3425803A1 (en) 2019-01-09
CN109217868B (zh) 2023-07-25
US20190013815A1 (en) 2019-01-10
US10284209B2 (en) 2019-05-07
EP3425803B1 (en) 2020-01-01

Similar Documents

Publication Publication Date Title
CN109217868A (zh) 锁相回路
CN107528583B (zh) 使用采样时间至数字转换器的倍频延迟锁定环路
CN106341122B (zh) 具有多频段振荡器的锁相环以及校准其的方法
US8981855B2 (en) Method and apparatus for drift compensation in PLL
US20210021273A1 (en) Phase-locked loop (pll) circuit and clock generator including sub-sampling circuit
CN103701460B (zh) 锁相环ⅲ型数字鉴相器在低电平调谐环路的稳定工作方法
US20190296749A1 (en) Pll circuit
US11228318B1 (en) Bandwidth adjustability in an FMCW PLL system
US8633735B2 (en) Signal level adjusting device and high-frequency apparatus
CN102545836A (zh) 一种频率产生单元及其频率快速锁定方法
US8666012B2 (en) Operating a frequency synthesizer
JPH0561835B2 (zh)
KR102090185B1 (ko) 위상 잡음 최적화 장치 및 방법
US7940130B2 (en) Frequency generator and method of frequency generation with multiple sampling phase detectors
CN114710153A (zh) 一种锁相环装置、锁相环装置的锁定方法及雷达系统
US11115038B2 (en) Method for managing the startup of a phase-locked loop and corresponding integrated circuit
US7023249B1 (en) Phase locked loop with low phase noise and fast tune time
US6707408B2 (en) Sigma-delta pulse-width-modulated signal generator circuit
CN102045063B (zh) 用于锁相回路的压控振荡器的控制电路及其控制方法
US20210194430A1 (en) Signal Generator
US7120407B2 (en) Receiver and its tracking adjusting method
WO2013027314A1 (ja) 周波数掃引信号生成器、周波数成分分析装置、無線装置及び周波数掃引信号生成方法
JP2016161499A (ja) 周波数変調回路
CN100403653C (zh) 最大抖动容许偏差校准方法及其装置
US7671690B2 (en) Method and signal control system providing fast transitions in an oscillating signal

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant