JP5517808B2 - フィルタ装置 - Google Patents

Description

本発明は、半導体で構成され、通過帯域特性の調整機能を有するフィルタ装置に関するものである。

半導体で構成されたフィルタは、抵抗器や容量素子（コンデンサ）等の受動素子のばらつきの影響を受け、通過帯域特性（周波数特性と表現される場合もある）が変化するという問題がある。このため、調整回路を付加し、通過帯域特性を逐次調整する必要がある（たとえば、下記特許文献１，２参照）。

特許文献１には、フィルタに入力される参照信号（基準信号）と、フィルタから出力される信号との間の位相関係を比較する位相比較手段と、前記位相比較手段から出力される比較信号に応答してカウントアップまたはカウントダウンを行うアップダウンカウンタと、前記アップダウンカウンタの計数出力に基づいて、前記フィルタを制御するための制御信号をフィルタ定数を制御するための制御端子に供給する制御信号発生手段を備えるフィルタが記載されている。

ここで、前記制御信号発生手段は前記フィルタを制御するための基準バイアス電流を発生する電流源と、前記アップダウンカウンタの計数出力に対応した微調整用バイアス電流を発生させる電流源と、前記基準バイアス電流と前記微調整用バイアス電流とを加算する加算器を備える必要がある。

また、特許文献２には、第１の基準周波数信号、及びこれよりも高い周波数の第２の基準周波数信号を出力する発振器と、フィルタの入力端に、通常の入力信号と前記発振器出力とを切り換えて供給するスイッチと、前記第１の基準周波数信号によるフィルタ出力のピーク値Ｐ１と、前記第２の基準信号によるフィルタ出力のピーク値Ｐ２とをホールドし、これらを比較する比較手段と、前記比較結果がＰ２＞Ｐ１＋α（αは不感帯）の際には前記フィルタの通過帯域を低くさせ、Ｐ１＞Ｐ２＋αの際にはこの通過帯域を高くさせるべく制御する制御手段を備えるフィルタ調整回路が記載されている。

特開平９−８３２９４号公報 特開平５−２２０７６号公報

しかしながら、上記従来の特許文献１に記載のフィルタや特許文献２に記載のフィルタ調整回路では、通過帯域特性の調整回路として多くの回路を必要としており、特に、通過帯域特性として高精度な性能を必要としない場合でも調整回路として多くの回路が必要となり、回路の小型化に支障をきたしている、という問題があった。

本発明は、上記に鑑みてなされたものであって、従来よりも少ない回路規模で通過帯域特性の調整機能を実現するフィルタ装置を得ることを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、入力信号に対して帯域制限を行うフィルタ回路、および当該フィルタ回路の周波数特性を調整する調整回路からなるフィルタ装置であって、前記調整回路は、前記フィルタ回路へ基準信号が入力されている状態において、前記フィルタ回路への入力信号である第１の信号と前記フィルタ回路からの出力信号である第２の信号との比較結果に基づいて、前記フィルタ回路の周波数特性を調整することを特徴とする。

本発明によれば、抵抗器やコンデンサ等の受動素子により構成されたフィルタ装置において、通過帯域特性のばらつきを調整する機能を少ない回路規模で実現できる、という効果を奏する。

図１は、フィルタ装置の構成例を示す図である。 図２は、制御回路の構成例を示す図である。 図３は、フィルタ回路の通過帯域特性の一例を示す図である。

以下に、本発明にかかるフィルタ装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。

実施の形態．
図１は、本実施の形態のフィルタ装置の構成例を示す図である。図示したように、このフィルタ装置は、制御回路１、フィルタ回路２、コンパレータ３、スイッチ４および発振器５を備える。

制御回路１は、コンパレータ３からの入力信号および発振器５からの入力信号に基づいて、フィルタ回路２の通過帯域特性を調整する。フィルタ回路２は、スイッチ４からの入力信号に対して、制御回路１からの入力信号に応じた周波数通過帯域制限を実施する。スイッチ４から入力される信号の周波数通過帯域を制限する。コンパレータ３は、フィルタ回路２への入力信号とフィルタ回路２からの出力信号を比較し、比較結果を制御回路１へ出力する。スイッチ４は、外部からの入力信号と発振器５からの入力信号のいずれか一方を選択し、選択した信号をフィルタ回路２へ出力する。発振器５は、フィルタ回路２の通過帯域特性を調整するための基準信号を生成し、制御回路１およびスイッチ４に対して出力する。

図２は、制御回路１の構成例を示す図である。図示したように、制御回路１は、カウンタ１１、論理積回路（ＡＮＤ回路）１２、ｎビットシフトレジスタ１３、複数のスイッチＳ１〜Ｓｎ、および複数のコンデンサＣ１〜Ｃｎを含む。

制御回路１において、カウンタ１１は、発振器５で生成された基準信号を分周して所定周期の切り換えクロックを生成する。論理積回路１２は、カウンタ１１で生成された切り換えクロックとコンパレータ３からの出力信号の論理積を出力する。ｎビットシフトレジスタ１３は、論理積回路１２からの出力信号（論理積）に従って、スイッチＳ１〜ＳｎのＯＮ／ＯＦＦを制御する。スイッチＳ１〜Ｓｎは、コンデンサＣ１〜Ｃｎの使用有無を切り換える。すなわち、各スイッチは、接続されているコンデンサを使用する場合、ＯＮに切り換えられる。コンデンサＣ１〜Ｃｎは静電容量が同一のコンデンサであり、フィルタ回路２が利用する容量回路を構成する。

つづいて、本実施の形態のフィルタ装置の動作例について、図３を参照しながら説明する。図３は、フィルタ回路２の通過帯域特性の一例を示す図である。なお、図３に示した破線（垂直方向の破線）は、発振器５で生成される基準信号の周波数を示している。

本実施の形態のフィルタ装置においては、まず電源投入直後等の通過帯域特性を調整する段階になると、スイッチ４の設定が、発振器５からの入力信号を選択して出力するように切り換わる。これにより、発振器５で生成された基準信号がフィルタ回路２に入力される。フィルタ回路２は、制御回路１の設定値に対応した周波数通過帯域制限を入力信号である基準信号に対して行い、その結果得られた信号（帯域制限実施後の基準信号）を出力する。このときコンパレータ３は、フィルタ回路２への入力信号（帯域制限実施前の基準信号）とフィルタ回路２の出力信号（帯域制限実施後の基準信号）を比較し、比較結果を制御回路１へ出力する。具体的には、コンパレータ３は、フィルタ回路２で帯域制限が実施される前の基準信号の振幅幅と、帯域制限が実施された後の基準信号の振幅幅とを比較し、その差があらかじめ設定したしきい値よりも小さい場合は“Ｈ”論理を出力し、そうではない場合（しきい値以上の場合）には“Ｌ”論理を出力する。

制御回路１では、まずｎビットシフトレジスタ１３の初期値として、スイッチＳ１〜Ｓｎを全てＯＦＦにしてフィルタ回路２を初期状態（通過帯域特性を調整する前の状態）に設定するための値、たとえば、全ビット“Ｌ”信号が入っている。この初期状態におけるフィルタ回路２の通過帯域特性は、図３に示した（３）の状態である。このときの帯域制限実施前後の各基準信号の差（振幅幅の差）は、あらかじめ設定した値（ここでは１０ｄＢとする）よりも小さい（図３の（３）を初期状態とした場合では５ｄＢとなる）ため、コンパレータ３は“Ｈ”を出力し、この信号が論理積回路１２への入力となる。

コンパレータ３から論理積回路１２の一方の入力端子へ“Ｈ”信号が入力されるため、論理積回路１２のもう一方の入力端子への入力信号であるカウンタ１１出力（切り換えクロック）が、ｎビットシフトレジスタ１３へ入力される。ｎビットシフトレジスタ１３は、切り換えクロックが入力されると、レジスタ値を１ビットずつシフトして出力する。また、１ビット目には“Ｈ”信号を入力する（１ビット目の値を２ビット目にシフトするように動作する場合）。

この結果、スイッチＳ１のみがＯＮ状態となり、コンデンサＣ１を使用する構成となる。コンデンサＣ１を使用した場合のフィルタ回路２の通過帯域特性は、たとえば図３の（４）の状態となり、調整後の通過帯域特性（４）に応じた信号（帯域制限実施後の基準信号）がフィルタ回路２から出力されるようになる。しかし、この状態でも、コンパレータ３への２つの入力信号の振幅の差（６ｄＢ）は、あらかじめ設定した値（１０ｄＢ）よりも小さいため、コンパレータ３の出力は“Ｈ”のまま変動しない。したがって、ｎビットシフトレジスタ１３へ切り換えクロックがさらに入力され、コンデンサＣ２も使用する構成（コンデンサＣ１およびＣ２を使用する構成）となる。これに伴って、フィルタ回路２の通過帯域特性がさらに変化する（図３の（２）の状態に近づく）。

以上の調整動作を、コンパレータ３への２つの入力信号の振幅の差が設定した値（この例では図３の（２）の状態に相当する１０ｄＢ）となるまで繰り返し行う。

コンパレータ３への２つの入力信号の振幅の差があらかじめ設定した値（１０ｄＢ）と等しいか大きくなった場合、コンパレータ３の出力は“Ｌ”となる。その結果、制御回路１の論理積回路１２の出力が“Ｌ”固定となり、切り換えクロックがｎビットシフトレジスタ１３へ伝達されなくなるので、使用する容量値（コンデンサの数）が確定する。そして、容量値が確定すると、スイッチ４は、外部からの入力信号を選択して出力する設定に切り換わり、フィルタ回路２の通過帯域特性の調整が完了となる。

このように、本実施の形態のフィルタ装置は、入力された信号の帯域制限を行う（特定の周波数成分のみを通過させる）フィルタ回路、フィルタ回路の通過帯域特性を調整するための基準信号を生成する発振器、およびフィルタ回路の通過帯域特性を調整する制御回路を備え、制御回路は、フィルタ回路で帯域制限が実施される前の基準信号（フィルタ回路への入力信号）と帯域制限が実施された後の基準信号（フィルタ回路からの出力信号）の差分に基づいて、フィルタ回路の通過帯域特性を調整することとした。具体的には、差分があらかじめ設定した値よりも小さい場合、この差分が設定値以上となるまで使用する容量値を一定の調整幅で変更する動作を繰り返し実行することとした。これにより、半導体で生成された抵抗器やコンデンサ等の受動素子のばらつきの影響を簡単な回路で調整することが可能となり、装置を小型化できる。

なお、フィルタ回路２の初期状態を上記とは逆の設定、すなわち、フィルタ回路２の初期の（調整実施前の）通過帯域特性を図３の（１）としてもよい。この場合、たとえば、コンパレータ３の出力を反転させてから制御回路１へ入力するようにして、フィルタ回路２への入力信号の振幅とフィルタ回路２からの出力信号の振幅がしきい値よりも大きい場合に、論理積回路１２へ“Ｈ”が入力されるようにする。さらに、制御回路１においては、ｎビットシフトレジスタ１３の初期値として全ビット“Ｈ”が設定されているので、ｎビットシフトレジスタ１３に切り換えクロックが入力されてビットシフトを実施する際、１ビット目に“Ｌ”信号を設定する。このようにすることで、フィルタ回路２が使用する容量値が徐々に減少し、所望の通過帯域特性となったところでｎビットシフトレジスタ１３の出力値が固定化される。

以上のように、本発明にかかるフィルタ装置は、入力信号に対して帯域制限を行い、特定の周波数成分を通過させる機器として有用であり、特に、構成部品（抵抗器やコンデンサなどの受動素子）のばらつきの影響を抑えて所望の通過帯域特性を実現するフィルタ装置に適している。

１ 制御回路
２ フィルタ回路
３ コンパレータ
４ スイッチ
５ 発振器
１１ カウンタ
１２ 論理積回路
１３ ｎビットシフトレジスタ

Claims (3)

1. 入力信号に対して帯域制限を行うフィルタ回路、および当該フィルタ回路の周波数特性を調整する調整回路からなるフィルタ装置であって、
   前記調整回路は、
   前記フィルタ回路の周波数特性を調整する際に使用する基準信号を生成する発振器と、
   前記フィルタ回路へ基準信号が入力されている状態において、前記フィルタ回路への入力信号である第１の信号の振幅と前記フィルタ回路からの出力信号である第２の信号の振幅との差分を算出し、さらに、算出した差分を所定のしきい値と比較するコンパレータと、
   前記差分と前記しきい値の比較結果に基づいて、前記フィルタ回路が使用する容量値を調整する制御回路と、
   を備え、
   前記制御回路は、制御開始時点の前記容量値を設定可能な最大値または最小値に設定し、前記差分と前記しきい値が同じとなるか、前記差分と前記しきい値の大小関係が変化するまで、前記容量値を一定の調整幅で繰り返し調整する
   ことを特徴とするフィルタ装置。
2. 前記制御回路は、
   前記基準信号に基づいて所定周期の切り換えクロックを生成するカウンタと、
   すべてのビットを０に設定した状態、または、すべてのビットを１に設定した状態を初期状態とし、前記切り換えクロックが入力されるごとに１ビットずつシフトさせるｎビットシフトレジスタと、
   前記コンパレータからの出力値に応じて前記切り換えクロックを前記ｎビットシフトレジスタへ入力させる論理積回路と、
   前記フィルタ回路により使用され、前記ｎビットシフトレジスタの出力値に応じて容量値を変更する容量回路と、
   を備え、
   前記ｎビットシフトレジスタがビットシフト動作でｉ番目（ｉ＝１，２，…，ｎ−１）のビットをｉ＋１番目にシフトさせるように構成されている場合、前記論理積回路が前記切り換えクロックを前記ｎビットシフトレジスタへ入力させる際に、１番目のビット値として、前記ｎビットシフトレジスタの初期状態において各レジスタに設定されているビット値とは異なる値を設定する
   ことを特徴とする請求項１に記載のフィルタ装置。
3. 前記基準信号、および外部からの信号を入力信号とし、前記フィルタ回路の周波数特性が確定していない状態では前記基準信号を選択して前記フィルタ回路へ出力し、また、前記フィルタ回路の周波数特性が確定した状態では前記外部からの信号を選択して前記フィルタ回路へ出力するスイッチ、
   をさらに備えることを特徴とする請求項１または２に記載のフィルタ装置。

Images