JP2016195527A - チャージ・ポンプレギュレータおよびその制御方法 - Google Patents

Abstract

【課題】チャージ・ポンプレギュレータの出力信号に含まれるリップルを効果的に低減する。【解決手段】チャージ・ポンプレギュレータは、少なくとも第１のチャージ・ポンプ回路211および第２のチャージ・ポンプ回路212を含む。動作可能期間ENにおいて、第１のクロック信号CK1が第１のチャージ・ポンプ回路211に提供され、第２のクロック信号CK2が第２のチャージ・ポンプ回路212に提供される。従って、第１、第２のチャージ・ポンプ回路211, 212は、チャージ・ポンプレギュレータの出力端子に、出力電圧Voutを発生させる。動作可能期間ENの第１の期間において、第１のクロック信号CK1は第１の周波数f1を有する。そして、第２のクロック信号CK2は一定レベルに維持される。動作可能期間ENの第２の期間において、第１のクロック信号CK1および第２のクロック信号CK2の両方とも、第２の周波数f2を有する。【選択図】図4A

Description

本発明は電圧レギュレータに関し、より詳しくは、チャージ・ポンプレギュレータおよびその制御方法に関するものである。

図１は、従来のチャージ・ポンプレギュレータを示す回路図である。図１に示すように、チャージ・ポンプレギュレータ１００は、チャージ・ポンプ回路１１０、フィードバック検出器１２０およびクロックジェネレータ１３０を有する。出力信号Ｖｏｕｔは、チャージ・ポンプレギュレータ１００によって生成され、バルクコンデンサＣｂに供給される。

チャージ・ポンプ回路１１０は、ソースクロックＣＫを受けて、出力信号Ｖｏｕｔを生成する。ソースクロックＣＫが一定レベルに維持されているとき、出力信号Ｖｏｕｔの大きさは減少する。ソースクロックＣＫが高レベル状態と低レベル状態間で切り替えられるときに、出力信号Ｖｏｕｔの大きさはソースクロックＣＫの信号端（例えば、立ち上がりエッジまたは立下りエッジ）に応じて段階的に増加する。

さらに、フィードバック検出器１２０は、分圧器１２２およびコンパレータ１２４を含む。分圧器１２２は２つの抵抗器Ｒ１、Ｒ２からなる。分圧器１２２は、出力信号Ｖｏｕｔを受信して、フィードバック信号Ｖｆｂを生成する。コンパレータ１２４の負極入力端子は、フィードバック信号Ｖｆｂを受信し、コンパレータ１２４の正極入力端子は、基準電圧Ｖｒｅｆを入力する。コンパレータ１２４の出力端子は、許容信号（enabling signal）ＥＮを生成する。分圧器１２２において、出力信号Ｖｏｕｔとフィードバック信号Ｖｆｂとの関係は、
Ｖｆｂ＝（Ｒ２・Ｖｏｕｔ）／（Ｒ１＋Ｒ２）
として表される。出力信号Ｖｏｕｔの大きさが増加するにつれて、フィードバック信号Ｖｆｂの大きさは増加する。一方では、出力信号Ｖｏｕｔの大きさが減少するにつれて、フィードバック信号Ｖｆｂの大きさは減少する。

さらに、クロックジェネレータ１３０が許容信号ＥＮを受信したあと、クロックジェネレータ１３０は許容信号ＥＮに従ってソースクロックＣＫを生成する。さらに、フィードバック信号Ｖｆｂの大きさが基準電圧Ｖｒｅｆの大きさより高い場合、許容信号ＥＮはクロックジェネレータ１３０を無効にするために低レベル状態にある。そして、ソースクロックＣＫは一定レベルに維持される。従って、出力信号Ｖｏｕｔの大きさは、漸減する。フィードバック信号Ｖｆｂの大きさが基準電圧Ｖｒｅｆの大きさより低い場合、許容信号ＥＮはクロックジェネレータ１３０を有効にするために高レベル状態にある。従って、ソースクロックＣＫは高レベル状態と低レベル状態との間で切り替えられる。そして、出力信号Ｖｏｕｔの大きさはソースクロックＣＫの信号端に応じて段階的に増加する。

チャージ・ポンプレギュレータ１００が定常状態に達するときに、出力信号Ｖｏｕｔはターゲット電圧に近いレベルに維持される。ターゲット電圧は、Ｖｒｅｆ・（１＋Ｒ１／Ｒ２）に等しい。しかしながら、出力信号Ｖｏｕｔは、リップル（ripple）を含む。

特許文献１には、複数のポンプユニットを備えたチャージ・ポンプが開示されている。複数のポンプユニットは、ノイズ生成を最小化するため異なる時刻で切替えられる。

米国特許第５、２１６、５８８号明細書

本発明は、チャージ・ポンプレギュレータおよびその制御方法を提供する。

チャージ・ポンプレギュレータは、複数のチャージ・ポンプ回路を含む。複数のチャージ・ポンプ回路は、異なる時点に受け取られるフィルタ処理されたクロック（filtered clock）に従って有効にされる。従って、出力信号のリップルを効果的に減らすことができる。

本発明の一局面では、チャージ・ポンプレギュレータは、チャージ・ポンプモジュール、フィードバック検出器およびクロックジェネレータを含む。チャージ・ポンプモジュールは、ソースクロックを受けるクロック入力端子を有し、出力信号を提供する出力端子を有する。フィードバック検出器は、チャージ・ポンプモジュールの出力端子に接続される。フィードバック検出器は、出力信号を受信して、許容信号を生成する。クロックジェネレータは、許容信号を受信して、ソースクロックを生成する。許容信号に基づいて、ソースクロックは一定レベルに維持されるか、または、ソースクロックは高レベル状態と低レベル状態間で切り替えられる。チャージ・ポンプモジュールは、少なくとも第１のフィルタ、第１のチャージ・ポンプ回路、第２のフィルタおよび第２のチャージ・ポンプ回路を含む。第１のフィルタは、クロック入力端子からソースクロックを受けて、第１のフィルタ処理されたクロックを生成する。第１のチャージ・ポンプ回路は、第１のフィルタ処理されたクロックを受けて、チャージ・ポンプモジュールの出力端子に出力信号を生成する。第２のフィルタは、クロック入力端子からソースクロックを受けて、第２のフィルタ処理されたクロックを生成する。第２のチャージ・ポンプ回路は、第２のフィルタ処理されたクロックを受けて、チャージ・ポンプモジュールの出力端子に出力信号を生成する。クロックジェネレータからのソースクロックが高レベル状態と低レベル状態間で切り替えられる場合、ソースクロックは第１の期間において第１の周波数を有し、第２の期間において第２の周波数を有する。第１の周波数および第２の周波数は互いに異なる。

本発明の他の局面によれば、チャージ・ポンプレギュレータは、チャージ・ポンプモジュール、フィードバック検出器およびクロックジェネレータを含む。それぞれ、チャージ・ポンプモジュールの少なくとも２つのクロック入力端子は、第１のソースクロックおよび第２のソースクロックを受信する。チャージ・ポンプモジュールの出力端子は、出力信号を生成する。チャージ・ポンプモジュールは、少なくとも第１のチャージ・ポンプ回路および第２のチャージ・ポンプ回路を含む。第１のチャージ・ポンプ回路は、第１のソースクロックを受けて、チャージ・ポンプモジュールの出力端子に出力信号を生成する。第２のポンプ回路は、第２のソースクロックを受けて、チャージ・ポンプモジュールの出力端子に出力信号を生成する。フィードバック検出器は、チャージ・ポンプモジュールの出力端子に接続されている。フィードバック検出器は、出力信号を受信して、許容信号を生成する。クロックジェネレータは、許容信号を受信して、動作可能期間（enabled period）に第１のソースクロックおよび第２のソースクロックを生成する。動作可能期間の第１の期間において、クロックジェネレータからの第１のソースクロックは、第１の周波数を有し、クロックジェネレータからの第２のソースクロックは一定レベルに維持される。動作可能期間の第２の期間において、クロックジェネレータからの第１のソースクロックは第１の周波数を有し、クロックジェネレータからの第２のソースクロックは第２の周波数を有する、そこにおいて、第１の周波数および第２の周波数は異なる。

本発明の更なる局面によれば、チャージ・ポンプレギュレータの制御方法が提供される。チャージ・ポンプレギュレータは、少なくとも第１のチャージ・ポンプ回路および第２のチャージ・ポンプ回路を含む。制御方法は、次の各工程を含む。動作可能期間において、第１のクロック信号は、第１のチャージ・ポンプ回路に提供される。従って第１のチャージ・ポンプ回路は、チャージ・ポンプレギュレータの出力端子に出力電圧を発生させる。動作可能期間において、第２のクロック信号は、第２のチャージ・ポンプ回路に提供される。従って第２のチャージ・ポンプ回路は、チャージ・ポンプレギュレータの出力端子に出力電圧を発生させる。第１のクロック信号は第１の周波数を有し、第２のクロック信号は動作可能期間の第１の期間中、一定レベルに維持される。第１のクロック信号および第２のクロック信号は両方とも、動作可能期間中の第２の期間に、第１の周波数と異なる第２の周波数を有する。あるいは、第１のクロック信号は第１の周波数を有し、第２のクロック信号は動作可能期間の第１の期間に一定レベルに維持され、動作可能期間の第２の期間では、第１のクロック信号は第１の周波数を有し、第２のクロック信号は第２の周波数を有する。

本発明の多数の目的、特徴および利点は、添付の図面と合わせて考慮し、以下の本発明の実施形態の詳細な説明を読むことにより容易に明らかになるであろう。しかし、本明細書で採用する図面は、説明のためのものであり、限定的と考えるべきではない。

従来のチャージ・ポンプレギュレータを示す回路図である。 本発明の第１の実施形態によるチャージ・ポンプレギュレータを示す概略回路ブロック図である。 チャージ・ポンプレギュレータのクロックジェネレータを示す回路図である。 図３Ａのクロックジェネレータのソースクロックを示す概略タイミング波形図である。 図３Ａのクロックジェネレータのソースクロックを示す概略タイミング波形図である。 チャージ・ポンプレギュレータの典型的なチャージ・ポンプモジュールを示す回路図である。 図４Ａのチャージ・ポンプモジュールの各関連する信号を示す概略タイミング波形図である。 図４Ａのチャージ・ポンプモジュールの各関連する信号を示す概略タイミング波形図である。 本発明の第１の実施形態によるチャージ・ポンプレギュレータの他の典型的なチャージ・ポンプモジュールを示す回路図である。 図５Ａのチャージ・ポンプモジュールの各関連する信号を示す概略タイミング波形図である。 図５Ａのチャージ・ポンプモジュールの各関連する信号を示す概略タイミング波形図である。 本発明の第２の実施形態によるチャージ・ポンプレギュレータを示す概略回路ブロック図である。 チャージ・ポンプレギュレータのクロックジェネレータを示す回路図である。 図７Ａのクロックジェネレータのソースクロックを示す概略タイミング波形図である。 チャージ・ポンプレギュレータの各関連する信号を示す概略タイミング波形図である。

本発明の前記の目的および利点は、以下の詳細な説明および添付の図面を精査した後、当業者にはより容易に明らかになるであろう。

図２は、本発明の第１の実施形態によるチャージ・ポンプレギュレータを示す概略回路ブロック図である。図２に示すように、チャージ・ポンプレギュレータ２００は、チャージ・ポンプモジュール２１０、フィードバック検出器２２０およびクロックジェネレータ２３０を有する。出力信号Ｖｏｕｔは、チャージ・ポンプレギュレータ２００によって生成され、バルクコンデンサＣｂに伝達される。

チャージ・ポンプモジュール２１０は、ソースクロックＣＫを受けて、出力信号Ｖｏｕｔを生成する。ソースクロックＣＫが一定レベルに維持されるときに、出力信号Ｖｏｕｔの大きさは漸減する。しかしソースクロックＣＫが高レベル状態と低レベル状態間で切り替えられるときに、出力信号Ｖｏｕｔの大きさはソースクロックＣＫの信号端（例えば、立ち上がりエッジまたは立下りエッジ）に従って段階的に増加する。

さらに、フィードバック検出器２２０は、分圧器２２２およびコンパレータ２２４を含む。分圧器２２２は２つの抵抗器Ｒ１と、Ｒ２とからなる。分圧器２２２は、出力信号Ｖｏｕｔを受信して、フィードバック信号Ｖｆｂを生成する。コンパレータ２２４の負極入力端子は、フィードバック信号Ｖｆｂを受信する。コンパレータ２２４の正極入力端子は、基準電圧Ｖｒｅｆを受信する。コンパレータ２２４の出力端子は、許容信号ＥＮを生成する。分圧器２２２において、出力信号Ｖｏｕｔとフィードバック信号Ｖｆｂとの関係は、Ｖｆｂ＝（Ｒ２・Ｖｏｕｔ）／（Ｒ１＋Ｒ２）として表わされる。出力信号Ｖｏｕｔの大きさが増加するにつれて、フィードバック信号Ｖｆｂの大きさは増加する。一方では、出力信号Ｖｏｕｔの大きさが減少するにつれて、フィードバック信号Ｖｆｂの大きさは減少する。

さらに、クロックジェネレータ２３０が許容信号ＥＮを受信した後、クロックジェネレータ２３０は許容信号ＥＮに従ってソースクロックＣＫを生成する。さらに、フィードバック信号Ｖｆｂの大きさが基準電圧Ｖｒｅｆの大きさより高い場合、許容信号ＥＮはクロックジェネレータ２３０を無効にするために低レベル状態になり、そして、ソースクロックＣＫは一定レベルに維持される。従って、出力信号Ｖｏｕｔの大きさは、漸減する。

フィードバック信号Ｖｆｂの大きさが基準電圧Ｖｒｅｆの大きさより低い場合、許容信号ＥＮはクロックジェネレータ２３０を有効にするために高レベル状態になり、その結果、ソースクロックＣＫは高レベル状態と低レベル状態との間で切り替えられる。そして、出力信号Ｖｏｕｔの大きさはソースクロックＣＫの信号端に従って段階的に増加する。

チャージ・ポンプレギュレータ２００が定常状態に達するときに、出力信号Ｖｏｕｔはターゲット電圧Ｖｔａｒｇｅｔに近いレベルに維持される。ターゲット電圧は、Ｖｒｅｆ・（１＋Ｒ１／Ｒ２）に等しい。しかしながら、出力信号Ｖｏｕｔは、リップル（ripple）を含む。

本実施形態において、クロックジェネレータ２３０からのソースクロックＣＫの周波数は、時間とともに変化する。

以下、クロックジェネレータ２３０の動作を、図３Ａ、３Ｂおよび図３Ｃを参照して説明する。図３Ａは、本発明の第１の実施形態によるチャージ・ポンプレギュレータのクロックジェネレータを示す概略回路図である。図３Ｂおよび図３Ｃは、図３Ａのクロックジェネレータのソースクロックを示す概略タイミング波形図である。

本実施形態において、クロックジェネレータ２３０は、リング発振器である。クロックジェネレータ２３０は、複数のインバータ回路２３１と、インバータ回路２３２と、インバータ回路２３３とを備える。各インバータ回路２３１、２３２および２３３は複数のＮＯＴゲートを含み、それらは互いに平行に接続されている。各インバータ回路２３１、２３２および２３３のＮＯＴゲートは、制御信号Ｃｔｒｌに従って決定される。

通常、使用可能ＮＯＴゲートの数が多いほど、インバータ回路２３１、２３２または２３３の駆動力は強くなり、ソースクロックＣＫの周波数はより高くなる。使用可能ＮＯＴゲートの数がより少なくなると、インバータ回路２３１、２３２または２３３の駆動力はより弱くなり、ソースクロックＣＫの周波数は低くなる。

動作しない期間において、クロックジェネレータ２３０によって受け取られた許容信号ＥＮは、低レベル状態にある。一方、スイッチング素子ＳＷは開状態であり、リング発振器はループを形成することができない。この状況の下で、ソースクロックＣＫは、一定レベルに維持される。

動作可能な期間において、クロックジェネレータ２３０によって受け取られた許容信号ＥＮは、高レベル状態となる。一方、スイッチング素子ＳＷは閉じた状態にあり、リング発振器はループを形成する。この状況の下で、ソースクロックＣＫは、高レベル状態と低レベル状態との間で切り替えられる。

そのうえ、制御回路２３５によって受け取られた許容信号ＥＮが低レベル状態にある場合、制御回路２３５は無効にされる。制御回路２３５によって受け取られた許容信号ＥＮが高レベル状態にある場合、制御回路２３５は有効にされる。この結果、インバータ回路２３１、２３２および２３３の使用可能ＮＯＴゲートの数は、制御信号Ｃｔｒｌに従って変えられる。本発明の実施形態によれば、制御回路２３５は、制御信号Ｃｔｒｌに従って指定された時点にインバータ回路２３１、２３２および２３３の使用可能ＮＯＴゲートの数を変えるようにプログラムされる。

図３Ｂを参照する。時点ｔ１と時点ｔ２との間において、最も大きな数のＮＯＴゲートが制御信号Ｃｔｒｌに従って有効にされている。従って、ソースクロックＣＫは、時点ｔ１と時点ｔ２の間の期間に最も高い周波数ｆ１で動く。時点ｔ２と時点ｔ３との間において、より少ない数のＮＯＴゲートが制御信号Ｃｔｒｌに従って有効にされる。従って、ソースクロックＣＫは、時点ｔ２と時点ｔ３との間に低い周波数ｆ２を有し、時点ｔ３と時点ｔ４との間において、最少の数のＮＯＴゲートが、制御信号Ｃｔｒｌに従って有効にされる。従って、ソースクロックＣＫは、時点ｔ３と時点ｔ４の間に最低の周波数ｆ３を有する。

換言すれば、インバータ回路２３１、２３２および２３３の使用可能ＮＯＴゲートは、設定された時点で制御回路２３５によって、段階的に減少する。従って、ソースクロックＣＫの周波数は、漸減する。

図３Ｃを参照して、時点ｔａと時点ｔｂとの間の期間において、より少ない数のＮＯＴゲートが、制御信号Ｃｔｒｌに従って有効にされる。この結果、ソースクロックＣＫは、時点ｔａと時点ｔｂとの間により低い周波数ｆａとなる。時点ｔｂと時点ｔｃとの間において、より大きな数のＮＯＴゲートが制御信号Ｃｔｒｌに従って有効にされる。従って、ソースクロックＣＫは、時点ｔｂと時点ｔｃとの間でより高い周波数ｆｂとなる。時点ｔｃと時点ｔｄとの間において、最も大きな数のＮＯＴゲートが、制御信号Ｃｔｒｌに従って有効にされる。従って、ソースクロックＣＫは、時点ｔｃと時点ｔｄとの間で最も高い周波数ｆｃを有する。

換言すれば、インバータ回路２３１、２３２および２３３の使用可能ＮＯＴゲートは、設定された時点の制御回路２３５によって、段階的に増加する。この結果、ソースクロックＣＫの周波数は、段階的に増加する。

クロックジェネレータ２３０がリング発振器に限られていないことに注意されたい。類似の機能を有するクロックジェネレータを、本発明の実施形態におけるクロックジェネレータ２３０として用いることが可能である。さらに、制御回路２３５は抵抗器ｒの抵抗値またはコンデンサｃの容量値を変えるようにプログラムされてもよい。その結果、ソースクロックＣＫの周波数も対応して変化する。

図４Ａは、本発明の第１の実施形態におけるチャージ・ポンプレギュレータの典型的なチャージ・ポンプモジュールを示す回路図である。図４Ｂおよび図４Ｃは、図４Ａのチャージ・ポンプモジュールの関連する信号を示す概略タイミング波形図である。

チャージ・ポンプモジュール２１０は、複数のフィルタと、複数のチャージ・ポンプ回路とを有する。本実施形態において、クロックジェネレータ２３０から発生するソースクロックは、３つの可変周波数を有する。そして、チャージ・ポンプモジュール２１０は、３つのフィルタ２１６、２１７、２１８および３つのチャージ・ポンプ回路２１１、２１２、２１３を含む。

本発明の範囲内で、多数の修正および変更がなされることができることに注意されたい。例えば、クロックジェネレータ２３０によって発生するソースクロックはＮ個の可変周波数を有してもよい。そして、チャージ・ポンプモジュール２１０はＮ個のフィルタおよびＮ個のチャージ・ポンプ回路を含む。そこにおいてＮは、２もしくはそれよりより大きい整数である。

本実施形態において、フィルタ２１６、２１７および２１８は、低域通過（low pass）フィルタである。フィルタ２１６は最大のバンド幅を有する。そして、周波数ｆ１、ｆ２およびｆ３の全てがこの最大のバンド幅内にある。フィルタ２１７は、中間のバンド幅を有し、ｆ２およびｆ３の両方とも中間のバンド幅内にある。フィルタ２１８は、最も少ないバンド幅を有し、周波数ｆ３だけが最も小さいバンド幅の中にある。

フィルタ２１６は、ソースクロックＣＫを受けて、チャージ・ポンプ回路２１１に第１のフィルタ処理されたクロックＣＫ１を生成する。フィルタ２１７は、ソースクロックＣＫを受けて、チャージ・ポンプ回路２１２に第２のフィルタ処理されたクロックＣＫ２を生成する。フィルタ２１８は、ソースクロックＣＫを受けて、チャージ・ポンプ回路２１３に第３のフィルタ処理されたクロックＣＫ３を生成する。さらに、チャージ・ポンプ回路２１１、２１２および２１３の各出力端子は互いに接続される。出力信号Ｖｏｕｔはチャージ・ポンプ回路２１１、２１２および２１３の出力端子から出力される。

図４Ｂを参照して、時点ｔ１と時点ｔ４との間の期間において、許容信号ＥＮは高レベル状態にあり、クロックジェネレータ２３０はソースクロックＣＫを生成するようにされる。ソースクロックＣＫは時点ｔ１と時点ｔ２との間で周波数ｆ１を有する。ソースクロックＣＫは時点ｔ２と時点ｔ３との間で周波数ｆ２を有し、ソースクロックＣＫは時点ｔ３と時点ｔ４との間で周波数ｆ３を有する。ｆ１はｆ２より高く、ｆ２はｆ３より高い。

この結果、時点ｔ１と時点ｔ２との間に、フィルタ２１６からの第１のフィルタ処理されたクロックＣＫ１だけが、周波数ｆ１の高レベル状態と低レベル状態との間で切り替えられる。しかし、フィルタ２１７から第２のフィルタ処理されたクロックＣＫ２と、フィルタ２１８から第３のフィルタ処理されたクロックＣＫ３は、一定のレベルに維持される。換言すれば、チャージ・ポンプ回路２１１だけが、時点ｔ１と時点ｔ２との間に出力電圧Ｖｏｕｔを生成する。この状況の下で、チャージ・ポンプモジュール２１０は、最も弱い駆動力を有する。

時点ｔ２と時点ｔ３との間において、フィルタ２１６からの第１のフィルタ処理されたクロックＣＫ１およびフィルタ２１７からの第２のフィルタ処理されたクロックＣＫ２は、周波数ｆ２で高レベル状態と低レベル状態との間で切り替えられる。しかし、フィルタ２１８から第３のフィルタ処理されたクロックＣＫ３は一定レベルに維持される。換言すれば、チャージ・ポンプ回路２１１および２１２が、時点ｔ２と時点ｔ３との間に出力電圧Ｖｏｕｔを生成する。この状況の下で、チャージ・ポンプモジュール２１０は、より強い駆動力を有する。

時点ｔ３と時点ｔ４との間において、フィルタ２１６からの第１のフィルタ処理されたクロックＣＫ１、フィルタ２１７からの第２のフィルタ処理されたクロックＣＫ２およびフィルタ２１８からの第３のフィルタ処理されたクロックＣＫ３が、周波数ｆ３で高レベル状態と低レベル状態との間で切り替えられる。換言すれば、チャージ・ポンプ回路２１１、２１２および２１３は、時点ｔ３と時点ｔ４との間に出力電圧Ｖｏｕｔを生成する。この状況の下で、チャージ・ポンプモジュール２１０は、最も強い駆動力を有する。

図４Ｃを参照して、時点ｔｍとｔｎとの間、ｔｏとｔｐとの間、およびｔｑとｔｒとの間の各期間において、許容信号ＥＮは高レベル状態にある。従って、ソースクロックＣＫは高レベル状態と低レベル状態との間で切り替えられる。そして、出力信号Ｖｏｕｔの大きさは段階的に増加する。さらに、フィルタ２１６、２１７および２１８が異なるバンド幅を有するので、許容信号ＥＮが高レベル期間の間に、３つのチャージ・ポンプ回路２１１、２１２および２１３は異なる時点で有効にされる。ソースクロックＣＫの周波数が時間とともに変化するので、フィルタ２１６、２１７および２１８は、対応する時点のソースクロックＣＫの周波数に従って操作される。

図５Ａは、本発明の第１の実施形態に係るチャージ・ポンプレギュレータの他の典型的なチャージ・ポンプモジュールを示す回路図である。図５Ｂおよび図５Ｃは、図５Ａのチャージ・ポンプモジュールの各関連する信号を示す概略タイミング波形図である。チャージ・ポンプモジュール２１０は、複数のフィルタと複数のチャージ・ポンプ回路とを備える。

本実施形態において、フィルタ２１６、２１７および２１８は、高域通過（high pass）フィルタである。フィルタ２１６は最大のバンド幅を有し、周波数ｆａ、ｆｂおよびｆｃの全てがこの最大のバンド幅内にある。フィルタ２１７は、中間のバンド幅を有し、ｆｂとｆｃの両方ともこの中間のバンド幅内にある。フィルタ２１８は、最も狭いバンド幅を有し、周波数ｆｃだけがこの最も狭いバンド幅内にある。

フィルタ２１６は、ソースクロックＣＫを受けて、チャージ・ポンプ回路２１１に第１のフィルタ処理されたクロックＣＫ１を生成する。フィルタ２１７は、ソースクロックＣＫを受けて、チャージ・ポンプ回路２１２に第２のフィルタ処理されたクロックＣＫ２を生成する。フィルタ２１８は、ソースクロックＣＫを受けて、チャージ・ポンプ回路２１３に第３のフィルタ処理されたクロックＣＫ３を生成する。さらに、チャージ・ポンプ回路２１１、２１２および２１３の出力端子は互いに接続され、出力信号Ｖｏｕｔはチャージ・ポンプ回路２１１、２１２および２１３の出力端子から出力される。

図５Ｂを参照して、時点ｔａと時点ｔｄとの間の期間において、許容信号ＥＮは高レベル状態にあり、クロックジェネレータ２３０はソースクロックＣＫを生成する。ソースクロックＣＫは時点ｔａと時点ｔｂとの間に周波数ｆａを有し、ソースクロックＣＫは時点ｔｂと時点ｔｃとの間に周波数ｆｂを有し、時点ｔｃと時点ｔｄとの間に周波数ｆｃを有する。ｆｃはｆｂより高く、ｆｂはｆａより高い。

従って、時点ｔａと時点ｔｂとの間に、フィルタ２１６から第１のフィルタ処理されたクロックＣＫ１だけが周波数ｆａで高レベル状態と低レベル状態との間で切り替えられる。しかし、フィルタ２１７からの第２のフィルタ処理されたクロックＣＫ２および、フィルタ２１８からの第３のフィルタ処理されたクロックＣＫ３は一定レベルに維持される。換言すれば、チャージ・ポンプ回路２１１だけが、時点ｔａと時点ｔｂとの間に出力電圧Ｖｏｕｔを生成する。この状況の下で、チャージ・ポンプモジュール２１０は、最も弱い駆動力を有する。

時点ｔｂと時点ｔｃとの間において、フィルタ２１６からの第１のフィルタ処理されたクロックＣＫ１およびフィルタ２１７からの第２のフィルタ処理されたクロックＣＫ２が、周波数ｆｂで高レベル状態と低レベル状態間で切り替えられる。しかし、フィルタ２１８からの第３のフィルタ処理されたクロックＣＫ３は一定レベルに維持される。換言すれば、チャージ・ポンプ回路２１１および２１２は、時点ｔｂと時点ｔｃとの間に出力電圧Ｖｏｕｔを生成する。この状況の下で、チャージ・ポンプモジュール２１０は、より強い駆動力を有する。

時点ｔｃと時点ｔｄとの間において、フィルタ２１６からの第１のフィルタ処理されたクロックＣＫ１、フィルタ２１７からの第２のフィルタ処理されたクロックＣＫ２およびフィルタ２１８からの第３のフィルタ処理されたクロックＣＫ３は、周波数ｆｃで高レベル状態と低レベル状態間で切り替えられる。換言すれば、チャージ・ポンプ回路２１１、２１２および２１３は、時点ｔｃと時点ｔｄとの間に出力電圧Ｖｏｕｔを生成する。この状況の下で、チャージ・ポンプモジュール２１０は、最も強い駆動力を有する。

図５Ｃを参照して、時点ｔｓとｔｔとの間、ｔｕとｔｖとの間およびｔｗとｔｘとの間の各時間間隔において、許容信号ＥＮは、高レベル状態にある。従って、ソースクロックＣＫは高レベル状態と低レベル状態との間で切り替えられ、出力信号Ｖｏｕｔの大きさは段階的に増加する。さらに、許容信号ＥＮの高レベル期間の間に、３つのチャージ・ポンプ回路２１１、２１２および２１３は異なる時点に有効にされる。フィルタ２１６、２１７および２１８が異なるバンド幅を有するからである。ソースクロックＣＫの周波数が時間とともに変化するので、フィルタ２１６、２１７および２１８はソースクロックＣＫの周波数に従って対応する時点に操作される。

図６は、本発明の第２の実施形態に係るチャージ・ポンプレギュレータを示す概略回路ブロック図である。図６に示すように、チャージ・ポンプレギュレータ６００は、チャージ・ポンプモジュール６１０、フィードバック検出器６２０およびクロックジェネレータ６３０を有する。出力信号Ｖｏｕｔは、チャージ・ポンプレギュレータ６００によって生成され、バルクコンデンサＣｂに供給される。

本実施形態において、チャージ・ポンプモジュール６１０は、３つのチャージ・ポンプ回路６１１、６１２および６１３を含む。チャージ・ポンプ回路６１１、６１２および６１３が３つのソースクロックＣＫ１、ＣＫ２およびＣＫ３をそれぞれ受信したあと、出力信号Ｖｏｕｔがチャージ・ポンプモジュール６１０から出力される。

さらに、フィードバック検出器６２０は、分圧器６２２およびコンパレータ６２４を有する。分圧器６２２は２つの抵抗器Ｒ１と、Ｒ２からなる。分圧器６２２の動作は、第１の実施形態のそれらと類似していて、本願明細書において、冗長に説明しない。
本発明の教示の範囲内で、多数の修正および変更ができることに注意されたい。例えば、クロックジェネレータ６３０によって発生されるソースクロックはＮ個の可変周波数を有し、チャージ・ポンプモジュール６１０はＮ個のチャージ・ポンプ回路を含んでいてもよい。Ｎは、２もしくはそれより大きい整数である。

クロックジェネレータ６３０が許容信号ＥＮを受信するときに、３つのソースクロックＣＫ１、ＣＫ２およびＣＫ３は異なる時点で生成される。３台のソースクロックＣＫ１、ＣＫ２およびＣＫ３の各周波数は異なる。例えば、許容信号ＥＮが低レベル状態にある場合、クロックジェネレータ６３０は無効にされる。従って、３台のソースクロックＣＫ１、ＣＫ２およびＣＫ３はそれぞれ一定レベルに維持される。そして、出力信号Ｖｏｕｔの大きさは漸減する。

許容信号ＥＮが高レベル状態にあるという場合、クロックジェネレータ６３０が有効にされる。従って、クロックジェネレータ６３０は異なる時点で、異なる周波数を有する３つのソースクロックＣＫ１、ＣＫ２およびＣＫ３を生成する。そして、出力信号Ｖｏｕｔの大きさは段階的に増加する。

図７Ａは、本発明の第２の実施形態に係るチャージ・ポンプレギュレータのクロックジェネレータを示す回路図である。図７Ｂは、図７Ａのクロックジェネレータのソースクロックを示す概略タイミング波形図である。

本実施形態において、クロックジェネレータ６３０は、３つのリング発振器６４２、６４４、６４６および制御回路６４０を有する。リング発振器６４２、６４４および６４６の各々の構成は、図３Ａのそれらと類似していて、本願明細書において、冗長に説明しないことにする。

リング発振器６４２のインバータ回路６３１、６３２および６３３は、最も強い駆動力を有する。リング発振器６４４のインバータ回路６３４、６３５および６３６は、強い駆動力を有する。リング発振器６４６のインバータ回路６３７、６３８および６３９は、最も弱い駆動力を有する。換言すれば、第１のソースクロックＣＫ１は最も高い周波数を有し、第２のソースクロックＣＫ２は第２の最も高い周波数を有し、第３のソースクロックＣＫ３は最低の周波数を有する。

動作しない期間において、制御回路６４０によって受け取られた許容信号ＥＮは低レベル状態にある。一方、３つのスイッチング素子ＳＷ１、ＳＷ２およびＳＷ３は制御回路６４０から制御信号Ｃｔｒｌに従って開状態にあり、３つのリング発振器はループとして形成されることができない。

動作可能な期間において、制御回路６４０によって受け取られた許容信号ＥＮは、高レベル状態にある。一方、３つのスイッチング素子ＳＷ１、ＳＷ２およびＳＷ３は、それぞれ制御信号Ｃｔｒｌに従ってそれぞれ閉状態にある。この状況の下で、ソースクロックＣＫ１、ＣＫ２およびＣＫ３が、対応して発生する。

図７Ｂを参照して、時点ｔ１と時点ｔ４との間の期間において、スイッチング素子ＳＷ１は、制御信号Ｃｔｒｌに従って閉状態にある。従って、第１のソースクロックＣＫ１は、時点ｔ１と時点ｔ４との間に最も高い周波数を有する。時点ｔ２と時点ｔ４との間において、スイッチング素子ＳＷ２は、制御信号Ｃｔｒｌに従って閉状態にある。従って、第２のソースクロックＣＫ２は、時点ｔ２と時点ｔ４との間に２番目に高い周波数を有する。時点ｔ３と時点ｔ４との間において、スイッチング素子ＳＷ３は、制御信号Ｃｔｒｌに従って閉状態にある。従って、第３のソースクロックＣＫ３は、時点ｔ３と時点ｔ４との間に最低周波数を有する。

チャージ・ポンプモジュール６１０の３つのチャージ・ポンプ回路６１１、６１２および６１３はそれぞれ３つのソースクロックＣＫ１、ＣＫ２およびＣＫ３に従って動作する。そして、出力信号Ｖｏｕｔはチャージ・ポンプモジュール６１０から出力される。特に、チャージ・ポンプ回路６１１が第１のソースクロックＣＫ１に従って時点ｔ１で出力信号Ｖｏｕｔの生成を開始し、チャージ・ポンプ回路６１２は第２のソースクロックＣＫ２に従って時点ｔ２で出力信号Ｖｏｕｔを生成し始める。さらに、チャージ・ポンプ回路６１３は第３のソースクロックＣＫ３に従って時点ｔ３で出力信号Ｖｏｕｔを生成し始める。これ以外の場合、ソースクロックＣＫ１、ＣＫ２およびＣＫ３は一定レベルに維持される。そして、３つのチャージ・ポンプ回路６１１、６１２および６１３は無効にされる。

クロックジェネレータ６３０によって、ソースクロックＣＫ１、ＣＫ２およびＣＫ３を生成するシーケンスが制限的なものではないことに注意されたい。例えば、若干の他の実施形態で、最低周波数を有する第３のソースクロックＣＫ３が最初に起動し、それから、次に高い周波数を有する第２のソースクロックＣＫ２が起動し、最も高い周波数を有する第１のソースクロックＣＫ１が最後に起動するようにしてもよい。さらに、クロックジェネレータ６３０は、３つのリング発振器に限られない。類似の機能を有するクロックジェネレータを、本発明のクロックジェネレータ６３０として用いることが可能である。さらに、抵抗器ｒの抵抗値またはコンデンサｃの容量値を変えることによって、クロックジェネレータ６３０によって発生するソースクロックＣＫ１、ＣＫ２およびＣＫ３の周波数を調整することができる。

図８は、本発明の第２の実施形態に係るチャージ・ポンプレギュレータの各関連する信号を示す概略タイミング波形図である。時点ｔａとｔｂとの間、時点ｔｃとｔｄとの間、および時点ｔｅとｔｆとの間の各期間において、許容信号ＥＮは高レベル状態にある。従って、３個のソースクロックＣＫ１、ＣＫ２およびＣＫ３は異なる時点に高レベル状態と低レベル状態との間で切り替えられる。そして、チャージ・ポンプ回路６１１、６１２および６１３からの出力信号Ｖｏｕｔは段階的に増加する。加えて、３つのソースクロックＣＫ１、ＣＫ２およびＣＫ３の周波数は異なる。

前記説明したとおり、本発明は、チャージ・ポンプレギュレータおよびその制御方法を提供する。チャージ・ポンプレギュレータは、少なくとも第１のチャージ・ポンプ回路および第２のチャージ・ポンプ回路を備える。動作期間において、第１のクロック信号が第１のチャージ・ポンプ回路に提供されるので、出力電圧は第１のチャージ・ポンプ回路からチャージ・ポンプレギュレータの出力端子に出力される。そのうえ、動作期間に、第２のクロック信号が第２のチャージ・ポンプ回路に提供されるので、出力電圧は第２のチャージ・ポンプ回路からチャージ・ポンプレギュレータの出力端子に出力される。

そのうえ、動作期間の第１の期間に、第１のクロック信号は第１の周波数を有し、第２のクロック信号は一定レベルに維持される。動作期間の第２の期間に、第１のクロック信号および第２のクロック信号は、第２の周波数を有し、第１の周波数および第２の周波数は、互いに異なる。

別の例として、動作期間の第１の期間に、第１のクロック信号は第１の周波数を有し、第２のクロック信号は一定レベルに維持される。動作期間の第２の期間に、第１のクロック信号は第１の周波数を有し、第２のクロック信号は第２の周波数を有し、第１の周波数および第２の周波数は互いに異なる。

現在最も実用的で好適な実施形態と考えられるものの観点から本発明を説明してきたが、本発明が、開示された実施形態に制限される必要はないことは理解されるべきである。その反対に、添付の請求項の精神および範囲に含まれる様々な変更および同様な構成をカバーすることが意図されており、添付の特許請求の範囲は、当該すべての変更および同様な構造を包含するようにもっとも広い解釈に従うべきである。

Claims (14)

1. ソースクロックを受けるクロック入力端子と出力信号を提供する出力端子とを有するチャージ・ポンプモジュールと、
   前記チャージ・ポンプモジュールの前記出力端子と接続され、出力信号を受信して許容信号を生成するフィードバック検出器と、
   前記許容信号を受信しソースクロックを生成するクロックジェネレータであって、前記許容信号に従って、前記ソースクロックを一定レベルに維持し、または、前記ソースクロックを高レベル状態と低レベル状態との間で切り替えるクロックジェネレータ、とを有し、
   前記チャージ・ポンプモジュールは、第１のフィルタ、第１のチャージ・ポンプ回路、第２のフィルタおよび第２のチャージ・ポンプ回路を備え、
   前記第１のフィルタは、前記クロック入力端子から前記ソースクロックを受けて、第１のフィルタ処理されたクロックを生成し、
   前記第１のチャージ・ポンプ回路は、前記第１のフィルタ処理されたクロックを受けて、前記チャージ・ポンプモジュールの出力端子に、前記出力信号を生成し、
   前記第２のフィルタは、前記クロック入力端子から前記ソースクロックを受けて、第２のフィルタ処理されたクロックを生成し、
   前記第２のチャージ・ポンプ回路は、前記第２のフィルタ処理されたクロックを受けて、前記チャージ・ポンプモジュールの出力端子に、前記出力信号を生成し、
   前記クロックジェネレータからのソースクロックが高レベル状態と低レベル状態との間で切り替えられたときに、ソースクロックは第１の期間において第１の周波数を有し、ソースクロックは第２の期間において第２の周波数を有し、前記第１および第２の周波数が互いに異なる、チャージ・ポンプレギュレータ。
2. 前記第１の期間に、前記第１のフィルタ処理されたクロックは第１の周波数を有し、前記第２のフィルタ処理されたクロックは一定レベルに維持され、前記第２の期間に、前記第１のフィルタ処理されたクロックおよび前記第２のフィルタ処理されたクロックのいずれも第２の周波数を有する、請求項１に記載のチャージ・ポンプレギュレータ。
3. 前記第１のフィルタおよび前記第２のフィルタは低域通過フィルタであって、第１の周波数が第２の周波数より高く、前記第１のフィルタのバンド幅は、前記第２のフィルタのバンド幅より大きい、請求項２に記載のチャージ・ポンプレギュレータ、
4. 前記第１のフィルタおよび前記第２のフィルタは、高域通過フィルタであって、第１の周波数が第２の周波数より低く、前記第１のフィルタのバンド幅は、前記第２のフィルタのバンド幅より大きい、請求項２に記載のチャージ・ポンプレギュレータ。
5. 前記フィードバック検出器は、
   出力信号を受信し、フィードバック信号を生成する分圧器と、
   コンパレータの第１の入力端子でフィードバック信号を受信し、前記コンパレータの２本目の入力端子で基準電圧を受信する前記コンパレータと、
   前記クロックジェネレータに許容信号を生成するコンパレータの出力端子とを備える、請求項１に記載のチャージ・ポンプレギュレータ。
6. 前記分圧器は、チャージ・ポンプモジュールの出力端子とアース端子の間に直列的に接続された第１の抵抗器と、第２の抵抗器とを備え、
   前記出力信号は、Ｖｒｅｆ・（１＋Ｒ１／Ｒ２）に等しく、
   Ｖｒｅｆは、基準電圧であり、
   Ｒ１は第１の抵抗器の抵抗値であり、
   Ｒ２は第２の抵抗器の抵抗値である、請求項５に記載のチャージ・ポンプレギュレータ。
7. 少なくとも２つのクロック入力端子で、第１のソースクロックおよび第２のソースクロックのそれぞれを受け、出力端子で、出力信号を生成するチャージ・ポンプモジュールであって、少なくとも第１のチャージ・ポンプ回路および第２のチャージ・ポンプ回路を備え、前記第１のチャージ・ポンプ回路は、前記第１のソースクロックを受けて、出力端子に出力信号を生成し、前記第２のポンプ回路は、前記第２のソースクロックを受けて、チャージ・ポンプモジュールの出力端子に、出力信号を生成する、チャージ・ポンプモジュールと、
   前記チャージ・ポンプモジュールの出力端子に接続されたフィードバック検出器であって、前記出力信号を受信して、許容信号を生成する、フィードバック検出器と、
   前記許容信号を受信し、動作可能期間において第１のソースクロックおよび第２のソースクロックを生成するクロックジェネレータとを有し、
   前記動作可能期間の第１の期間に、前記クロックジェネレータからの第１のソースクロックは第１の周波数を有し、前記クロックジェネレータからの第２のソースクロックは一定レベルに維持され、前記動作可能期間の第２の期間に、前記クロックジェネレータからの第１のソースクロックは第１の周波数を有し、前記クロックジェネレータからの第２のソースクロックは第２の周波数を有し、前記第１の周波数および前記第２の周波数が互いに異なる、チャージ・ポンプレギュレータ。
8. 前記クロックジェネレータは、少なくとも第１のリング発振器と、第２のリング発振器を備え、第１のリング発振器が第１の期間および第２の期間に第１の周波数を有する第１のソースクロックを生成し、第２のリング発振器は、第２の期間に第２の周波数を有する第２のソースクロックを生成する、請求項７に記載のチャージ・ポンプレギュレータ。
9. 出力信号を受信し、フィードバック信号を生成する分圧器と、
   第１の入力端子でフィードバック信号を受信し、第２の入力端子で基準電圧を受信し、そして、出力端子で、クロックジェネレータに許容信号を生成するコンパレータとを含むフィードバック検出器をさらに備える、請求項７に記載のチャージ・ポンプレギュレータ。
10. 前記分圧器は、チャージ・ポンプモジュールの出力端子とアース端子の間に直列的に接続された、第１の抵抗器と第２の抵抗器を備え、前記出力信号は、Ｖｒｅｆ・（１＋Ｒ１／Ｒ２）に等しく、Ｖｒｅｆは、基準電圧であり、Ｒ１は第１の抵抗器の抵抗値であり、Ｒ２は第２の抵抗器の抵抗値である、請求項９に記載のチャージ・ポンプレギュレータ。
11. 少なくとも第１のチャージ・ポンプ回路および第２のチャージ・ポンプ回路を有するチャージ・ポンプレギュレータの制御方法であって、
    前記第１のチャージ・ポンプ回路が前記チャージ・ポンプレギュレータの出力端子に出力電圧を発生させるように、動作可能期間中に第１のクロック信号を前記第１のチャージ・ポンプ回路に提供するステップと、
    前記第２のチャージ・ポンプ回路が前記チャージ・ポンプレギュレータの出力端子に出力電圧を発生させるように、動作可能期間中に第２のクロック信号を前記第２のチャージ・ポンプ回路に提供するステップとを備え、
    前記第１のクロック信号が第１の周波数を有し、前記第２のクロック信号は動作可能期間の第１の期間において一定レベルに維持され、第１のクロック信号と第２のクロックの両方は、動作可能期間の第２の期間に前記第１の周波数と異なる第２の周波数を有し、または、
    前記第１のクロック信号は、第１の周波数を有し、前記第２のクロック信号は動作可能期間中の第１の期間に一定レベルに維持され、第１のクロック信号が第１の周波数を有し、前記第２のクロック信号は動作可能期間中の第２の期間に第２の周波数を有する、チャージ・ポンプレギュレータの制御方法。
12. 動作しない期間に、前記第１のクロック信号および前記第２のクロック信号が一定レベルに維持される、請求項１１に記載の制御方法。
13. 第１の期間に第１の周波数を有し、第２の期間に第２の周波数を有するソースクロックを受けるステップと、
    第１のフィルタが第１のクロックを生成するように、前記第１のフィルタにソースクロックを入力するステップと、
    第２のフィルタが第２のクロック信号を生成するように、前記第２のフィルタにソースクロックを入力するステップとをさらに備える、請求項１１に記載の制御方法。
14. 第１のリング発振器に第１の期間および第２の期間で第１の周波数を有する第１のクロック信号を発生させるステップと、
    第２のリング発振器に、第１の期間で一定レベルを有し、第２の期間で第２の周波数を有する第２のクロック信号を発生させるステップとをさらに備える、請求項１１に記載の制御方法。

Images