JPH10312695A

JPH10312695A - 半導体装置

Info

Publication number: JPH10312695A
Application number: JP11994197A
Authority: JP
Inventors: Takashi Maeda; 貴前田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-05-09
Filing date: 1997-05-09
Publication date: 1998-11-24

Abstract

(57)【要約】【課題】チャージポンプ回路の昇圧を短時間で行うこ
とができ、昇圧後の安定状態において消費電流を低減す
ることができる半導体装置を提供する。【解決手段】半導体装置は、例えば、携帯電話、ビデ
オカメラ、携帯用パソコン、等の電源に電池を使用する
電子機器に搭載されるＭＰＵであり、図示せぬチャージ
ポンプ回路の他に、リングオシレータ回路（第１発振手
段）３１と、発振器（第２発振手段）３２と、カウンタ
（制御手段）３３と、セレクタ３４とを具備して構成さ
れている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置に係わ
り、特にチャージポンプ回路（昇圧手段）と、チャージ
ポンプ回路の昇圧を行うためのクロック信号を発生する
リングオシレータ回路等の発振回路とを有する半導体装
置に属する。

【０００２】

【従来の技術】従来技術について本発明の一つの適用例
である、電気的に書き換え可能な読み出し専用メモリ
（所謂フラッシュメモリ）が内蔵されたフラッシュメモ
リ内蔵マイクロコンピュータを用いて説明する。

【０００３】フラッシュメモリはマイクロコンピュータ
ーを装置の基板に実装してからでもプログラムを書き換
えることができるので、バグが発生した場合の保守の容
易さ等の理由から広く普及しようとしている。

【０００４】携帯電話や所謂ＰＨＳのシステムコントロ
ーラとして使われるマイコンは、通話時には、送信受信
機能全体の制御を行うので、高速性が要求され、システ
ムクロックとして８〜３３ＭＨｚのクロックが必要とさ
れる。

【０００５】一方、携帯電話等には非通話時でも常時動
作する計時機能（時計機能）が必要とされている。特
に、計時機能は受信の待ち受け機能を止めて電源をオフ
にした時でも動作していなければならない。電源をオフ
にしたにも拘わらず電池寿命がつきてしまう不具合を避
けるためにはこの計時機能を極めて低消費電流で実現す
る必要がある。

【０００６】低消費電流化の第１の工夫として、一つの
フラッシュメモリ内蔵マイコンに８〜３３ＭＨｚの高速
クロック用の発振回路（水晶発振回路）と計時用の３２
ＫＨｚの発振回路を設けることが考えられる。そして、
高速動作が要求される時にはフラッシュメモリ内蔵マイ
コンのＣＰＵを８〜３３ＭＨｚで動作させ、高速動作が
要求されない時は、高速クロックの発振回路を止め、３
２ＫＨｚのクロックでフラッシュメモリ内蔵マイコンを
動作させて計時機能を実現することにより上記要求を満
足することができる。このフラッシュメモリ内蔵マイコ
ンの動作クロックの切替、及び高速クロックの発振回路
の停止は、フラッシュメモリ内蔵マイコンの命令により
行う。なお、３２ＫＨｚの発振回路は常に動作させてお
く。

【０００７】低消費電流化の第２の工夫として、フラッ
シュメモリ内蔵マイコンに、ＣＰＵを止めて３２ＫＨｚ
の発振回路と時計用タイマーのみ動作させておくスタン
バイモードを設けることが考えられる。そして、時計用
タイマーが一定間隔（例えば０．５秒毎）でオーバーフ
ローする毎に割り込みによりＣＰＵをウェイクアップさ
せて計時動作を行わせ、この処理が終わったら、再びＣ
ＰＵをスタンバイモードにする間欠動作を行わせ、常時
ＣＰＵを動作させる場合よりさらに低消費電流化するこ
とができる。

【０００８】低消費電流化の第３の工夫として、フラッ
シュメモリ内蔵マイコンをできるだけ低電圧で動作させ
ることが考えられる。そして、フラッシュメモリ内蔵マ
イコンを８〜３３ＭＨｚの高速で動作させるときは、５
Ｖ程度の高電圧でフラッシュメモリ内蔵マイコンを動作
させ、計時動作のみを動作させるときには外部の電源供
給回路により２Ｖ程度の低電圧でフラッシュメモリ内蔵
マイコンを動作させる。システムクロックが３２ＫＨｚ
と遅ければ、ＣＰＵは２Ｖ程度の低電圧でも動作可能で
ある。この様な対策をとれば、電源電圧が２Ｖ、クロッ
ク周波数が３２ＫＨｚでＣＰＵ動作時の消費電流は、約
３０μＡ、スタンバイモード時の消費電流は２〜５μＡ
となり、ＣＰＵを間欠動作をさせて計時動作を実現した
ときの平均電流は１０μＡ以下にすることが可能であ
る。

【０００９】

【発明が解決しようとする課題】しかしながら、フラッ
シュメモリ内蔵マイコンで上述のような低消費電流を実
現しようとすると以下に述べるごとき問題点があった。

【００１０】ＣＰＵ自体は２Ｖで動作するとしても、フ
ラッシュメモリの読み出しは２Ｖで安定した読み出しが
困難であり、ワード線及びセンスアンプに昇圧回路が必
要になることである。

【００１１】そのため、２Ｖの電源電圧を３２ＫＨｚの
クロックにより昇圧するチャージポンプ回路を設けるこ
とが必要となる。このチャージポンプ回路は電源電流が
１０μＡ程度は流れてしまうので、チャージポンプ回路
を常時動作させておくと、フラッシュメモリ内蔵マイコ
ンの消費電流が多くなってしまうため、ＣＰＵのスタン
バイモード時には停止させる必要がある。

【００１２】しかし、このチャージポンプ回路は一定の
電圧まで昇圧するのに時間（数命令実行分）がかかる。
したがって、常時チャージポンプ回路を動かしておくの
に比べて、スタンバイ時にチャージポンプを停止させた
場合には、スタンバイ解除後に数命令実行分遅れること
になる。通常、計時動作だけ行っているときには高速性
は要求されないので数命令実行分遅れても何ら問題はな
い。ところが３２ＫＨｚで計時動作をしている待ち受け
時に相手から電話がかかって来た場合には、速やかにＣ
ＰＵのクロックを高速クロックに切り替える必要があ
る。高速クロックに切り替える必要があるか否かはＣＰ
Ｕが命令の実行により判断する。ここで待ち受け時と
は、受信可能状態時であり、例えば、スタンバイモード
と非スタンバイモードとを所定間隔毎に繰り返してい
る。高速クロックに切り替える必要がある場合には、Ｃ
ＰＵの命令により電源・電圧を５Ｖに切り替えると共に
８〜３３ＭＨｚの高速クロックの発振回路を発振させ、
高速クロックの発振が安定してからフラッシュメモリ内
蔵マイコンのクロックを高速クロックに切り替えなけれ
ばならない。したがって、高速クロックに切り替える必
要があるか否かの判断は３２ＫＨｚの低速クロックでＣ
ＰＵを動作させて判断しなければならない。

【００１３】この場合、３２ＫＨｚのクロックによりチ
ャージポンプ回路を昇圧していたのでは、昇圧に時間が
かかるため、ＣＰＵの命令の実行が遅れ、結果として高
速クロックに切り替えて高速動作を開始するまでの時間
が遅れ、システムの応答性が悪くなる。

【００１４】本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、低消費電流を実現
でき、内蔵されたチャージポンプ回路（昇圧手段）の昇
圧を短時間で行うことができる半導体装置を提供する点
にある。

【００１５】

【課題を解決するための手段】請求項１記載の発明は、
昇圧手段と、この昇圧手段の昇圧を行う第１クロック信
号を発振する第１発振手段と、第１クロック信号よりも
低い周波数の第２クロック信号を発振する第２発振手段
と、第１クロック信号から第２クロック信号に切り換え
る切換手段と、昇圧手段が所定電圧値に昇圧された時に
第１発振手段の停止、及び第１クロック信号から第２ク
ロック信号に切り換える動作を切換手段に行わせる制御
手段とを含むことを特徴としている。

【００１６】請求項２記載の発明は、制御手段が、第２
クロック信号に応じてカウントし、このカウント数が所
定数となった時に、第１発振手段の停止と、第１クロッ
ク信号から第２クロック信号に切り換える動作とを切換
手段に行わせる計数手段を含むことを特徴ととしてい
る。

【００１７】請求項３記載の発明は、制御手段が、第１
クロック信号に応じてカウントし、このカウント数が所
定数となった時に、第１発振手段の停止と、第１クロッ
ク信号から第２クロック信号に切り換える動作とを切換
手段に行わせる計数手段を有することを特徴とするして
いる。

【００１８】請求項４記載の発明は、所定数が、第１ク
ロック信号により昇圧手段が所定電圧値に昇圧されるま
での数であることを特徴としている。

【００１９】請求項５記載の発明は、所定数が、第２ク
ロック信号の波形が安定し、且つ第１クロック信号によ
り昇圧手段が所定電圧値に昇圧されるまでの数であるこ
とを特徴としている。

【００２０】請求項６記載の発明は、第１発振手段が、
リングオシレータであることを特徴としている。

【００２１】請求項７記載の発明は、第２発振手段が、
時計用タイマー等に利用する低い周波数帯域のものであ
ることを特徴としている。

【００２２】請求項８記載の発明は、昇圧手段により昇
圧した電圧が、フラッシュメモリの読み出し等、電源電
圧より高い電圧が必要なマイクロコンピュータの部分に
供給される回路構成を含むことを特徴としている。

【００２３】請求項９記載の発明は、半導体装置が、フ
ラッシュメモリ内蔵のマイクロコンピュータであって、
第２発振器とタイマー等の必要最小限の周辺回路のみを
動作させてＣＰＵを停止させるスタンバイモード時に昇
圧手段を停止させ、スタンバイ状態の解除時には、フラ
ッシュメモリの最初の命令の読み出しの時のみ、第１発
振手段を用い、次の命令の読み出しからは第１発振手段
の動作を停止させ、低い周波数のシステムクロックを昇
圧手段の昇圧に使うことを特徴としている。

【００２４】請求項１０記載の発明は、半導体装置が、
フラッシュメモリ内蔵のマイクロコンピュータであっ
て、第２発振器とタイマー等の必要最小限の周辺回路の
みを動作させてＣＰＵを停止させるスタンバイモード時
に昇圧手段を停止させ、スタンバイモードの解除された
場合には、所定サイクル内に昇圧手段を動作させて昇圧
し、フラッシュメモリの最初の命令の読み出し、命令の
実行を再開することを特徴としている。

【００２５】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。

【００２６】図１に示すように、本実施の形態に係る半
導体装置は、例えば、携帯電話、ビデオカメラ、携帯用
パソコン、等の電源に電池を使用する電子機器に搭載さ
れるＭＰＵであり、図示せぬチャージポンプ回路の他
に、リングオシレータ回路（第１発振手段）３１と、発
振器（第２発振手段）３２と、カウンタ（制御手段）３
３と、セレクタ３４とを具備して構成されている。この
ＭＰＵは、図示していないが、電気的に内容を消して書
き換え可能な読み出し専用メモリ（ＥＥＰＲＯＭ）であ
る、いわゆるフラッシュメモリ内蔵のものである。

【００２７】また、同図に示す発振器３２は、端子Ｘ
１，Ｘ２を介して半導体装置外付けの水晶振動子３２ａ
を有して構成されており、ＭＰＵ内の図示せぬ演算回路
及び周辺回路へクロック信号ＣＫ３を供給するものであ
る。ＭＰＵ立ち上げ時等にスタンバイ信号４５が「Ｈ」
から「Ｌ」となってスタンバイが解除されるとクロック
信号ＣＫ３を出力するようになっている。このクロック
信号ＣＫ３は、ＭＰＵが携帯電話用である場合、例えば
３２ＫＨｚ程度の時計用タイマー（計時機能）などに利
用される低い周波数帯域のものである。

【００２８】リングオシレータ回路３１は、図２に示す
ように、従属接続されたｎ段（偶数段）のインバータ３
６ａ〜３６ｎと、発振開始用のトランジスタ３７と、セ
レクタ３４から出力されるリングオシレータ制御信号４
２が供給されるバッファ４３とを具備して構成されてい
る。但し、各トランジスタ３７〜４０には、それがＰチ
ャネル型か、Ｎチャネル型かを認識できるようにするた
めｐ又はｎの符号が付してある。

【００２９】このリングオシレータ回路３１は、リング
オシレータ制御信号４２が「Ｈ」となり、この「Ｈ」が
バッファ４３を介してトランジスタ３７，３８のゲート
端に供給されることによりトランジスタ３７がオン、ト
ランジスタ３８がオフとなってイネーブルとなり、この
時、トランジスタ３９と４０が交互にオンすることによ
って発振する。即ち、トランジスタ３７がオン、トラン
ジスタ３８がオフの場合に、例えばインバータ３６ａに
「Ｌ」が供給され、インバータ３６ｎから「Ｌ」が出力
される。この出力された「Ｌ」がトランジスタ３９，４
０のゲート端に供給されると、トランジスタ３９がオン
となって「Ｈ」がインバータ３６ａに供給される。

【００３０】これによってインバータ３６ｎから「Ｈ」
が出力され、この出力された「Ｈ」がトランジスタ３
９，４０のゲート端に供給されると、トランジスタ４０
がオンとなってシンク電流による「Ｌ」がインバータ３
６ａに供給される。以上の動作を繰り返すことにより発
振する。この発振による高周波数のクロック信号ＣＫ４
がセレクタ３４へ出力される。クロック信号ＣＫ４は、
クロック信号ＣＫ３よりもかなり高い周波数である。例
えば、ＭＰＵがフラッシュメモリ内蔵の携帯電話用であ
る場合、８ＭＨｚ〜３３ＭＨｚ程度である。

【００３１】一方、リングオシレータ制御信号４２が
「Ｌ」となり、この「Ｌ」がバッファ４３を介してトラ
ンジスタ３７，３８のゲート端に供給されることにより
トランジスタ３７がオフ、トランジスタ３８がオンとな
って発振が停止する。これは、トランジスタ３８がオン
となることにより「Ｈ」がインバータ３６ａに供給さ
れ、これによってインバータ３６ｎから出力される
「Ｈ」がトランジスタ３９，４０のゲート端に供給さ
れ、トランジスタ３９がオフ、トランジスタ４０がオン
となるが、トランジスタ３７がオフなのでインバータ３
６ａには「Ｈ」が供給され続けるからである。

【００３２】カウンタ３３は、ＭＰＵの立ち上げ等の定
められた時点でＭＰＵ外部からリセット信号４６が入力
されることによりリセットされ、その後、発振器３２か
ら出力されるクロック信号ＣＫ３を所定数カウントする
と、オーバーフロー信号４７をセレクタ３４へ出力する
ものである。

【００３３】カウンタ３３のカウント数（カウント時
間）は、リングオシレータ回路３１の出力クロック信号
ＣＫ４によりチャージポンプ回路が所定電圧に昇圧され
る時間に相当するものである。或いは、発振器３２から
初期に出力されるクロック信号ＣＫ３の波形が安定する
時間であって、且つリングオシレータ回路３１の出力ク
ロック信号ＣＫ４によりチャージポンプ回路が所定電圧
に昇圧される時間に相当するものである。

【００３４】クロック信号ＣＫ３の波形が安定する時間
カウントするのは、発振器３２が「Ｌ」のスタンバイ信
号４５の供給によって水晶発振信号を波形成形すること
によりクロック信号ＣＫ３を生成するが、この生成の初
期時にクロック信号ＣＫ３の波形が安定しないので、そ
れを昇圧に極力使用しないようにするためである。

【００３５】セレクタ３４は、スタンバイ信号４５及び
オーバーフロー信号４７に応じてクロック信号ＣＫ３及
びクロック信号ＣＫ４の何れかを選択してチャージポン
プ回路へ供給すると共に、前述したようにリングオシレ
ータ回路３１の発振／停止動作の制御を行うリングオシ
レータ制御信号４２をリングオシレータ回路３１へ出力
するものであり、図３に示すように構成されている。即
ち、図３に示すように、フリップフロップ５０と、２入
力タイプのノア回路５１と、インバータ５２と、２入力
タイプのアンド回路５３，５４と、２入力タイプのオア
回路５５とを具備して構成されている。

【００３６】このセレクタ３４の動作を含めたリングオ
シレータ回路３１及びカウンタ３３の動作を図４に示す
タイムチャートを参照して説明する。

【００３７】図４に示す時刻ｔ１において、チャージポ
ンプ回路の昇圧を行う前のスタンバイ中は、スタンバイ
信号４５が「Ｈ」となっている。この時、リセット信号
４６（図４には示さず）によってカウンタ３３は既にリ
セットされているものとする。

【００３８】スタンバイ信号４５の「Ｈ」が、発振器３
２とセレクタ３４のフリップフロップ５０のリセット端
Ｒ及びノア回路５１の一方の入力端に供給される。これ
によって、発振器３２はクロック信号ＣＫ３を出力しな
い状態となるので、クロック信号ＣＫ３は「Ｌ」とな
る。

【００３９】一方、セレクタ３４のフリップフロップ５
０はリセットされるのでその出力端Ｑから「Ｌ」が出力
され、ノア回路５１の他方の入力端に供給される。この
ことからノア回路５１の出力レベルは「Ｌ」となり、こ
の「Ｌ」がリングオシレータ制御信号４２の信号レベル
となり、また、アンド回路５４の一方の入力端に供給さ
れると共に、インバータ５２で反転され「Ｈ」としてア
ンド回路５３の一方の入力端に供給される。

【００４０】従って、リングオシレータ制御信号４２が
「Ｌ」となることにより、リングオシレータ回路３１は
発振停止状態となり、クロック信号ＣＫ４が「Ｌ」とな
る。また、アンド回路５４の一方の入力端に「Ｌ」が供
給されているので、他方の入力端に供給されるリングオ
シレータ回路３１の出力クロック信号ＣＫ４は通過しな
い状態となる。

【００４１】更に、アンド回路５３の一方の入力端に
「Ｈ」が供給されているので、アンド回路５３は他方の
入力端に供給される発振器３２の出力クロック信号ＣＫ
３を通過させる状態となるが、この時、クロック信号Ｃ
Ｋ３は「Ｌ」なので、セレクタ３４の選択クロック信号
ＣＫ６は「Ｌ」となる。

【００４２】次に、時刻ｔ２において、スタンバイ状態
が解除され、スタンバイ信号４５が「Ｈ」から「Ｌ」に
なったとする。この場合、発振器３２はクロック信号Ｃ
Ｋ３を発生しているので、カウンタ３３、セレクタ３
４、演算回路及び周辺回路へ出力する。

【００４３】これによって、カウンタ３３はクロック信
号ＣＫ３のカウント動作を行う。セレクタ３４において
は、スタンバイ信号４５の「Ｌ」がフリップフロップ５
０のリセット端Ｒとノア回路５１の一入力端に供給され
る。フリップフロップ５０はリセット端Ｒに「Ｌ」が供
給されても前回同様リセット状態であり、出力端Ｑから
「Ｌ」をノア回路５１へ出力している。

【００４４】また、ノア回路５１の他方の入力端にもス
タンバイ信号４５の「Ｌ」が供給されるので、その出力
端からは「Ｈ」が出力され、この「Ｈ」がリングオシレ
ータ制御信号４２の信号レベルとなり、また、アンド回
路５４の一入力端に供給されると共に、インバータ５２
で反転され「Ｌ」としてアンド回路５３の一入力端に供
給される。

【００４５】従って、リングオシレータ制御信号４２が
「Ｈ」となることにより、リングオシレータ回路３１が
発振状態となり、高周波数のクロック信号ＣＫ４が出力
される。また、アンド回路５４の一入力端には「Ｈ」が
供給されているので、他方の入力端に供給されるクロッ
ク信号ＣＫ４が通過し、オア回路５５へ出力される。一
方、アンド回路５３の一入力端には「Ｌ」が供給されて
いるので、アンド回路５３は他方の入力端に供給される
発振器３２の出力クロック信号ＣＫ３を通過させない状
態となる。

【００４６】このことによって、クロック信号ＣＫ４が
オア回路５５を通過して選択クロック信号ＣＫ６として
チャージポンプ回路へ出力される。即ち、リングオシレ
ータ回路３１から出力される高周波数のクロック信号Ｃ
Ｋ４がセレクタ３４によって選択され、チャージポンプ
回路へ出力されることによって昇圧が行われる。

【００４７】次に、時刻ｔ３において、カウンタ３３
が、チャージポンプ回路を所定電圧に昇圧する時間に相
当する値をカウントしてパルス状のオーバーフロー信号
４７をセレクタ３４へ出力したとする。

【００４８】オーバーフロー信号４７の「Ｈ」がフリッ
プフロップ５０のセット端Ｓに供給されると、フリップ
フロップ５０に「Ｈ」がセットされ、その出力端Ｑから
「Ｈ」が出力され、ノア回路５１に供給される。このこ
とからノア回路５１の出力レベルは「Ｌ」となり、この
「Ｌ」がリングオシレータ制御信号４２の信号レベルと
なり、また、アンド回路５４の一方の入力端に供給され
ると共に、インバータ５２で反転され「Ｈ」としてアン
ド回路５３の一方の入力端に供給される。

【００４９】従って、リングオシレータ制御信号４２が
「Ｌ」となることにより、リングオシレータ回路３１は
発振停止状態となり、クロック信号ＣＫ４が「Ｌ」とな
る。また、アンド回路５４の一方の入力端に「Ｌ」が供
給されているので、他方の入力端に供給されるリングオ
シレータ回路３１の出力クロック信号ＣＫ４は通過しな
い状態となる。

【００５０】更に、アンド回路５３の一方の入力端に
「Ｈ」が供給されているので、アンド回路５３は他方の
入力端に供給される発振器３２の出力クロック信号ＣＫ
３を通過させる。この通過したクロック信号ＣＫ３はオ
ア回路５５を通過し、選択クロック信号ＣＫ６としてチ
ャージポンプ回路へ出力される。これによって、チャー
ジポンプ回路が低消費電流状態での所定電圧値を保持す
ることになる。

【００５１】実施の形態に係る半導体装置は上記の如く
構成されているので、以下に掲げる効果を奏する。

【００５２】チャージポンプ回路を所定の電圧とする昇
圧時に、図５に矢印Ｙ２で示す時間においてはリングオ
シレータ回路３１から出力される高周波数のクロック信
号ＣＫ４を使用するので、発振器のみを使用した場合
（図６に示す矢印Ｙ１）に比べて矢印Ｙ３で示すように
昇圧時間を短くすることができる。

【００５３】したがって、スタンバイ状態の解除時に
は、フラッシュメモリの最初の命令の読み出しの時だ
け、リングオシレータ回路３１を用い、次の命令の読み
出しからはリングオシレータ回路３１の動作を停止さ
せ、低い周波数のシステムクロックをチャージポンプ回
路の昇圧に使うことにより、消費電流を少なくすること
ができる。

【００５４】即ち、チャージポンプ回路が所定電圧とな
った安定後はリングオシレータ回路３１を停止し、矢印
Ｙ４で示す時間においては発振器３２から出力される低
周波数のクロック信号ＣＫ３をチャージポンプ回路に供
給するようにしたので、このようにチャージポンプ回路
の昇圧後の安定時に、クロック信号ＣＫ３のみを使用す
ることによってＭＰＵの消費電流を、図４に符号５９で
示すように、リングオシレータ回路３１のクロック信号
ＣＫ４を使用した際の消費電流６０よりも低減すること
ができる。さらに、最初の命令の読み出しの時だけ、リ
ングオシレータ回路３１を用いて早く昇圧させるので、
命令を誤って読み出し、マイクロコンピュータが誤動作
してしまうこともない。

【００５５】なお、本実施の形態においては、カウンタ
の出力信号に基づくセレクタを用いて発振器３２とリン
グオシレータ回路３１とを切り換えるように構成した
が、例えばＣＰＵの命令により切り換える構成（制御手
段）を採用することもできる。

【００５６】また、本実施の形態においては、ＭＰＵに
用いられていたが、それに限定されず、本発明は本発明
を適用する上で好適なその他の制御回路等の回路に適用
することができる。また、発振器３２はＭＰＵの外部に
設けられていたが、ＭＰＵの内部に設け、その内部発振
器からのクロック信号に基づいて、チャージポンプ回路
の昇圧後の安定時に供給するようにしてもよい。これに
よっても、安定時に半導体装置の消費電流を低減させる
ことができる。

【００５７】

【発明の効果】本発明は以上のように構成されているの
で、以下に掲げる効果を奏する。

【００５８】昇圧手段（チャージポンプ回路）を所定の
電圧とする昇圧時には、半導体装置において通常使用さ
れる第２発振手段の出力クロック信号よりも高い周波数
の第１発振手段（リングオシレータ回路）の出力クロッ
ク信号を昇圧手段に供給するようにしたので、昇圧時間
を短くすることができる。

【００５９】しかも、昇圧手段が所定電圧となった安定
後は、第１発振手段を停止し、第２発振手段の出力クロ
ック信号を昇圧手段に供給するようにしたので、半導体
装置の消費電流を低減することができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態による半導体装置のブロ
ック構成図である。

【図２】図１に示すリングオシレータ回路の構成を示す
回路図である。

【図３】図１に示すセレクタの構成を示す回路図であ
る。

【図４】本発明の一実施の形態による半導体装置の動作
を説明するためのタイムチャートである。

【図５】本発明の一実施の形態による半導体装置の効果
を説明するための図である。

【図６】発振器のみを使用した場合の昇圧時間を示す図
である。

【符号の説明】

３１リングオシレータ回路（第１発振手段）３２発振器（第２発振手段）３３カウンタ（計数手段）３４セレクタ（切換手段）３６ａ〜３６ｎインバータ３７〜４０トランジスタ４２リングオシレータ制御信号４３バッファ４５スタンバイ信号４６リセット信号４７オーバーフロー信号５０フリップフロップ５１ノア回路５２インバータ５３，５４アンド回路５５オア回路５７Ｆ／Ｆ出力信号５９，６０消費電流ＣＫ３発振器３２から出力されるクロック信号（第２
クロック信号）ＣＫ４リングオシレータ回路３１から出力されるクロ
ック信号（第１クロック信号）ＣＫ６選択クロック信号

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＨ０２Ｍ 3/07

Claims

【特許請求の範囲】

【請求項１】昇圧手段と、該昇圧手段の昇圧を行う第
１クロック信号を発振する第１発振手段と、前記第１ク
ロック信号よりも低い周波数の第２クロック信号を発振
する第２発振手段と、前記第１クロック信号から前記第
２クロック信号に切り換える切換手段と、前記昇圧手段
が所定電圧値に昇圧された時に前記第１発振手段の停
止、及び前記第１クロック信号から前記第２クロック信
号に切り換える動作を前記切換手段に行わせる制御手段
とを含むことを特徴とする半導体装置。
【請求項２】前記制御手段は、前記第２クロック信号
に応じてカウントし、このカウント数が所定数となった
時に、前記第１発振手段の停止と、前記第１クロック信
号から前記第２クロック信号に切り換える動作とを前記
切換手段に行わせる計数手段を含むことを特徴とする請
求項１記載の半導体装置。
【請求項３】前記制御手段は、前記第１クロック信号
に応じてカウントし、このカウント数が所定数となった
時に、前記第１発振手段の停止と、前記第１クロック信
号から前記第２クロック信号に切り換える動作とを前記
切換手段に行わせる計数手段を有することを特徴とする
請求項１記載の半導体装置。
【請求項４】前記所定数は、前記第１クロック信号に
より前記昇圧手段が所定電圧値に昇圧されるまでの数で
あることを特徴とする請求項１乃至３の何れかに記載の
半導体装置。
【請求項５】前記所定数は、前記第２クロック信号の
波形が安定し、且つ前記第１クロック信号により前記昇
圧手段が所定電圧値に昇圧されるまでの数であることを
特徴とする請求項１乃至３の何れかに記載の半導体装
置。
【請求項６】前記第１発振手段は、リングオシレータ
であることを特徴とする請求項１乃至５の何れかに記載
の半導体装置。
【請求項７】前記第２発振手段は、時計用タイマー等
に利用する低い周波数帯域のものであることを特徴とす
る請求項１乃至６のいずれかに記載の半導体装置。
【請求項８】前記昇圧手段により昇圧した電圧が、フ
ラッシュメモリの読み出し等、電源電圧より高い電圧が
必要なマイクロコンピュータの部分に供給される回路構
成を含むことを特徴とする請求項１乃至７のいずれかに
記載の半導体装置。
【請求項９】前記半導体装置が、フラッシュメモリ内
蔵のマイクロコンピュータであって、前記第２発振器と
タイマー等の必要最小限の周辺回路のみを動作させてＣ
ＰＵを停止させるスタンバイモード時に昇圧手段を停止
させ、スタンバイ状態の解除時には、フラッシュメモリ
の最初の命令の読み出しの時のみ、第１発振手段を用
い、次の命令の読み出しからは第１発振手段の動作を停
止させ、低い周波数のシステムクロックを昇圧手段の昇
圧に使うことを特徴とする、請求項１乃至８のいずれか
に記載の半導体装置。
【請求項１０】前記半導体装置が、フラッシュメモリ
内蔵のマイクロコンピュータであって、前記第２発振器
とタイマー等の必要最小限の周辺回路のみを動作させて
ＣＰＵを停止させるスタンバイモード時に昇圧手段を停
止させ、前記スタンバイモードの解除された場合には、
所定サイクル内に昇圧手段を動作させて昇圧し、フラッ
シュメモリの最初の命令の読み出し、命令の実行を再開
することを特徴とする、請求項１乃至９のいずれかに記
載の半導体装置。