CN220671926U - 一种pmu、唤醒电路和mcu - Google Patents
一种pmu、唤醒电路和mcu Download PDFInfo
- Publication number
- CN220671926U CN220671926U CN202322332621.7U CN202322332621U CN220671926U CN 220671926 U CN220671926 U CN 220671926U CN 202322332621 U CN202322332621 U CN 202322332621U CN 220671926 U CN220671926 U CN 220671926U
- Authority
- CN
- China
- Prior art keywords
- wake
- signal
- state
- pmu
- sleep
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000002093 peripheral effect Effects 0.000 claims description 10
- 230000002618 waking effect Effects 0.000 abstract description 4
- 101100366948 Arabidopsis thaliana STOP2 gene Proteins 0.000 description 3
- 101100520505 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PMU1 gene Proteins 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
本实用新型涉及唤醒电路技术领域,公开了一种PMU、唤醒电路和MCU，PMU包括PMU状态机、与门和D触发器，PMU状态机包括睡眠置位输出端、清除信号输出端和唤醒信号输入端；与门的第一输入端被配置于输入外部唤醒信号，与门的第二输入端与睡眠置位输出端电连接，与门的输出端与D触发器的是时钟输入端电连接，清除信号输出端与D触发器的复位端电连接，D触发器的输出端与所述唤醒信号输入端电连接；在使用时，通过本实用新型的唤醒电路可以使最后输出的唤醒信号保持在与门的第一输入端输入的外部唤醒信号到D触发器的复位端输入清除信号之间，从而避免因唤醒信号过短导致MCU不能进入中断和避免唤醒信号过长导致MCU不能在唤醒后立马进入睡眠的情况出现。
Description
技术领域
本实用新型涉及唤醒电路技术领域，具体涉及一种PMU、唤醒电路和MCU。
背景技术
对于电源管理中的MCU，当MCU在进入低功耗模式时，通常会关闭时钟源来节省功耗，此时唤醒MCU的信号一般来自各个外设模块，通过外设模块输出的唤醒信号来唤醒MCU。但是这些外设模块产生的唤醒信号可能是由不同时钟域产生，而这些信号一般不经过跨时钟域的处理直接送至电源管理模块进行唤醒操作，同时送入中断模块进行唤醒后的中断执行。另外在MCU中，其有PMU状态机来控制MCU的当前工作状态，MCU状态机包括睡眠状态和唤醒状态，睡眠状态包括第一睡眠状态STOP0、第二睡眠状态STOIP1和第三睡眠状态STOP2；其中第一睡眠状态STOP0用于关闭cpu时钟和关闭flash时钟，第二睡眠状态STOIP1用于关闭flash，让flash进入睡眠模式，第三睡眠模式STOP3用于关闭模拟信号；唤醒状态包括第一唤醒状态WAKE0、第二唤醒状态WAKE1和正常状态NORMAL，其中第一唤醒状态WAKE0用于flash退出睡眠模式，第二唤醒状态WAKE1用于打开flash，正常状态NORMAL用于打开cpu时钟和flash时钟，PMU状态机在第二唤醒状态WAKE1时输出高电平的清除信号；
对于现有的唤醒方式，其在实际使用时存在以下问题：如果唤醒信号的宽度较短，则在产生唤醒后不能进入中断的情况，如果唤醒信号的过长，则在MCU产生唤醒后存在不能马上再次进入睡眠模式的问题，从而影响正常使用。
实用新型内容
鉴于背景技术的不足，本实用新型是提供了一种PMU、唤醒电路和MCU，所要解决的技术问题是现有唤醒电路在使用时存在唤醒信号过长导致MCU不能再次进入睡眠和唤醒信号过短不能使MCU在唤醒后进入中断的问题。
为解决以上技术问题，本实用新型提供了如下技术方案：一种PMU，其特征在于，包括PMU状态机、与门和D触发器，所述PMU状态机包括睡眠置位输出端、清除信号输出端和唤醒信号输入端；所述与门的第一输入端被配置于输入外部唤醒信号，所述与门的第二输入端与所述睡眠置位输出端电连接，所述与门的输出端与所述D触发器的是时钟输入端电连接，所述清除信号输出端与所述D触发器的复位端电连接，所述D触发器的D输入端用于输入高电平信号，所述D触发器的输出端与所述唤醒信号输入端电连接。
在某种实施方式中，所述PMU状态机的状态包括睡眠状态和唤醒状态，所述PMU状态机在睡眠状态时所述睡眠置位输出端输出高电平的置位信号。
在某种实施方式中，所述唤醒状态包括第一唤醒状态、第二唤醒状态和正常状态，所述PMU状态机在第二唤醒状态时所述清除信号输入端输出高电平的清除信号；所述第一唤醒状态用于flash退出睡眠模式，所述第二唤醒状态用于打开flash，所述正常状态用于开启cpu时钟和flash时钟。
另外，本实用新型还提供了一种唤醒电路，包括上述的PMU，还包括中断单元，所述中断单元与所述唤醒信号输入端电连接，基于所述唤醒信号输入端的信号状态执行中断。
在某种实施方式中，本实用新型还包括外设单元，所述外设单元用于向所述与门的第一输入端输入外部唤醒信号。
另外，本实用新型还提供了一种MCU，包括上述的唤醒电路。
本实用新型与现有技术相比所具有的有益效果是：通过本实用新型的唤醒电路可以使最后输出的唤醒信号保持在与门的第一输入端输入的外部唤醒信号到D触发器的复位端输入清除信号之间，从而通过控制唤醒信号的长度来避免因唤醒信号过短导致MCU不能进入中断和避免唤醒信号过长导致MCU不能在唤醒后立马进入睡眠的情况出现。
附图说明
图1为实施例中的本实用新型的唤醒电路的示意图；
图2为实施例中的PMU状态机的状态转换示意图；
图3为实施例中的本实用新型的唤醒电路工作时的信号时序图。
具体实施方式
现在结合附图对本实用新型作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本实用新型的基本结构，因此其仅显示与本实用新型有关的构成。
参照图1，一种PMU1，包括PMU状态机10、与门AND和D触发器、中断单元2和外设单元3；
PMU状态机1包括睡眠置位输出端、清除信号输出端和唤醒信号输入端；
与门AND的第一输入端用于接收外部唤醒信号wake_source，与门AND的第二输入端与睡眠置位输出端电连接，接收PMU状态机1在睡眠状态时输出的置位信号sleep，与门AND的输出端与D触发器的是时钟输入端Clk电连接，清除信号输出端与D触发器的复位端Reset电连接，D触发器的D输入端用于输入高电平信号，D触发器的输出端分别与唤醒信号输入端和中断单元2电连接。
对于本实用新型的PMU状态机1，其包括睡眠状态和唤醒状态，PMU状态机1在睡眠状态时睡眠置位输出端输出高电平的置位信号sleep。具体地，参照图2，睡眠状态包括第一睡眠状态STOP0、第二睡眠状态STOIP1和第三睡眠状态STOP2；其中第一睡眠状态STOP0用于关闭cpu时钟和关闭flash时钟，第二睡眠状态STOIP1用于关闭flash，让flash进入睡眠模式，第三睡眠模式STOP3用于关闭模拟信号；唤醒状态包括第一唤醒状态WAKE0、第二唤醒状态WAKE1和正常状态NORMAL，其中第一唤醒状态WAKE0用于flash退出睡眠模式，第二唤醒状态WAKE1用于打开flash，正常状态NORMAL用于打开cpu时钟和flash时钟，PMU状态机10在第二唤醒状态WAKE1时清除信号输入端输出高电平的清除信号。
参照图1，本实用新型还提供了一种唤醒电路，包括上述的PMU1，还包括中断单元2和外设单元3，中断单元2与唤醒信号输入端电连接，基于唤醒信号输入端的信号状态执行中断，外设单元3向与门AND的第一输入端输入外部唤醒信号wake_source。
本实用新型的唤醒电路的工作原理如下：
当进入睡眠模式时，PMU状态机1输出置位信号sleep，当外设单元3送来的外部唤醒信号wake_source送至D触发器的时钟输入端Clk进行锁存，唤醒信号wake拉高送回PMU1进行唤醒操作，同时唤醒信号wake送至中断单元2，使唤醒后可以产生中断。
另外，PMU状态机10运行至第二唤醒状态WAKE1时还会产生清除信号clear，清除信号clear送到D触发器的复位端Reset使唤醒信号wake拉低。这样就产生了最终的唤醒信号wake用于唤醒和进中断，唤醒信号wake经过处理后宽度就可固定，唤醒信号wake的持续时间为外部唤醒wake_source拉高直到PMU状态机10运行到第二唤醒状态WAKE1，从而能解决的外设单元3送来的外部唤醒信号wake_source过短或者过长的问题。
本实用新型的唤醒电路工作时的信号时序图如图3所示，当置位信号sleep到来，MCU进入睡眠模式，高频时钟ihrc、cpu时钟cpu_clk停止，PMU状态机10依次进入第一睡眠状态STOP0、第二睡眠状态STOIP1和第三睡眠状态STOP2。MCU进入睡眠模式时，当外部唤醒信号wake_source到来，锁存入D触发器，唤醒信号wake置位，PMU状态机10依次进入第一唤醒状态WAKE0、第二唤醒状态WAKE1和正常状态NORMAL，高频时钟ihrc和cpu时钟依次恢复，在PMU状态机10到达第二唤醒状态WAKE1时，PMU状态机10产生清除信号clear送至D触发器的复位端Reset，唤醒信号wake拉低。
另外，本实用新型还提供了一种MCU，包括上述的唤醒电路。
上述依据本实用新型为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项实用新型技术思想的范围内，进行多样的变更以及修改。本项实用新型的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。
Claims (6)
1.一种PMU，其特征在于，包括PMU状态机、与门和D触发器，所述PMU状态机包括睡眠置位输出端、清除信号输出端和唤醒信号输入端；所述与门的第一输入端被配置于输入外部唤醒信号，所述与门的第二输入端与所述睡眠置位输出端电连接，所述与门的输出端与所述D触发器的是时钟输入端电连接，所述清除信号输出端与所述D触发器的复位端电连接，所述D触发器的D输入端用于输入高电平信号，所述D触发器的输出端与所述唤醒信号输入端电连接。
2.根据权利要求1所述的一种PMU，其特征在于，所述PMU状态机的状态包括睡眠状态和唤醒状态，所述PMU状态机在睡眠状态时所述睡眠置位输出端输出高电平的置位信号。
3.根据权利要求2所述的一种PMU，其特征在于，所述唤醒状态包括第一唤醒状态、第二唤醒状态和正常状态，所述PMU状态机在第二唤醒状态时所述清除信号输入端输出高电平的清除信号；所述第一唤醒状态用于flash退出睡眠模式，所述第二唤醒状态用于打开flash，所述正常状态用于开启cpu时钟和flash时钟。
4.一种唤醒电路，其特征在于，包括权利要求1-3任一项所述的PMU，还包括中断单元，所述中断单元与所述唤醒信号输入端电连接，基于所述唤醒信号输入端的信号状态执行中断。
5.根据权利要求4所述的一种唤醒电路，其特征在于，还包括外设单元，所述外设单元用于向所述与门的第一输入端输入外部唤醒信号。
6.一种MCU，其特征在于，包括权利要求4或5所述的唤醒电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202322332621.7U CN220671926U (zh) | 2023-08-29 | 2023-08-29 | 一种pmu、唤醒电路和mcu |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202322332621.7U CN220671926U (zh) | 2023-08-29 | 2023-08-29 | 一种pmu、唤醒电路和mcu |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN220671926U true CN220671926U (zh) | 2024-03-26 |
Family
ID=90335659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202322332621.7U Active CN220671926U (zh) | 2023-08-29 | 2023-08-29 | 一种pmu、唤醒电路和mcu |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN220671926U (zh) |
-
2023
- 2023-08-29 CN CN202322332621.7U patent/CN220671926U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110334445A (zh) | 一种低功耗设计的控制方法 | |
| CN106055026B (zh) | 一种微控制器soc中实时时钟单元 | |
| US20070016883A1 (en) | Clock Gating Circuit | |
| US8195966B2 (en) | Electronic device for reducing power consumption during off of computer motherboard | |
| US7342990B2 (en) | Wake-up circuit | |
| US7032120B2 (en) | Method and apparatus for minimizing power requirements in a computer peripheral device while in suspend state and returning to full operation state without loss of data | |
| US9213388B2 (en) | Delaying reset signals in a microcontroller system | |
| CN111061358A (zh) | 一种无时钟芯片唤醒电路、唤醒方法、芯片 | |
| CN116700412A (zh) | 低功耗系统、微控制器、芯片及控制方法 | |
| US9780644B1 (en) | Methods and apparatus for always on domain finite state machine shutdown using a clock source from a power managed domain | |
| CN109799898A (zh) | 一种芯片的电源控制装置、芯片及其电源控制方法 | |
| CN220671926U (zh) | 一种pmu、唤醒电路和mcu | |
| CN219574672U (zh) | 低功耗系统、微控制器及芯片 | |
| TWI396072B (zh) | 控制電泳顯示積體電路之控制模組與方法 | |
| CN115981449A (zh) | 一种基于无时钟唤醒的低功耗系统 | |
| CN106774788B (zh) | 一种基于mcu的soc及其内核协作控制单元 | |
| CN209625154U (zh) | 一种soc电源管理电路 | |
| CN112202432B (zh) | 一种低功耗按键和外部中断兼容唤醒电路及其控制方法 | |
| CN109976496A (zh) | 一种soc电源管理电路及控制方法 | |
| CN101771755A (zh) | 一种移动终端基带芯片省电控制装置 | |
| CN116126117B (zh) | 一种片上功耗自动管理系统及方法 | |
| US11175720B2 (en) | Power control device, computer system, and power control method thereof | |
| CN210639586U (zh) | 一种服务器节能放电辅助电路、服务器主板及服务器 | |
| CN220947579U (zh) | 休眠唤醒电路及汽车、车载电子设备 | |
| CN111722559B (zh) | 一种基于dsp和fpga架构的低功耗处理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |