CN116700412A - 低功耗系统、微控制器、芯片及控制方法 - Google Patents
低功耗系统、微控制器、芯片及控制方法 Download PDFInfo
- Publication number
- CN116700412A CN116700412A CN202310614283.8A CN202310614283A CN116700412A CN 116700412 A CN116700412 A CN 116700412A CN 202310614283 A CN202310614283 A CN 202310614283A CN 116700412 A CN116700412 A CN 116700412A
- Authority
- CN
- China
- Prior art keywords
- module
- switch
- power
- powered
- turn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- HEZMWWAKWCSUCB-PHDIDXHHSA-N (3R,4R)-3,4-dihydroxycyclohexa-1,5-diene-1-carboxylic acid Chemical compound O[C@@H]1C=CC(C(O)=O)=C[C@H]1O HEZMWWAKWCSUCB-PHDIDXHHSA-N 0.000 claims description 13
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 238000013461 design Methods 0.000 description 22
- 230000003068 static effect Effects 0.000 description 14
- 238000005457 optimization Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 101000685982 Homo sapiens NAD(+) hydrolase SARM1 Proteins 0.000 description 3
- 102100023356 NAD(+) hydrolase SARM1 Human genes 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000000849 selective androgen receptor modulator Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000002618 waking effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本发明提供一种低功耗系统、微控制器、芯片及控制方法，包括：第一开关模块、常开GPIO模块、可关断GPIO模块、电源转换器、第二开关模块、常开功能模块及可关断功能模块；第一开关模块设于外部电源与可关断GPIO模块之间，基于第一开关控制信号控制可关断GPIO模块得电或断电；常开GPIO模块以及电源转换器连接外部电源；第二开关模块设于电源转换器与可关断功能模块之间，基于第二开关控制信号控制可关断功能模块得电或断电；常开功能模块连接电源转换器，并产生第一开关控制信号及第二开关控制信号。本发明根据功耗器件的不同功能，区别了可关断的电路和必须常开的电路，进而选择性的断开可关断电路，实现系统功耗在25℃下维持在3uA～4uA。
Description
技术领域
本发明涉及微控制器领域，特别是涉及一种低功耗系统、微控制器、芯片及控制方法。
背景技术
现代微控制器单元(MCU)由于多种原因通常需要在不同的应用场景下实现低功耗设计，具体原因包括：(1)电池寿命：许多应用场景需要MCU搭配电池使用，因此长久的电池寿命对于用户非常重要。通过实现低功耗设计，可以延长电池寿命，减少充电和更换电池的频率；(2)热管理：MCU设计中通常会产生大量的热量，这些热量需要得到有效的管理，否则会导致电路性能下降。通过实现低功耗设计，可以减少热量的产生，提高电路的稳定性和可靠性；(3)成本降低：通过实现低功耗设计，可以减少电路所需要的器件数量，降低总体成本。同时，低功耗设计还可以减少散热器和降温器的使用，从而进一步降低成本；(4)环保：低功耗设计能够减少能源消耗，降低对环境的影响，提高可持续性。在一些环保型应用场景下，如智能家居和工业自动化等领域，低功耗设计已成为设计必须考虑的要素之一。
因此，实现低功耗设计已经成为现代MCU设计中非常重要的一环。通过采用低功耗技术和优化设计，可以实现更加高效、可靠和经济的电路系统。
基于此，本发明提供了一种低功耗系统、微控制器、芯片及控制方法，用于解决现有技术中低功耗设计MCU的花费贵、功耗大的问题。应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种低功耗系统、微控制器、芯片及控制方法，用于解决现有技术中低功耗设计MCU的花费贵、功耗大的问题。
为实现上述目的及其他相关目的，本发明提供一种低功耗系统，包括：
第一开关模块、常开GPIO模块、可关断GPIO模块、电源转换器、第二开关模块、常开功能模块以及可关断功能模块；
所述第一开关模块的第一端连接外部电源，第二端连接所述可关断GPIO模块，基于第一开关控制信号控制所述可关断GPIO模块得电或断电；
所述常开GPIO模块的输入端连接所述外部电源，从所述外部电源直接获取电能；
所述电源转换器的输入端连接所述外部电源，将所述外部电源输出的电压转为预设电压；
所述第二开关模块的第一端连接所述电源转换器，第二端连接所述可关断功能模块，基于第二开关控制信号控制所述可关断功能模块得电或断电；
所述常开功能模块的输入端连接所述电源转换器的输出端，从所述电源转换器直接获取电能，用于产生所述第一开关控制信号及所述第二开关控制信号。
可选地，所述电源转换器设置为DCDC或LDO。
可选地，所述第一开关模块和所述第二开关模块均设置为LDO。
可选地，所述第一开关模块111和所述第二开关模块122均设置为LDO。
可选地，所述可关断功能模块包括SRAM单元、K个MTCMOS开关及K个功能单元；K为大于等于1的整数；各MTCMOS开关的第一端连接所述第二开关模块的第二端，第二端连接对应的功能单元，基于所述常开功能模块输出的MTCMOS控制信号控制对应的功能单元得电或断电；所述SRAM单元的输入端连接所述第二开关模块的输出端，基于所述第二开关控制信号控制所述SRAM单元得电或断电。
可选地，所述可关断功能模块还包括连接于所述SRAM单元以及所述第二开关模块之间的MTCMOS开关，基于所述MTCMOS控制信号控制所述SRAM单元得电或断电。
可选地，各功能单元分别为安全单元、CPU单元或外围设备单元。
可选地，所述常开功能模块包括电源管理单元；所述电源管理单元产生第一开关控制信号和第二开关控制信号，进而分别控制所述第一开关模块和所述第二开关模块导通或关闭。
可选地，所述常开功能模块还包括内部唤醒源、外部唤醒源以及上电复位信号产生电路；所述内部唤醒源以及所述外部唤醒源分别连接所述电源管理单元的输入端，控制所述电源管理单元工作；上电复位信号产生电路连接所述电源管理单元的输入端，用于对所述电源管理单元复位。
为实现上述目的及其他相关目的，本发明提供一种微控制器，包括：上述的低功耗系统。
为实现上述目的及其他相关目的，本发明提供一种芯片，包括：上述的低功耗系统。
为实现上述目的及其他相关目的，基于上述的低功耗系统实现，本发明提供一种低功耗控制方法，包括：
基于所述外部电源的输出电压为所述常开GPIO模块供电；
基于所述电源转换器的输出电压为所述常开功能模块供电；
基于所述常开功能模块控制所述第一开关模块导通或关闭，进而控制所述可关断GPIO模块得电或断电；
基于所述常开功能模块控制所述第二开关模块导通或关闭，进而控制所述可关断功能模块得电或断电。
可选地，当所述第一开关控制信号控制所述第一开关模块导通时，基于所述外部电源的输出信号为所述可关断GPIO模块供电；当所述第一开关控制信号控制所述第一开关模块关闭时，所述可关断GPIO模块断电；当所述第二开关控制信号控制所述第二开关模块导通时，基于所述电源转换器的输出信号为所述可关断功能模块供电；当所述第二开关控制信号控制所述第二开关模块关闭时，所述可关断功能模块断电。
本发明的低功耗系统、微控制器、芯片及控制方法，具有以下有益效果：
1、本发明的低功耗系统、微控制器、芯片及控制方法根据功耗器件的不同功能，区别了可关断的电路和必须常开的电路，进而选择性的断开可关断模块，使得本发明的功耗进一步降低，实现在25℃下系统的功耗维持在3uA～4uA。
2、本发明的低功耗系统、微控制器、芯片及控制方法设置不同种类的开关，以根据用户不同的需求做到多种模式可切换的低功耗应用。
3、本发明的低功耗系统、微控制器及芯片结构简单，本发明的低功耗控制方法简便，能有效应用于微控制器领域。
附图说明
图1显示为本发明的一种低功耗系统的示意图。
图2显示为微控制器的内部框架图
图3显示为电源管理单元的内部结构图。
图4显示为MTCMOS开关导通和关闭过程的时序图。
元件标号说明
0 外部电源
1 低功耗系统
11 第一电源域
111 第一开关模块
112 常开GPIO模块
113 可关断GPIO模块
12 第二电源域
121 电源转换器
122 第二开关模块
123 常开功能模块
124 可关断功能模块
124a MTCMOS开关
124b CPU单元
124c 安全单元
124d 外围设备单元
124e SRAM单元
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图4。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
降低芯片系统功耗的方法有多种，具体分为以下几类：
(1)时钟门控技术(Clock Gating)：将不需要时钟信号的电路模块的时钟信号关闭以降低功耗。
(2)电源门控技术(Power Gating)：将不需要使用的电路模块的电源关闭以降低功耗。
(3)逻辑门库优化技术(Library Optimization)：使用适当的逻辑门库以优化电路的功耗和性能。
(4)动态电压频率调整技术(DVFS)：将芯片划分为多个电压域并对电路提供多种频率的时钟驱动，在芯片工作中CPU自动调整电压和频率，来实现降低功耗的目的。
(5)多处理器架构设计(Multi-Processor Architecture Design)：使用多处理器架构以将负载均衡，达到降低功耗的效果。
然而，动态电压频率调整技术(DVFS)以及多处理器架构设计(Multi-ProcessorArchitecture Design)，由于花费较高主要应用于大型的SOC芯片中，针对MCU级别的SOC主要用时钟门控技术(Clock Gating)、电源门控技术(Power Gating)、逻辑门库优化技术(Library Optimization)来实现低功耗设计。其中，逻辑门库优化技术(LibraryOptimization)较为简单，在芯片前期评估时对晶圆厂提供的IO、SRAM、STD cell等器件做功耗比对就能选择低功耗器件，实现低功耗目的。时钟门控技术(Clock Gating)则需要根据应用来做调整，总体思想也比较简单，即：在芯片处于低功耗状态时，关闭除了必须供电的电路外的所有时钟信号，并把时钟频率降到最低，以达到低功耗目的。但是时钟门控技术(Clock Gating)以及逻辑门库优化技术(Library Optimization)这两种方式均只能关闭电路动态功耗并不能关闭电路静态功耗。
因此，优选电源门控技术(Power Gating)实现静态功耗和动态功耗同时关闭。虽然电源门控技术(Power Gating)实现方法比较多，但是现目前中大型MCU在温度25℃下可关断功耗一般在10uA左右，有些甚至超过20uA，仍然存在较大的优化空间。
基于此，本发明提出了一种低功耗系统，用以提供一个适用于中大型MCU的超低功耗设计方案。
实施例一
如图1和图2所示，本实施例提供了一种低功耗系统1，包括：位于第一电源域11中的第一开关模块111、常开GPIO(通用型之输入输出引脚，General-purpose input/output)模块112、可关断GPIO模块113以及位于第二电源域12中的电源转换器121、第二开关模块122、常开功能模块123以及可关断功能模块124。
如图1所示，外部电源0用以提供输入电压。在本实施例中，外部电源0设置在低功耗系统1的外部，低功耗系统1内部各个GPIO电路的工作电压是3.3V，即：第一电源域11为3.3V的电源域，第一电源域11中的可关断GPIO模块113以及常开GPIO模块112的工作电压均为3.3V；芯片内部其他的功能模块(如CPU单元、SRAM单元)的供电电压为0.8V，即：第二电源域12为0.8V的电源域，第二电源域12中的可关断功能模块124以及常开功能模块123的工作电压均为0.8V。
如图1所示，第一电源域11包括第一开关模块111、常开GPIO模块112以及可关断GPIO模块113。
具体地，第一开关模块111的第一端连接所述外部电源0，第二端连接所述可关断GPIO模块113，控制端连接所述常开功能模块123的输出端，基于所述常开功能模块123输出的第一开关控制信号控制所述可关断GPIO模块113得电或断电。
更具体地，所述第一开关模块111设置为LDO，LDO能在作为开关的同时保证输出电压的稳定，相对于DCDC而言其器件的面积也较小，能在保证低功耗的前提下提高器件的集成度。需要说明的是，还可以设置为其他的具有开关功能的电源开关，如：继电器、MOS管等，任意能基于第一开关控制信号实现可关断GPIO模块113在关断状态和工作状态之间切换的电源开关均属于本实施例的保护范围。
具体地，可关断GPIO模块113的输入端连接了所述第一开关模块111的第二端。当第一开关模块111导通时，将可关断GPIO模块113从断电状态转换为得电状态，进而使得系统能在不使用可关断GPIO模块113时关断可关断GPIO模块113，从而保证系统的低功耗。
具体地，常开GPIO模块112的输入端连接所述外部电源0的输出端，所述外部电源0直接为所述常开GPIO模块112供电，保证常开GPIO模块112一直保持运行状态。常开GPIO模块112包括若干用于唤醒可关断GPIO模块及可关断功能模块的GPIO电路，在本实施例中至少保持有8个常开的GPIO电路。
如图1和图2所示，第二电源域12包括电源转换器121、第二开关模块122、常开功能模块123以及可关断功能模块124。
具体地，所述电源转换器121的输入端连接所述外部电源0，输出端分别连接所述第二开关模块122和所述常开功能模块123，将所述外部电源0输出的电压转为所述第二开关模块122和所述常开功能模块123对应的供电电压。通过电源转换器121直接为常开功能模块123供电，保证常开功能模块123的稳定工作。
更具体地，为了后续模块的供电稳定，设置电源转换器121为DCDC或LDO，能够有效稳定电压，并有效的滤除电源的纹波输出干扰。在本实施例中，通过设置DCDC作为电源转换器能进一步节省本实施例的功耗。其中，电源转换器121设定的输出电压为0.8V。LDO将3.3V转为0.8V只有24％的功率转换率，相对而言电源转换器121将外部电源0的3.3V电压转换为了0.8V电压，其功率转换率可以达到70％。
需要说明的是，所述电源转换器121还可以设置为任意可转换电源电压的电路结构，只要能通过电源转换器121将外部电源0的电压转换为合适的电压并为后续模块供电的设置均为本实施例的保护范围。
具体地，所述第二开关模块122的第一端连接所述电源转换器121，第二端连接所述可关断功能模块124，控制端连接所述常开功能模块123的输出端，基于所述常开功能模块123输出的第二开关控制信号，控制所述可关断功能模块124得电或断电。
更具体地，第二开关模块122的主要功能是作为开关器件，因此所述第二开关模块122可设置为LDO、DCDC或其他的具有开关功能的电源开关，如：继电器、MOS管等，任意能基于第二开关模块122控制信号实现可关断功能模块124在可关断状态和工作状态之间切换的电源开关均属于本实施例的保护范围。优选地，为了进一步节省器件的面积且保证输出电压的稳定，在本实施例中选择LDO作为第二开关模块122。
具体地，所述可关断功能模块124的输入端连接所述第二开关模块122的输出端，基于第二开关模块122的导通或关闭进而保证可关断功能模块124得电或掉电。
作为一示例，如图1所示，所述可关断功能模块124包括SRAM(静态随机存取存储器)单元、K个MTCMOS开关及K个功能单元；K为大于等于1的整数。各MTCMOS开关的第一端连接所述第二开关模块122的第二端，第二端连接对应的功能单元，基于所述常开功能模块123输出的MTCMOS控制信号控制对应的功能单元得电或断电。
在本实施例中，如图1所示，可关断功能模块124包括3个MTCMOS开关124a以及3个功能单元。各功能单元分别设置为CPU(中央处理器)单元124b、安全单元124c、外围设备单元124d，且各自通过对应的MTCMOS开关得电或断电，进而控制各功能单元启动或关闭以满足不同的器件对功能的需求。
在本实施例中，为了保证系统在某些应用场景中的快速启动，所述SRAM单元124e的输入端连接所述第二开关模块122的输出端，基于所述第二开关控制信号控制所述SRAM单元124e得电或断电。SARM单元124e直接连接第二开关模块122的输出端，从而使得CPU单元124b通过MTCMOS开关关闭时，把指令和数据存在不掉电的SARM单元124e中，这样在再次驱动CPU单元124b工作时，CPU单元124b可以直接从SARM单元124e中获取掉电时存储的指令和数据直接开始工作。
作为另一示例，所述可关断功能模块124还包括连接于所述SRAM单元124e以及所述第二开关模块122之间的MTCMOS开关，基于所述MTCMOS控制信号控制所述SRAM单元124e得电或断电。即：可关断功能模块124包括SRAM单元124e、K+1个MTCMOS开关以及K个功能单元。K为大于等于1的整数。第一个MTCMOS开关至第K个MTCMOS开关的第一端连接所述第二开关模块122的第二端，第二端连接对应的功能单元。第(K+1)个MTCMOS开关中的第一端连接所述第二开关模块122的第二端，第二端连接所述SRAM单元124e。各个功能单元以及SRAM单元124e均通过对应的MTCMOS开关得电或断电。
需要说明的是，所述可关断功能模块124中的SRAM单元以及各个功能单元均可不设置对应的MTCMOS开关，而是都直接连接第二开关模块122，基于第二开关模块122的导通或者关断，使得可关断功能模块124中所有的单元(SRAM单元以及各个功能单元)同时得电或断电。
具体地，常开功能模块123直接连接所述电源转换器121的输出端，通过所述电源转换器121供电进而一直保持运行状态。为了进一步降低系统的功耗，在保证系统的各可关断功能模块124能被唤醒的基础上，所述常开功能模块123中的电路应该相对精简。本实施例中，如图2所示，所述常开功能模块123设置为至少包括电源管理单元PMU，所述电源管理单元PMU产生第一开关控制信号和第二开关控制信号，进而分别控制所述第一开关模块111和所述第二开关模块122导通或关闭。
更具体地，在本实施例中，如图3所示，电源管理单元PMU包括寄存器模块PMU_CFG、计数器模块PMU_CNT以及状态机PMU_FSM。寄存器模块PMU_CFG通过APB接口读写，用于配置电源管理单元PMU的参数设定，比如配置计数器模块PMU_CNT的计算器步长、LDO的参数和CPU单元控制的信号，通过软件的方式产生上电和断电时序。计数器模块PMU_CNT在接收到对应的控制信号后计数，根据计数的步长和个数打出上电和断电的控制时序；状态机PMU_FSM用于接收各种开关控制信号，并配合计数器模块PMU_CNT输出上电或断电对应的控制信号(即：第一开关控制信号和第二开关控制信号)；计数器模块PMU_CNT及状态机PMU_FSM相互配合，通过硬件的方式产生上电和断电时序。
更具体地，如图2和图3所示，在本实施例中，所述常开功能模块123还包括内部唤醒源、外部唤醒源以及上电复位信号产生电路POR。电源管理单元PMU通过外部唤醒源和内部唤醒源的信号作为输入，以第一开关控制信号、第二开关控制信号作为输出，保证低功耗系统的通用性，进而实现超低功耗方案。
作为示例，所述内部唤醒源连接所述电源管理单元PMU的输入端，控制所述电源管理单元PMU工作；在本实施例中，设置内部唤醒源为时钟控制信号产生模块，用于产生时钟控制信号作为电源管理单元PMU的一种唤醒源，进而驱动电源管理单元PMU产生第一开关控制信号以及第二开关控制信号。内部唤醒源频率要很低，比如20KHz-45Khz，优选地，为32KHz，这样可以降低电路的动态功耗。在本实施例中，当内部唤醒源为高电平信号并输入到所述电源管理单元PMU中时，所述电源管理单元PMU产生第一开关控制信号以及第二开关控制信号分别控制第一开关模块111和第二开关模块122导通；当内部唤醒源为低电平信号并输入到所述电源管理单元PMU中时，所述电源管理单元PMU产生第一开关控制信号以及第二开关控制信号分别控制第一开关模块111和第二开关模块122关断
作为示例，所述外部唤醒源连接所述电源管理单元PMU的输入端，作为外部输入的信号驱动电源管理单元PMU产生第一开关控制信号以及第二开关控制信号。在本实施例中，外部唤醒源与内部唤醒源驱动电源管理单元PMU的方式基本相同，此处不再一一赘述。
作为示例，所述上电复位信号产生电路POR连接所述电源管理单元PMU的输入端，用于对所述电源管理单元PMU复位。
作为示例，所述常开功能模块123还包括时钟信号产生电路，用于产生时钟时序，输入到所述电源管理单元PMU，便于后续基于该时钟时序进行第一开关模块111、第二开关模块121的开启关闭以及MTCMOS开关的开启、关闭等操作。
需要说明的是，常开功能模块123中的电路结构均可根据实际进行设定。在本实施例中，所述常开功能模块123还产生MTCMOS开关控制信号，用以控制配套的MTCMOS开关，进而控制可关断模块中配套的MTCMOS开关。
本实施例提供一种计算功耗的表达式如下：
ITotal ＝IDCDC+ILDO1+ IGPIO+ILDO2+ IPOR+IRTC+IPMU (1)
其中，ITotal为本实施例的低功耗系统的总功耗，IDCDC为电源转换器121的静态功耗，ILDO1以及ILDO2分别为第一开关模块111以及第二开关模块122在工作电压下的静态功耗，IPOR为上电复位信号产生电路POR在工作电压下的静态功耗，IRTC为时钟信号发生电路在工作电压下的静态功耗；IGPIO为常开GPIO模块112的在输入电压下静态功耗总功耗(在本实施例中为8个常开的GPIO电路功耗之和)，IPMU为电源管理单元PMU工作电压下的静态功耗。
一般来说DCDC相应的输入电压下静态功耗在1uA左右，常开GPIO模块112中8个常开的GPIO电路功耗极低大约在nA级别，但是其内部的偏置电压产生电路会产生大概1uA左右的静态功耗，用以控制各个常开的GPIO电路的上电顺序。而LDO、上电复位信号产生电路POR工作电压下静态功耗在1uA左右，时钟信号发生电路RTC静态功耗在0.5uA，电源管理单元PMU工作电压下静态功耗在0.5uA左右。按照本设计中3.3V通过电源转换器121转换为0.8V后为常开功能模块123以及第二开关模块122供电的情况下，假设DCDC的转化率在80％，那么第二开关模块122、上电复位信号产生电路POR、时钟信号发生电路RTC、电源管理单元PMU这四个模块的功耗为：
第一开关模块111以及常开GPIO模块112工作在3.3V电压的功耗约为1uA，那么公式(1)的最终的计算结果为：
ITotal＝1uA+1uA+1uA+0.91uA＝3.91uA。
基于此，本实施例通过细分MCU可关断时功能需求，灵活应用DCDC、LDO、MTCMOS开关以及电源门控技术(Power Gating)等技术，做到可关断模式下低功耗系统维持3～4uA的超低功耗设计，普遍比目前市场上主流MCU的可关断功耗低。除此之外，用户可以根据不同的需求切换LDO和MTCMOS的开关，实现多种模式的低功耗应用。
需要说明的是，由于各功能单元以及常开功能模块123均要求0.8V的供电电压，因此本实施例中至少包括一个为各功能单元以及常开功能模块123供电0.8V的第二电源域12。实际上可根据不同的功能单元的供电需要，设置具有不同电压的其他电源域，并根据第二电源域中各个模块的设置以及连接关系进行相应的设置。举例而言，若低功耗系统中还有其他功能单元需要1.2V的供电电压，则设置第三电源域为1.2V电压，相应的，第三电源域与本实施例中第二电源域12的设置基本相同(均设置有电源转换器121、第二开关模块122、常开功能模块123以及可关断功能模块124且各个模块的连接关系与第二电源域的设置也基本相同)，此处不再一一赘述。
如图1所示，本实施例还提供了一种微控制器，包括：本实施例的低功耗系统1。
如图1所示，本实施例还提供了一种芯片，包括：本实施例的低功耗系统1。
如图1所示，本实施例还提供了一种低功耗控制方法，基于上述的低功耗系统1实现，包括：
基于所述外部电源的输出电压为所述常开GPIO模块112供电，使得常开GPIO模块112一直处于工作状态。基于所述电源转换器121的输出电压为所述常开功能模块123供电，使得所述常开功能模块123一直处于工作状态。基于所述常开功能模块123控制所述第一开关模块111导通或关闭，进而控制所述可关断GPIO模块113得电或断电，保证可关断GPIO模块113在不使用的时候关闭，以节省系统功耗，在使用时得电保证系统正常工作；基于所述常开功能模块123控制所述第二开关模块122导通或关闭，进而控制所述可关断功能模块124得电或断电，保证可关断功能模块124在不使用的时候关闭，以节省系统功耗，在使用时得电保证系统正常工作。
更具体地，当所述第一开关控制信号控制所述第一开关模块111导通时，基于所述外部电源0的输出信号为所述可关断GPIO模块113供电；当所述第一开关控制信号控制所述第一开关模块111关闭时，所述可关断GPIO模块113断电；当所述第二开关控制信号控制所述第二开关模块122导通时，基于所述电源转换器121的输出信号为所述可关断功能模块124供电；当所述第二开关控制信号控制所述第二开关模块122关闭时，所述可关断功能模块124断电。
下面对常开功能模块123控制开关的过程进行分析：
在本实施例中，DCDC和LDO的上电和断电比较简单，只要通过电源管理单元PMU写入控制电平，并将电平输入到DCDC和LDO就能完成控制。因此在常开功能模块123中设置了电源管理单元PMU，基于电源管理单元PMU产生第一开关控制信号和第二开关控制信号，进而分别控制所述第一开关模块111以及所述第二开关模块122导通或关闭。
与此同时，在本实施例中，如图1，所述可关断功能模块124中包括3个功能单元以及对应的MCTMOS开关。通过电源管理单元PMU控制MTCMOS开关的开启或关闭，进而保证在各个功能单元可以根据不同的情况分别开启或关闭。可关断功能模块124中各个MTCMOS开关的开关控制的时序图如图4所示，其中t1～t5为电源管理单元PMU控制MTCMOS开关的断开过程；t6～t10为电源管理单元PMU控制MTCMOS开关的导通过程。
t1时刻，将MTCMOS开关中的时钟使能信号clk_en切换为低电平(时钟使能信号clk_en为高电平时有效)，因此MTCMOS开关中的时钟使能信号失效；t2时刻，将MTCMOS开关中的隔离信号isolation_n切换为低电平(有效)，将输出信号隔离开，以保证断电过程正常断电；t3时刻，复位信号reset_n设置为低电平(有效)，将MTCMOS开关进行复位；t4时刻，电源管理单元PMU将MTCMOS开关的控制信号power_switch_en切换为高电平信号，使得MTCMOS开关关断；t5时刻，MTCMOS开关反馈关断完成信号pdn_seq_done，关断完成信号pdn_seq_done拉高时代表MTCMOS开关关断完成。
t6时刻，电源管理单元PMU将MTCMOS开关的控制信号power_switch_en切换为低电平信号,使得MTCMOS开关导通；t7时刻，将MTCMOS开关中的隔离信号isolation_n切换为高电平使得隔离释放；t8时刻，将MTCMOS开关中的时钟使能信号clk_en切换为高电平(有效)；t9时刻，通过复位信号reset_n设置为高电平释放MTCMOS的复位；t10时刻，MTCMOS开关反馈导通完成信号pup_seq_done，导通完成信号pup_seq_done拉高时表示MTCMOS开关导通完成。
综上所述，本发明提供一种低功耗系统、微控制器、芯片及控制方法，包括：第一开关模块、常开GPIO模块、可关断GPIO模块、电源转换器、第二开关模块、常开功能模块及可关断功能模块；第一开关模块设于外部电源与可关断GPIO模块之间，基于第一开关控制信号控制可关断GPIO模块得电或断电；常开GPIO模块以及电源转换器连接外部电源；第二开关模块设于电源转换器与可关断功能模块之间，基于第二开关控制信号控制可关断功能模块得电或断电；常开功能模块连接电源转换器，并产生第一开关控制信号及第二开关控制信号。本发明根据功耗器件的不同功能，区别了可关断的电路和必须常开的电路，进而选择性的断开可关断电路，实现系统功耗在25℃下维持在3uA～4uA。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (12)
1.一种低功耗系统，其特征在于，所述低功耗系统至少包括：第一开关模块、常开GPIO模块、可关断GPIO模块、电源转换器、第二开关模块、常开功能模块以及可关断功能模块；
所述第一开关模块的第一端连接外部电源，第二端连接所述可关断GPIO模块，基于第一开关控制信号控制所述可关断GPIO模块得电或断电；
所述常开GPIO模块的输入端连接所述外部电源，从所述外部电源直接获取电能；
所述电源转换器的输入端连接所述外部电源，将所述外部电源输出的电压转为预设电压；
所述第二开关模块的第一端连接所述电源转换器，第二端连接所述可关断功能模块，基于第二开关控制信号控制所述可关断功能模块得电或断电；
所述常开功能模块的输入端连接所述电源转换器的输出端，从所述电源转换器直接获取电能，用于产生所述第一开关控制信号及所述第二开关控制信号。
2.根据权利要求1所述的低功耗系统，其特征在于：所述电源转换器设置为DCDC或LDO。
3.根据权利要求1所述的低功耗系统，其特征在于：所述第一开关模块和所述第二开关模块均设置为LDO。
4.根据权利要求1所述的低功耗系统，其特征在于：所述可关断功能模块包括SRAM单元、K个MTCMOS开关及K个功能单元；K为大于等于1的整数；
各MTCMOS开关的第一端连接所述第二开关模块的第二端，第二端连接对应的功能单元，基于所述常开功能模块输出的MTCMOS控制信号控制对应的功能单元得电或断电；
所述SRAM单元的输入端连接所述第二开关模块的输出端，基于所述第二开关控制信号控制所述SRAM单元得电或断电。
5.根据权利要求4所述的低功耗系统，其特征在于：所述可关断功能模块还包括连接于所述SRAM单元以及所述第二开关模块之间的MTCMOS开关，基于所述MTCMOS控制信号控制所述SRAM单元得电或断电。
6.根据权利要求4或5所述的低功耗系统，其特征在于：各功能单元分别为安全单元、CPU单元或外围设备单元。
7.根据权利要求1所述的低功耗系统，其特征在于：所述常开功能模块包括电源管理单元；
所述电源管理单元产生第一开关控制信号和第二开关控制信号，进而分别控制所述第一开关模块和所述第二开关模块导通或关闭。
8.根据权利要求7所述的低功耗系统，其特征在于：所述常开功能模块还包括内部唤醒源、外部唤醒源以及上电复位信号产生电路；
所述内部唤醒源以及所述外部唤醒源分别连接所述电源管理单元的输入端，控制所述电源管理单元工作；
上电复位信号产生电路连接所述电源管理单元的输入端，用于对所述电源管理单元复位。
9.一种微控制器，其特征在于，所述微控制器至少包括：如权利要求1～8任一项所述的低功耗系统。
10.一种芯片，其特征在于，所述芯片至少包括：如权利要求1～8任一项所述的低功耗系统。
11.一种低功耗控制方法，基于如权利要求1～8任一项所述的低功耗系统实现，其特征在于，所述低功耗控制方法至少包括：
基于所述外部电源的输出电压为所述常开GPIO模块供电；
基于所述电源转换器的输出电压为所述常开功能模块供电；
基于所述常开功能模块控制所述第一开关模块导通或关闭，进而控制所述可关断GPIO模块得电或断电；
基于所述常开功能模块控制所述第二开关模块导通或关闭，进而控制所述可关断功能模块得电或断电。
12.根据权利要求11所述的低功耗控制方法，其特征在于：
当所述第一开关控制信号控制所述第一开关模块导通时，基于所述外部电源的输出信号为所述可关断GPIO模块供电；当所述第一开关控制信号控制所述第一开关模块关闭时，所述可关断GPIO模块断电；
当所述第二开关控制信号控制所述第二开关模块导通时，基于所述电源转换器的输出信号为所述可关断功能模块供电；当所述第二开关控制信号控制所述第二开关模块关闭时，所述可关断功能模块断电。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310614283.8A CN116700412A (zh) | 2023-05-24 | 2023-05-24 | 低功耗系统、微控制器、芯片及控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310614283.8A CN116700412A (zh) | 2023-05-24 | 2023-05-24 | 低功耗系统、微控制器、芯片及控制方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116700412A true CN116700412A (zh) | 2023-09-05 |
Family
ID=87833240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310614283.8A Pending CN116700412A (zh) | 2023-05-24 | 2023-05-24 | 低功耗系统、微控制器、芯片及控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116700412A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116930723A (zh) * | 2023-09-14 | 2023-10-24 | 苏州萨沙迈半导体有限公司 | 芯片及其测试电路 |
| CN117312066A (zh) * | 2023-12-01 | 2023-12-29 | 成都电科星拓科技有限公司 | 一种芯片共晶圆的实现方法、晶圆以及芯片 |
| CN117492837A (zh) * | 2024-01-02 | 2024-02-02 | 深圳鲲云信息科技有限公司 | 寄存器、寄存器配置方法及芯片 |
-
2023
- 2023-05-24 CN CN202310614283.8A patent/CN116700412A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116930723A (zh) * | 2023-09-14 | 2023-10-24 | 苏州萨沙迈半导体有限公司 | 芯片及其测试电路 |
| CN116930723B (zh) * | 2023-09-14 | 2023-12-08 | 苏州萨沙迈半导体有限公司 | 芯片及其测试电路 |
| CN117312066A (zh) * | 2023-12-01 | 2023-12-29 | 成都电科星拓科技有限公司 | 一种芯片共晶圆的实现方法、晶圆以及芯片 |
| CN117492837A (zh) * | 2024-01-02 | 2024-02-02 | 深圳鲲云信息科技有限公司 | 寄存器、寄存器配置方法及芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN116700412A (zh) | 低功耗系统、微控制器、芯片及控制方法 | |
| US7639056B2 (en) | Ultra low area overhead retention flip-flop for power-down applications | |
| JP3510884B2 (ja) | マイクロエレクトロニック装置の選択的パワーダウンシステム | |
| CN110334445A (zh) | 一种低功耗设计的控制方法 | |
| US7365596B2 (en) | State retention within a data processing system | |
| US7275164B2 (en) | System and method for fencing any one of the plurality of voltage islands using a lookup table including AC and DC components for each functional block of the voltage islands | |
| US10536139B2 (en) | Charge-saving power-gate apparatus and method | |
| US9160166B2 (en) | Charge pump for low power consumption apparatus and associated methods | |
| KR20070026441A (ko) | 상태 유지 플립-플롭 및 그를 포함하는 회로와, 전력 손실감소 방법 | |
| CN111433709A (zh) | 用于低功率和低占空比设备的分层功率管理单元 | |
| CN112083791A (zh) | 芯片功耗优化方法、装置、计算机设备和存储介质 | |
| CN219574672U (zh) | 低功耗系统、微控制器及芯片 | |
| CN101581962A (zh) | 一种降低cpu功耗的方法和一种cpu | |
| CN101069350B (zh) | 使用选择性电源选通来降低功耗的设备和方法 | |
| US9935634B2 (en) | Communication between voltage domains | |
| WO2020151263A1 (zh) | 一种芯片的电源控制装置、芯片及其电源控制方法 | |
| CN113054966B (zh) | 低功耗状态控制电路 | |
| Chen et al. | Self-super-cutoff power gating with state retention on a 0.3 V 0.29 fJ/cycle/gate 32b RISC core in 0.13 µm CMOS | |
| CN206133459U (zh) | 降低mcu芯片待机功耗的系统 | |
| CN112235850B (zh) | 一种物联网芯片的低功耗系统及方法 | |
| CN102224677B (zh) | 电路的内部电荷转移 | |
| CN209625154U (zh) | 一种soc电源管理电路 | |
| CN116126117B (zh) | 一种片上功耗自动管理系统及方法 | |
| CN110673712A (zh) | 一种用于mcu芯片的电源管理电路及方法 | |
| CN109599908B (zh) | 同时支持锂电池与干电池的电子锁宽电压电路及电子锁 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |